專利名稱：：6英寸As背封襯底MOS器件外延片均勻性的控制方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種M0S器件外延片的生產(chǎn)方法，尤其是涉及一種6英寸As背封襯底M0S器件外延片均勻性的控制方法。
背景技術(shù)：
：硅外延片是制作半導(dǎo)體分立器件的主要材料，因為它既能保證PN結(jié)的高擊穿電壓，又能降低器件的正向壓降，同時硅外延又是雙極型集成電路(IC)的主要制作工藝，它即能讓IC器件做在有重?fù)铰駥拥妮p摻外延層上，又能形成生長的PN結(jié)，解決了IC的隔離問題。用硅外延片制作CMOS電路能抑制閂鎖(Latchup)效應(yīng)和抗a粒子所產(chǎn)生的軟誤差，所以硅外延片在CMOS器件中應(yīng)用日益廣泛。近年來，電子元器件廠家為了提高管芯成品率，對重?fù)紸s(砷)襯底硅外延片的一致性和過渡區(qū)控制要求越來越嚴(yán)格。因此，控制外延時的自摻雜，提高外延層電阻率的均勻性，對于提高用戶的MOS器件擊穿一致性非常重要。目前，在生產(chǎn)外延片的廠家中，已經(jīng)成熟的重?fù)紸s襯底硅外延工藝是二步外延法，其基本步驟如下1升溫后HC1原位拋光，高溫下的HC1腐蝕雖然對改善晶格結(jié)構(gòu)有益，但同時也要產(chǎn)生一些副產(chǎn)物，而且在高溫下還要剝?nèi)ヒ粚哟宓妆砻?，所以這些副產(chǎn)物及襯底中的雜質(zhì)也有一部分進(jìn)入氣氛中。2第一次大流量H2沖洗趕氣，時間是15~20分鐘。大流量H2沖洗趕氣，使吸附在芯片、基座表面及滯留在附面層中的雜質(zhì)被主氣流帶走。3生長一層本征外延層。生長的本征外延層，對芯片表面起封閉作用，阻止襯底雜質(zhì)的進(jìn)一步向外揮發(fā)，外延層的厚度可根據(jù)外延層電阻率的變化而變化。4第二次大流量H2沖洗趕氣，時間也是1520分鐘。大流量H2沖洗趕氣，使吸附在芯片、基座表面及滯留在附面層中的雜質(zhì)被主氣流帶走。5進(jìn)行第二階段的生長，直到外延層所要求的厚度。傳統(tǒng)的控制外延層中雜質(zhì)的方法存在以下問題由于它們一般是使用兩步趕氣法，先用HCL進(jìn)行原位拋光，清潔硅片表面，然后長時間趕氣；再生長本征層后再用大量的時間的趕氣。這種趕氣法的趕氣時間是一直沿用的方法，兩次趕氣的時間相同，這樣不但浪費(fèi)了大量的時間，且對自摻雜的控制并不十分理想，對于大量生產(chǎn)極為不利。6英寸自摻雜比4英寸更嚴(yán)重，而對邊緣均勻性的控制很不理想。
發(fā)明內(nèi)容本發(fā)明需要解決的技術(shù)問題是提供一種能夠高效生產(chǎn)6英寸As背封襯底MOS器件外延片的方法。為解決上述技術(shù)問題，本發(fā)明所采用的技術(shù)方案是1、選用符合要求的襯底；2、外延參數(shù)為外延層電阻率24±8%0.cm，外延層厚度50±5%um。3、采用的外延設(shè)備采用意大利LPE公司的PE2061外延爐，每爐可裝6英寸硅片14片。4、工藝過程4.1升溫后HC1原位拋光；4.2第一次大流量H2沖洗趕氣，時間是20~30分鐘；4.3降溫；4.4生長一層本征外延層；4.5第二次大流量H2沖洗趕氣，時間是5~10分鐘。4.6進(jìn)行第二階段的生長，直到外延層所要求的厚度。由于采用了上述技術(shù)方案，本發(fā)明取得的技術(shù)進(jìn)步是本發(fā)明經(jīng)過多次試驗，找到了生產(chǎn)6英寸As背封村底M0S器件外延片的方法中最佳的趕氣時間，雖然第一次的趕氣時間加長，但總的趕氣時間卻減少了，能把有限的時間充分利用起來，在雜質(zhì)濃度較高的時段內(nèi)，延長了趕氣時間，提高了生產(chǎn)效率。尤其是有效的控制了自摻雜，提高了6英寸的As背封村底M0S器件外延片電阻率邊緣均勻性。在生產(chǎn)過程中，前期高溫烘烤從襯底中蒸發(fā)出來的雜質(zhì)和HCL原位拋光后的雜質(zhì)會儲存在滯留層中，在生長過程中這些雜質(zhì)又進(jìn)入外延層，從而影響外延片的均勻性。只有用氣流沖洗攜帶的方法減少滯留層中的雜質(zhì)，才能降低自摻雜的影響，提高電阻率均勻性。本發(fā)明方法的關(guān)鍵是舍棄了沿用多年的兩次趕氣時間相同的傳統(tǒng)的兩步趕氣方法，通過使用不同的步驟中不同趕氣時間，在雜質(zhì)較多的時候，采用較長的趕氣時間，在雜質(zhì)較少時，則使用較少的趕時間，通過合理的搭配兩次的趕氣時間，使滯留層中儲存的雜質(zhì)能夠很好的被試驗結(jié)果的對比表一原來兩步趕氣法所得的外延片的電阻率(單位Q.cm)<table>tableseeoriginaldocumentpage5</column></row><table>表二本發(fā)明的趕氣方法所得的外延片的電阻率(,<table>tableseeoriginaldocumentpage5</column></row><table>上表中參數(shù)的均勻性的計算公式為(最大值-最小值)xl00%/(最大值+最小值)。由上表可以看出，用本發(fā)明的方法所得到的外延片的電阻率的比常^見的趕氣法生產(chǎn)的外延片的電阻率的均勻性大大提高了。用本發(fā)明獲得的外延片的擴(kuò)展電阻的平坦度和過渡區(qū)的陡峭度都用比傳統(tǒng)的方法獲得的外延片的要理想。本工藝不僅大幅度提高了電阻率的均勻性，而且減少了工藝時間，降低了生產(chǎn)成本。目前該工藝已經(jīng)用于公司的大規(guī)模生產(chǎn)，在重?fù)紸s背封襯底上硅外延產(chǎn)品應(yīng)用于國內(nèi)多家客戶，得到了用戶的一致認(rèn)可。圖1是利用本發(fā)明的方法所生長的外延層的擴(kuò)展電阻圖;圖2是利用過去的二步外延法生長外延層的擴(kuò)展電阻圖。具體實施方式下面結(jié)合實施例對本發(fā)明做進(jìn)一步詳細(xì)說明實施例11、襯底要求如下表。<table>tableseeoriginaldocumentpage6</column></row><table>2、外延參凄t外延層電阻率24±8%0cm，外延層厚度50±5%nm。3、采用的外延設(shè)備采用意大利LPE公司的PE2061外延爐，每爐可裝6英英寸硅片14片。4、工藝過程4.1升溫后HC1原位拋光；4.2第一次大流量H2沖洗趕氣，時間是20分鐘；4.3降溫；4.4生長一層本征外延層。4.5第二次大流量H2沖洗趕氣，時間是10分鐘。4.6'進(jìn)行第二階段的生長，直到外延層所要求的厚度。實施例2本實施例與實施例的不同之處在于工藝4.2中的第一次用大流量Hz沖洗趕氣的時間是30分鐘；4.5中第二次用大流量H2沖洗趕氣，時間是5分鐘。實施例3本實施例與實施例的不同之處在于工藝4.2中的第一次用大流量H2沖洗趕氣的時間是25分鐘；4.5中第二次用大流量H2沖洗趕氣，時間是7分鐘。權(quán)利要求1、6英寸As背封襯底M0S器件外延片均勻性的控制方法，包括工藝步驟為HCL原位拋光一一第一次大流量的H2趕氣_—降溫一一生長本征層一一第二次大流量的H2趕氣-生長剩余厚度的外延層的工藝方法，其特征在于第一次大流量的H2趕氣的時間為20~30分鐘，第二次大流量的H2趕氣的時間為5~10分鐘。全文摘要本發(fā)明公開了一種6英寸As背封襯底MOS器件外延片均勻性的控制方法。本方法是使用工藝步驟為HCL原位拋光——第一次大流量的H<sub>2</sub>趕氣——降溫——生長本征層——第二次大流量的H<sub>2</sub>趕氣-生長剩余厚度的外延層的工藝方法，第一次大流量的H<sub>2</sub>趕氣的時間為20～30分鐘，第二次大流量的H<sub>2</sub>趕氣的時間為5～10分鐘。經(jīng)過多次試驗發(fā)現(xiàn)本發(fā)明所述的是最佳的趕氣時間能有效控制自摻雜，提高外延片電阻率邊緣均勻性。用本發(fā)明方法制得的外延片的擴(kuò)展電阻的平坦度和過渡區(qū)的陡峭度都用比傳統(tǒng)的方法獲得的外延片的要理想。文檔編號H01L21/20GK101123179SQ20071013944公開日2008年2月13日申請日期2007年9月18日優(yōu)先權(quán)日2007年9月18日發(fā)明者薛宏偉申請人:河北普興電子科技股份有限公司