專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法，特別是關(guān)于柵極電極被全 硅化的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
伴隨著近年來半導(dǎo)體集成電路裝置的高集成化、高性能化及高速化的
技術(shù)發(fā)展，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)微小化的發(fā)展得到 推進(jìn)。作為伴隨金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)微小化的發(fā)展， 進(jìn)一步推進(jìn)柵極絕緣膜薄膜化發(fā)展的同時，抑制由于隧道電流產(chǎn)生的柵極 漏電電流增大的方法，以往，對利用由二氧化鉿(Hf02)、硅酸鉿(HfSiO)或 者氮氧硅酸鉿(HfSiON)等金屬氧化物構(gòu)成的強(qiáng)電介質(zhì)材料來代替用于柵極 絕緣膜材料的二氧化硅(Si02)或者氮氧化硅(SiON)，從而既能夠作為換算 成氧化硅膜的換算膜厚實(shí)現(xiàn)低膜厚值，同時還能夠保持厚的物理膜厚、抑 制漏電電流的這一方法進(jìn)行了研究開發(fā)。還有，為了防止伴隨柵極電極的 耗盡化出現(xiàn)的電容量下降，作為柵極電極材料，使用金屬材料來代替以往 的多晶硅的這一研究得到了廣泛地開展。作為金屬材料的候選材料，有金 屬氮化物、具有互不相同的工作函數(shù)的兩種純金屬的雙金屬(dual metal)以 及對整個柵極布線進(jìn)行硅化的全硅化物(FUS卜Fully Silicided)等。特別是， 全硅化物，因?yàn)槟軌蜓赜矛F(xiàn)有的半導(dǎo)體裝置的制作工藝所以作為具有影響 力的技術(shù)受到關(guān)注。這種全硅化物系列的金屬氧化物半導(dǎo)體場效應(yīng)晶體管 (MOSFET)的結(jié)構(gòu)以及制造方法，在例如非專利文獻(xiàn)1以及非專利文獻(xiàn)2 中已被公開。
下面，關(guān)于原有的半導(dǎo)體裝置的制造方法，在參照圖12(a) 圖12(e) 的同時加以說明。圖12(a) 圖12(e)是按照工序順序表示以往半導(dǎo)體裝置 制造方法的要點(diǎn)部分的剖面圖。
首先，如圖12(a)所示，在半導(dǎo)體襯底100中有選擇地形成用以將元件 進(jìn)行電隔離的元件隔離區(qū)域102。然后，利用離子注入法，在半導(dǎo)體襯底l 00中形成活性區(qū)域101。隨后，在活性區(qū)域101的上表面形成柵極絕緣膜。 其后，在柵極絕緣膜以及元件隔離區(qū)域上，依次堆積由例如多晶硅構(gòu)成的 柵極電極形成膜以及保護(hù)該柵極電極形成膜的由例如氧化硅膜構(gòu)成的保護(hù) 膜。其次，利用光蝕刻法以及干蝕刻法，將柵極絕緣膜103a、柵極電極形 成膜104a、柵極布線形成膜104b、以及保護(hù)膜105a、 105b圖案化。然后， 利用將柵極電極形成膜104a、柵極布線形成膜104b、以及保護(hù)膜105a、 1 05b作為掩模的離子注入法，在活性區(qū)域101中形成位于柵極電極形成膜1 04a的兩側(cè)區(qū)域的淺源極/漏極擴(kuò)散層106a。
然后，如圖12(b)所示，通過在半導(dǎo)體村底IOO上以覆蓋保護(hù)膜105a、 105b和柵極電極形成膜104a及柵極布線形成膜104b的形態(tài)堆積絕緣膜， 并對所堆積的絕緣膜進(jìn)行回蝕(etchback)，從而在保護(hù)膜105a和柵極電極 形成膜104a的兩側(cè)側(cè)面、以及保護(hù)膜105b和柵極布線形成膜104b的兩側(cè) 側(cè)面上分別形成側(cè)壁107。其次，通過將柵極電極形成膜104a、柵極布線 形成膜104b、保護(hù)膜105a、 105b以及側(cè)壁107作為掩模對活性區(qū)域101 進(jìn)行雜質(zhì)離子注入后，再進(jìn)行熱處理，從而在活性區(qū)域101中形成位于側(cè) 壁107的兩側(cè)區(qū)域的深源極/漏極擴(kuò)散層106b。還有，由淺源極/漏極擴(kuò)散 層106a以及深源極/漏極擴(kuò)散層106b構(gòu)成了源極/漏極擴(kuò)散層106。
然后，從深源極/漏極擴(kuò)散層106b的表面除去自然氧化膜后，在半導(dǎo) 體村底100上利用噴鍍(spattering)法等堆積例如膜厚為llnm的由鎳構(gòu)成的 金屬膜(無圖示)。隨后，在氮?dú)猸h(huán)境下通過對半導(dǎo)體襯底100用例如320 。C的溫度進(jìn)行第一次快速熱退火(RTA=Rapid Thermal Annealing),使硅和 金屬膜反應(yīng)、并用鎳對深源極/漏極擴(kuò)散層106b的表面進(jìn)行硅化。其次， 通過將半導(dǎo)體^f底100浸泡到由鹽酸和雙氧水等的混酸溶液構(gòu)成的蝕刻液 中，從而除去在元件隔離區(qū)域102、保護(hù)膜105a、保護(hù)膜105b以及側(cè)壁l 07等上殘留的未反應(yīng)的金屬膜以后，對半導(dǎo)體襯底IOO用比第一次快速熱 退火(RTA)高的溫度(例如550。C)進(jìn)行第二次快速熱退火(RTA)。由此，在深 源極/漏極擴(kuò)散層106b的表面形成了低電阻的硅化物層108。然后，在半 導(dǎo)體襯底100上利用化學(xué)氣相沉積(CVD)法等堆積膜厚為20nm的氮化硅 膜109，在所堆積的氮化硅膜109上形成由例如氧化硅膜構(gòu)成的層間絕緣 膜110，其后，利用化學(xué)機(jī)械研磨(CMP)法使層間絕緣膜110的表面變得平 坦。下面，如圖12(c)所示，利用所設(shè)定的蝕刻條件為對氮化硅膜的蝕刻選 擇比高的干蝕刻法或者濕蝕刻法，對層間絕緣膜110進(jìn)行蝕刻直至氮化硅 膜109露出為止。下面，如圖12(d)所示，利用所設(shè)定的蝕刻條件為對氧化硅膜的蝕刻選 擇比高的干蝕刻法或者濕蝕刻法，對在保護(hù)膜105a及105b的上部形成的 氮化硅膜109進(jìn)行蝕刻，使保護(hù)膜105a及105b的上表面露出。下面，如圖12(e)所示，利用所設(shè)定的蝕刻條件為對氮化硅膜及多晶硅 膜的蝕刻選擇比高的干蝕刻法或者濕蝕刻法，除去在柵極電極形成膜104a 及柵極布線形成膜104b的上部形成的保護(hù)膜105a、 105b，使柵極電極形 成膜104a及柵極布線形成膜104b露出。下面所述的工序并沒有特別用附圖進(jìn)行表示，在第一層間絕緣膜110 上，利用噴鍍法堆積了覆蓋柵極電極形成膜104a以及柵極布線形成膜104b 的金屬膜以后，在氮?dú)猸h(huán)境下對半導(dǎo)體襯底IOO利用諸如380。C的溫度進(jìn) 行快速熱退火(RTA)，對柵極電極形成膜104a以及柵極布線形成膜104b 進(jìn)行硅化處理。其次，通過將半導(dǎo)體村底100浸泡到由鹽酸和雙氧水等的 混酸溶液構(gòu)成的蝕刻液中，從而除去在第一層間絕緣膜110、氮化硅膜109 以及側(cè)壁107等上殘留的未反應(yīng)的金屬膜以后，對半導(dǎo)體村底100用比第 一次快速熱退火(RTA)高的溫度(例如500°C)進(jìn)行第二次快速熱退火(RTA)。 由此，對柵極電極形成膜104a以及柵極布線形成膜104b進(jìn)行全硅化處理。 其后，在第一層間絕緣膜IIO上進(jìn)一步形成層間絕緣膜后，使表面變得平 坦，然后形成到達(dá)源極/漏極擴(kuò)散層106上的接觸插塞(contactplug)。[非專利文獻(xiàn)1] K. G. Aniletal. ， Symp. VLSI Tech. ，2004， p. 190[非專利文獻(xiàn)2] A. Velosoetal.， IEDMTech. Dig. ， 2004, p. 855(發(fā)明所要解決的課題)然而，在上述以往的半導(dǎo)體裝置及其制造方法中，堆積了層間絕緣膜 以后，利用化學(xué)機(jī)械研磨(CMP)法對層間絕緣膜進(jìn)行平整加工時，因?yàn)橥?過規(guī)定研磨時間來對柵極電極上的層間絕緣膜的殘膜進(jìn)行控制，所以進(jìn)行 化學(xué)機(jī)械研磨(CMP)后的層間絕緣膜的殘膜出現(xiàn)膜厚偏差，還有利用蝕刻 法對層間絕緣膜的殘膜進(jìn)行蝕刻時，膜厚偏差變得更加明顯。這樣一來， 在去除柵極電極上的層間絕緣膜的殘膜時產(chǎn)生膜厚偏差的話，由于活性區(qū) 域和元件隔離區(qū)域之間存在高度差異，所以有可能出現(xiàn)其中的一個柵極電 極形成膜不能露出的問題?？傊?，利用在上述圖12(a) 圖12(e)中所示的以往半導(dǎo)體裝置的制造 方法對此進(jìn)^f于詳細(xì)說明的話，則如下所示。首先，在如圖12(c)所示的工序中，如果不充分地進(jìn)行過蝕刻(over etc h)，則出現(xiàn)在活性區(qū)域上的保護(hù)膜105a上形成的氮化硅膜109不能露出的 問題。還有，在如圖12(d)所示的工序中，當(dāng)在圖12(c)所示的工序里活性區(qū) 域101上的保護(hù)膜105a上形成的氮化硅膜109沒有露出時，則出現(xiàn)不能使 保護(hù)膜105a的上表面露出的問題。還有，為了避免這一問題，在圖12(c) 所示的工序中為確實(shí)地使在活性區(qū)城101上的保護(hù)膜105a上形成的氮化硅 膜109露出，進(jìn)行過量的過蝕刻的話，層間絕緣膜110的殘膜變薄，在利 用所設(shè)定的蝕刻條件為對氧化硅膜的蝕刻選擇比高的干蝕刻法或者濕蝕刻 法對氮化硅膜109進(jìn)行蝕刻時，出現(xiàn)在硅化物層108上形成的氮化硅膜109 也被蝕刻、硅化物層108露出的問題。還有，在如圖12(e)所示的工序中，當(dāng)在圖12(d)所示的工序里柵極電 極形成膜104a上形成的保護(hù)膜105a沒有露出時，出現(xiàn)不能使柵極電極形 成膜104a露出，其后柵極電極形成膜104a的全硅化反應(yīng)不能進(jìn)行的問題。 還有，在如圖12(c)所示的工序中為確實(shí)地露出在活性區(qū)域101上的保護(hù)膜 105a上形成的氮化硅膜109，進(jìn)行過量的過蝕刻，而且在圖12(d)所示的工 序中硅化物層108上形成的氮化硅膜109也被蝕刻且硅化物層108露出時， 利用所設(shè)定的蝕刻條件為對氮化硅膜及多晶硅膜的蝕刻選擇比高的千蝕刻 法或者濕蝕刻法，去除保護(hù)膜105a、 105b之際則出現(xiàn)硅化物層108的一部 分或者全部被蝕刻的問題。再者，對柵極電極形成膜104a進(jìn)行全硅化處理 時，出現(xiàn)硅化物層108的膜厚變厚，有可能引起漏電電流增大的問題。
發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明的目的在于提供一種具有下記結(jié)構(gòu)的半導(dǎo)體 裝置及其制造方法，即能夠以高精度使分別在活性區(qū)域上和元件隔離區(qū)域 上形成的柵極電極形成膜及柵極布線形成膜露出、且能穩(wěn)定地進(jìn)行柵極電 極的全硅化反應(yīng)。(解決課題的方法)本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置為包括在半導(dǎo)體村底中形 成的元件隔離區(qū)域、在半導(dǎo)體襯底中被元件隔離區(qū)域圍繞的活性區(qū)域、在 活性區(qū)城上形成的全硅化的第一柵極布線、在元件隔離區(qū)域上形成的全硅 化的第二柵極布線、在第一柵極布線的側(cè)面形成的第一側(cè)壁以及在第二柵 極布線的側(cè)面形成的第二側(cè)壁；從第一側(cè)壁的下表面到上表面的厚度和從 第二側(cè)壁的下表面到上表面的厚度不同。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置中，形成為位于第二柵 極布線下的元件隔離區(qū)域的上表面高度高子活性區(qū)域的上表面高度，且從 第一側(cè)壁的下表面到上表面的厚度比從第二側(cè)壁的下表面到上表面的厚度厚。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置中，第一側(cè)壁的上表面高 度和第二側(cè)壁的上表面高度相同。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置中，第一側(cè)壁的上表面是 不平坦的，第二側(cè)壁的上表面是平坦的。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置中，第一側(cè)壁的上表面和 第二側(cè)壁的上表面是平坦的。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置中，第一柵極布線的組成 和第二柵極布線的組成相同。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置中，第一柵極布線的組成 和第二柵極布線的組成不同。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置中，最好還包括在活性區(qū) 域和第 一 柵極布線之間形成的柵極絕緣膜，且第 一柵極布線起柵極電極的 作用。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置中，柵極絕緣膜最好是相 對介電常數(shù)在10以上的高介電常數(shù)膜。
在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置中，柵極絕緣膜最好是含 有金屬氧化物的膜。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置中，最好還包括在活性區(qū) 域中形成于第 一柵極布線的兩側(cè)區(qū)域的雜質(zhì)擴(kuò)散層。本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置的制造方法，其特征在于，包括在半導(dǎo)體襯底中形成活性區(qū)域和圍繞該活性區(qū)域的元件隔離區(qū)域的 工序(a);在活性區(qū)域上形成具有第一柵極形成用硅膜的第一柵極部，同時 在元件隔離區(qū)域上形成具有第二柵極形成用硅膜的第二柵極部的工序(b); 形成覆蓋第一柵極部及第二柵極部的絕緣膜的工序(c);利用化學(xué)機(jī)械研磨 法研磨去除絕緣膜及第二柵極部的一部分，至少使第一柵極部的上表面露 出的工序(d);工序(d)之后，通過在半導(dǎo)體襯底上形成了覆蓋第一柵極部的 第 一柵極形成用硅膜及第二柵極部的第二柵極形成用硅膜的金屬膜后，再 進(jìn)行熱處理，從而在活性區(qū)域上形成第一柵極形成用硅膜被全硅化的第一 柵極布線，同時在元件隔離區(qū)域上形成第二柵極形成用硅膜被全硅化的第 二柵極布線的工序(e)。根據(jù)本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置的制造方法，通過利用 化學(xué)機(jī)械研磨法，去除絕緣膜及第二柵極部的一部分，至少到第一柵極部 的上表面露出為止，從而能夠降低由于加工造成的膜厚偏差。因此，使能 夠穩(wěn)定進(jìn)行柵極電極的全硅化反應(yīng)的半導(dǎo)體裝置的制造方法得以實(shí)現(xiàn)。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置的制造方法中，在工序(a) 里，形成為元件隔離區(qū)域的上表面高度高于活性區(qū)域的上表面高度。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置的制造方法中，最好在工 序(a)和工序(b)之間還包括在活性區(qū)域上形成柵極絕緣膜的工序(f)，且在柵 極絕緣膜上的第一柵極布線起柵極電極的作用。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置的制造方法中，最好在工 序(b)和工序(c)之間還包括在第 一柵極部的側(cè)面形成第 一側(cè)壁，同時在第二 柵極部的側(cè)面形成第二側(cè)壁的工序(g)，且工序(d)包含利用化學(xué)機(jī)械研磨法 研磨去除第二側(cè)壁的一部分的工序，在工序(d)之后，形成為從第一側(cè)壁的 下表面到上表面的厚度比從第二側(cè)壁的下表面到上表面的厚度厚。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置的制造方法中，絕緣膜最
好是在層間絕緣膜的下方形成的基層絕緣膜。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置的制造方法中，絕緣膜最 好由基層絕緣膜和在基層絕緣膜上形成的層間絕緣膜構(gòu)成。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置的制造方法中，基層絕緣 膜最好是氮化硅膜、氮氧化硅膜、或者是具有應(yīng)力的含應(yīng)力絕緣膜。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置的制造方法中，作為第一示例，其特征為工序(b)包含在活性區(qū)域及元件隔離區(qū)域上依次形成柵極 形成用硅膜及保護(hù)膜的工序，和將柵極形成用硅膜及保護(hù)膜圖案化、形成 由第 一柵極形成用硅膜及第 一保護(hù)膜構(gòu)成的第 一柵極部，同時形成由第二 柵極形成用硅膜及第二保護(hù)膜構(gòu)成的第二柵極部的工序；工序(d)包含利用 化學(xué)機(jī)械研磨法研磨去除絕緣膜和第二柵極部的第二保護(hù)膜的一部分直至 第一柵極部的第 一保護(hù)膜的上表面露出的工序；在工序(d)和工序(e)之間， 還包括除去第一保護(hù)膜和殘留的第二保護(hù)膜的工序(h)。這樣一來，與以往的制造方法相比工序數(shù)減少的同時，由于加工而造 成的膜厚偏差也得以減小。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置的制造方法中，作為第二 示例，其特征為工序(b)包含在活性區(qū)域及元件隔離區(qū)域上依次形成柵極 形成用硅膜及保護(hù)膜的工序，和將柵極形成用硅膜及保護(hù)膜圖案化、形成 由第一柵極形成用硅膜及第一保護(hù)膜構(gòu)成的第一柵極部，同時形成由第二 柵極形成用硅膜及第二保護(hù)膜構(gòu)成的第二柵極部的工序；工序(d)包含利用 化學(xué)機(jī)械研磨法研磨去除絕緣膜和第一柵極部的第一保護(hù)膜的一部分及第 二柵極部的第二保護(hù)膜直至第二柵極部的第二柵極形成用硅膜的上表面露 出的工序；在工序(d)和工序(e)之間，還包括去除殘留的第一保護(hù)膜的工序 (h)。這樣一來，與上述第一示例相比工序數(shù)進(jìn)一步減少的同時，由于加工 造成的膜厚偏差也得以減小。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置的制造方法中，作為第三 示例，其特征為工序(b)包含在活性區(qū)域及元件隔離區(qū)域上依次形成柵極 形成用硅膜及保護(hù)膜的工序，和將柵極形成用硅膜及保護(hù)膜圖案化、形成 由第 一柵極形成用硅膜及第 一保護(hù)膜構(gòu)成的第 一柵極部，同時形成由第二 柵極形成用硅膜及第二保護(hù)膜構(gòu)成的第二柵極部的工序；工序(d)包含利用 化學(xué)機(jī)械研磨法研磨去除絕緣膜、第一柵極部的第一保護(hù)膜和第二柵極部 的第二保護(hù)膜及第二柵極形成用硅膜的一部分直至第一柵極部的第一柵極形成用硅膜的上表面露出的工序。這樣一來，與上述第二示例相比工序數(shù)進(jìn)一步減少的同時，由于加工造成的膜厚偏差也得以減小。在本發(fā)明中的一個方面所涉及的半導(dǎo)體裝置的制造方法中，作為第四 示例，其特征為工序(b)包含在活性區(qū)域及元件隔離區(qū)域上形成柵極形成 用硅膜的工序，和將柵極形成用硅膜圖案化、形成由第一柵極形成用硅膜 構(gòu)成的第 一柵極部，同時形成由第二柵極形成用硅膜構(gòu)成的第二柵極部的 工序；工序(d)包含利用化學(xué)機(jī)械研磨法研磨去除第二柵極部的第二柵極形 成用硅膜的一部分直至第一柵極部的第一柵極形成用硅膜的上表面露出的 工序。這樣一來，因?yàn)樵跂艠O形成用硅膜上沒有像第一 第三示例那樣形成 保護(hù)膜，所以工序數(shù)減少的同時，由于加工造成的膜厚偏差也得以減小。 還有，工藝設(shè)計的自由度得以大幅度提高。(發(fā)明的效果)根據(jù)本發(fā)明的半導(dǎo)體裝置及其制造方法，能夠以高精度使在活性區(qū)域 上形成的柵極電極形成膜和在元件隔離區(qū)域上形成的柵極布線形成膜露 出、且能使柵極電極的全硅化反應(yīng)穩(wěn)定進(jìn)行。
圖1(a) 圖l(d)是按照工序順序表示本發(fā)明第一實(shí)施例所涉及的半導(dǎo) 體裝置制造方法的重要部分工序的剖面圖。圖2(a) 圖2(d)是按照工序順序表示本發(fā)明第一實(shí)施例所涉及的半導(dǎo) 體裝置制造方法的重要部分工序的剖面圖。圖3(a)及圖3(b)是按照工序順序表示本發(fā)明第一實(shí)施例所涉及的半導(dǎo) 體裝置制造方法的重要部分工序的剖面圖。圖4(a) 圖4(d)是按照工序順序表示本發(fā)明第二實(shí)施例所涉及的半導(dǎo) 體裝置制造方法的重要部分工序的剖面圖。
圖5是按照工序順序表示本發(fā)明第二實(shí)施例所涉及的半導(dǎo)體裝置制造 方法的重要部分工序的剖面圖。
圖6(a) 圖6(d)是按照工序順序表示本發(fā)明第三實(shí)施例所涉及的半導(dǎo) 體裝置制造方法的重要部分工序的剖面圖。
圖7(a) 圖7(d)是按照工序順序表示本發(fā)明第四實(shí)施例所涉及的半導(dǎo) 體裝置制造方法的重要部分工序的剖面圖。
圖8(a)及圖8(b)是按照工序順序表示本發(fā)明第四實(shí)施例所涉及的半導(dǎo) 體裝置制造方法的重要部分工序的剖面圖。
圖9(a) 圖9(d)是按照工序順序表示本發(fā)明第五實(shí)施例所涉及的半導(dǎo) 體裝置制造方法的重要部分工序的剖面圖。
圖10(a) 圖10(d)是按照工序順序表示本發(fā)明第五實(shí)施例所涉及的半 導(dǎo)體裝置制造方法的重要部分工序的剖面圖。
圖11是按照工序順序表示本發(fā)明第五實(shí)施例所涉及的半導(dǎo)體裝置制 造方法的重要部分工序的剖面圖。
圖12(a) 圖12(e)是按照工序順序表示以往的半導(dǎo)體裝置制造方法的 重要部分工序的剖面圖。
(符號說明)
10半導(dǎo)體村底
11活性區(qū)域
12元件隔離區(qū)域
13柵極絕緣膜形成膜
13a柵極絕緣膜
14柵極形成用硅膜
14a柵極電極形成膜(第一
14b柵極布線形成膜(第二
15保護(hù)膜
15a保護(hù)膜
15b保護(hù)膜
16源極/漏極擴(kuò)散層
16a第一源極/漏極擴(kuò)散層?xùn)艠O形成用硅膜) 柵極形成用硅膜) 16b第二源極/漏極擴(kuò)散層17側(cè)壁18硅化物(Silicide)層19基層保護(hù)膜20第一層間絕緣膜21金屬膜22a全硅化柵極電極22b全硅化柵極布線23第二層間絕緣膜(層間絕緣膜)24接觸孔25接觸插塞具體實(shí)施方式
(第一實(shí)施例)關(guān)于本發(fā)明第一實(shí)施例所涉及的半導(dǎo)體裝置的制造方法，在參照附圖的同時加以說明。圖1(a) 圖l(d)、圖2(a) 圖2(d)以及圖3(a)和圖3(b)是按照工序順序表示本發(fā)明第一實(shí)施例所涉及的半導(dǎo)體裝置制造方法的重 要部分工序的剖面圖。首先，如圖l(a)所示，在例如由p型硅構(gòu)成的半導(dǎo)體村底IO上，利用 例如淺溝道隔離(STI=Shallow Trench Isolation)法等形成用來將元件進(jìn)行 電隔離的元件隔離區(qū)域12。然后，利用離子注入法，在半導(dǎo)體村底10中 形成p型阱(無圖示)。由此，活性區(qū)域ll構(gòu)成為被具有比活性區(qū)域11 的上表面高的上表面的元件隔離區(qū)域12圍繞。然后，如圖l(b)所示，利用諸如干氧化法、濕氧化法或者使用氧自由 基(Oxygen Radicals)等的氧化法等，對在半導(dǎo)體村底10的主面土被元件隔 離區(qū)域12圍繞的活性區(qū)域ll的上表面進(jìn)行氧化，形成例如膜厚為2nm的 由氧化硅構(gòu)成的柵極絕緣膜形成膜13。其后，在元件隔離區(qū)域12以及柵 極絕緣膜形成膜13上，利用化學(xué)氣相沉積(CVD=Chemical Vapor Depositi on)法等堆積作為柵極電極及柵極布線的例如膜厚為lOOnm的由多晶硅構(gòu) 成的柵極形成用硅膜14。然后，在柵極形成用硅膜14上，用例如化學(xué)氣
相沉積(CVD)法等形成例如膜厚為70nm的由氧化硅膜構(gòu)成的保護(hù)膜15。其次，如圖l(c)所示，利用光蝕刻法及千蝕刻法，對柵極絕緣膜形成 膜13、柵極形成用硅膜14及保護(hù)膜15進(jìn)行有選擇地蝕刻。由此，在活性 區(qū)域11上，形成有被圖案化的柵極絕緣膜13a、及作為第一柵極部的被圖 案化的柵極電極形成膜(第一柵極形成用硅膜)14a和保護(hù)膜15a。還有，在 元件隔離區(qū)域12上，形成有作為第二柵極部的被圖案化的柵極布線形成膜 (第二柵極形成用硅膜)14b及保護(hù)膜15b。再者，柵極電極形成膜14a及保 護(hù)膜15a，與在元件隔離區(qū)域12上延伸而成的、和柵極布線形成膜14b及 保護(hù)膜15b具有相同結(jié)構(gòu)的柵極布線形成膜及保護(hù)膜(無圖示)形成為一體。 還有，柵極布線形成膜14b及保護(hù)膜15b，與在其他的活性區(qū)域上延伸而 成的、和柵極電極形成膜14a及保護(hù)膜15a具有相同結(jié)構(gòu)的柵極電極形成 膜及保護(hù)膜(無圖示)形成為一體。其后，通過將柵極電極形成膜14a及保 護(hù)膜15a作為掩模進(jìn)行n型雜質(zhì)離子的離子注入，從而在活性區(qū)域11中形 成位于柵極電極形成膜14a的兩側(cè)區(qū)域的n型淺源極/漏極擴(kuò)散層即第 一源 極/漏極擴(kuò)散層16a。然后，如圖l(d)所示，在半導(dǎo)體村底10的整個面上，利用化學(xué)氣相沉 積(CVD)法等堆積了例如膜厚為50nm的氮化硅膜以后，對所堆積的氮化 硅膜進(jìn)行各向異性蝕刻，只保留在第一柵極部(柵極電極形成膜14a及保護(hù) 膜15a)和第二柵極部(柵極布線形成膜14b及保護(hù)膜15b)的側(cè)面形成的部分 而將其余的氮化硅膜去除。由此，在第一柵極部及第二柵極部的兩側(cè)側(cè)面 上分別形成側(cè)壁17。然后，通過將側(cè)壁17作為掩模在活性區(qū)域11中進(jìn)行 n型雜質(zhì)離子的離子注入后，再進(jìn)行熱處理，從而在活性區(qū)域ll中形成位 于側(cè)壁17的外側(cè)區(qū)域的n型深源極/漏極擴(kuò)散層即第二源極/漏極擴(kuò)散層16 b。還有，n型源極/漏極擴(kuò)散層16是由第一源極/漏極擴(kuò)散層16a及第二源 極/漏極擴(kuò)散層16b構(gòu)成的。然后，如圖2(a)所示，從第二源極/漏極擴(kuò)散層16b的表面除去自然氧 化膜以后，在半導(dǎo)體襯底10上用噴鍍法等，堆積例如膜厚為lnm的由鎳 構(gòu)成的金屬膜(無圖示)。隨后，在氮?dú)猸h(huán)境下通過對半導(dǎo)體村底IO用例如 320。C的溫度進(jìn)行第一次快速熱退火(RTA二RapidThermal Annealing),使硅 和金屬膜反應(yīng)、并用鎳對第二源極/漏極擴(kuò)散層16b的表面進(jìn)行硅化處理。
其次，通過將半導(dǎo)體襯底10浸泡到由鹽酸和雙氧水等的混酸溶液構(gòu)成的蝕 刻液中，從而除去在元件隔離區(qū)域12、保護(hù)膜15a、保護(hù)膜15b以及側(cè)壁 17等上殘留的未反應(yīng)的金屬膜后，對半導(dǎo)體村底IO用比第一次快速熱退 火(RTA)高的溫度(例如550。C)進(jìn)行第二次快速熱退火(RTA)。由此，在第二 源極/漏極擴(kuò)散層16b的表面形成了低電阻的硅化物層18。然后，在半導(dǎo) 體村底10上利用化學(xué)氣相沉積(CVD)法等堆積例如膜厚為20nm的由氮化 硅膜構(gòu)成的基層保護(hù)膜19，在所堆積的基層保護(hù)膜19上形成由例如氧化 硅膜構(gòu)成的第 一 層間絕緣膜20 。然后，如圖2(b)所示，利用化學(xué)機(jī)械研磨(CMP-Chemical Mechanical Po lishing)法對第一層間絕緣膜20及基層保護(hù)膜19進(jìn)行研磨直至保護(hù)膜15a 的上表面露出為止。此時，在基層保護(hù)膜19中由于摩擦系數(shù)(研磨阻力) 的不同檢測出化學(xué)機(jī)械研磨(CMP)的終點(diǎn)后，進(jìn)行追加研磨，所追加研磨 的膜厚值等于基層保護(hù)膜19的膜厚值、及與保護(hù)膜15a的上表面高度和保 護(hù)膜15b的上表面高度之間的差值相當(dāng)?shù)哪ず裰?即也與活性區(qū)域11的上 表面高度和元件隔離區(qū)域12的上表面高度之間的差值相當(dāng))的總和，從而 使保護(hù)膜15a的上表面露出。還有，作為化學(xué)機(jī)械研磨(CMP)終點(diǎn)檢測用， 通過在活性區(qū)域11中，以與柵極絕緣膜13a、第一柵極部及基層保護(hù)膜19 構(gòu)成的結(jié)構(gòu)體相同的結(jié)構(gòu)配置面積較大的假柵極圖案，同時在元件隔離區(qū) 域12中，以與第二柵極部及基層保護(hù)膜19構(gòu)成的結(jié)構(gòu)體相同的結(jié)構(gòu)配置 面積較大的假柵極圖案，從而能夠提高終點(diǎn)檢測的靈敏度。其次，如圖2(c)所示，利用所設(shè)定的蝕刻條件為對由氮化硅膜構(gòu)成的 基層保護(hù)膜19及由多晶硅膜構(gòu)成的柵極電極形成膜14a、柵極布線形成膜 14b的蝕刻選擇比高的干蝕刻法或者濕蝕刻法，除去在柵極電極形成膜14a 及柵極布線形成膜14b的上部形成的保護(hù)膜15a和保護(hù)膜15b，使柵極電 極形成膜14a及柵極布線形成膜14b的上表面露出。然后，如圖2(d)所示，在第一層間絕緣膜20上，利用諸如噴鍍法對覆 蓋柵極電極形成膜14a及柵極布線形成膜14b的例如膜厚為70nm的由鎳 構(gòu)成的金屬膜21進(jìn)行堆積。隨后，如圖3(a)所示，在氮?dú)猸h(huán)境下通過對半導(dǎo)體村底10用例如380 °C的溫度進(jìn)行快速熱退火(RTA)，對柵極電極形成膜14a及柵極布線形成膜14b進(jìn)行硅化處理。其次，通過將半導(dǎo)體襯底IO浸泡到由鹽酸和雙氧水等 的混酸溶液構(gòu)成的蝕刻液中，從而除去在第一層間絕緣膜20、基層保護(hù)膜 19以及側(cè)壁17等上殘留的未反應(yīng)的金屬膜后，對半導(dǎo)體襯底IO用比第一 次快速熱退火(RTA)高的溫度(例如500。C)進(jìn)行第二次快速熱退火(RTA)。由 此，形成對柵極電極形成膜14a進(jìn)行全硅化處理而構(gòu)成的全硅化柵極電極 22a，同時形成對柵極布線形成膜14b進(jìn)行全硅化處理而構(gòu)成的全硅化柵極 布線22b。然后，如圖3(b)所示，在第一層間絕緣膜20上利用諸如化學(xué)氣相沉積 (CVD)法等形成第二層間絕緣膜23，其后，利用化學(xué)機(jī)械研磨(CMP)法對 第二層間絕緣膜23的表面進(jìn)行平整化加工。其次，在第二層間絕緣膜23 上形成抗蝕掩模圖案(無圖示)，利用諸如干蝕刻法，形成使在第二源極/漏 極擴(kuò)散層16b上形成的硅化物層18的上表面露出的接觸孔24。此時，通 過利用在基層保護(hù)膜19的上表面露出時暫時停止蝕刻的兩步蝕刻法，從而 能夠減少硅化物層18的過蝕刻量。隨后，作為塢的阻擋金屬(barriermetal) 膜，使用例如噴鍍法或者化學(xué)氣相沉積(CVD)法依次堆積例如鈦和氮化鈦， 然后用化學(xué)氣相沉積(CVD)法堆積雞。其后，對所堆積的塢進(jìn)行化學(xué)機(jī)械 研磨(CMP)，去除在接觸孔24的外側(cè)堆積的塢，形成接觸插塞25。如以上所說明的那樣，本發(fā)明第一實(shí)施例所涉及的半導(dǎo)體裝置的制造 方法為，堆積第一層間絕緣膜20后，利用化學(xué)機(jī)械研磨(CMP)法，使第一 層間絕緣膜20的表面變得平坦，同時在位于元件隔離區(qū)域12上的柵極布 線形成膜14b的上方的基層保護(hù)膜19處檢測出終點(diǎn)，并進(jìn)一步進(jìn)行追加研 磨，所追加研磨的膜厚值等于基層保護(hù)膜19的膜厚值、及與活性區(qū)域11 上的保護(hù)膜15a的上表面高度和元件隔離區(qū)域12上的保護(hù)膜15b的上表面 高度之差相當(dāng)?shù)哪ず裰?即也與活性區(qū)域11的上表面高度和元件隔離區(qū)域 12的上表面高度之間的差值相當(dāng))的總和。由此，與以往的制造方法相比， 工序數(shù)減少的同時，由于加工造成的膜厚偏差也得以降低。在本實(shí)施例中，對柵極絕緣膜13a是由氧化硅形成的情況進(jìn)行了說明， 取而代之，也可以使用強(qiáng)電介質(zhì)膜。特別是，最好為相對介電常數(shù)在10 以上的高介電常數(shù)膜。這樣通過在FUSI柵極電極結(jié)構(gòu)中使用強(qiáng)電介質(zhì)膜， 由于FUSI柵極電極材料的硅化組成，因此對閾值電壓的控制性提高。作
為強(qiáng)電介質(zhì)膜，能夠使用由二氧化鉿(HfO:0、硅酸鉿(HfSiO)或者氮氧硅酸 鉿(HfSiON)等鉿系列的氧化物構(gòu)成的膜。除此之外，還可使用由包含鋯 (Zr)、鈦(Ti)、鉭(Ta)、鋁(Al)等及鈧(Sc)、釔(Y)、鑭(La)以及其他的鑭系等 稀土金屬中的至少一種的材料構(gòu)成的強(qiáng)電介質(zhì)膜。還有，在本實(shí)施例中， 僅在活性區(qū)域11上形成了柵極絕緣膜形成膜13，在元件隔離區(qū)域12上也 可以形成該柵極絕緣膜形成膜13，且在柵極布線形成膜Mb和元件隔離區(qū) 域12之間還可以形成由柵極絕緣膜形成膜13構(gòu)成的絕緣膜。還有，在本實(shí)施例中，對由多晶硅形成柵極形成用硅膜14的情況進(jìn)行 了說明，而取而代之也可以由含有非晶硅或者硅的其他半導(dǎo)體材料等形成。還有，作為用以形成硅化物層18的金屬對使用鎳的情況進(jìn)行了說明， 而取而代之，也可以使用例如鈷、鈦或者塢等的硅化用金屬。還有，作為用以形成全硅化柵極電極22a及全硅化柵極布線22b的金 屬對使用鎳(Ni)的情況進(jìn)行了說明，而取而代之，也可以使用包含鈷(Co)、 鉑(Pt)、鈦(Ti)、釕(Ru)、銥(Ir)、鐿(Yb)及過渡金屬群中的至少一種的FUSI 化用金屬。還有，對由氮化硅膜形成側(cè)壁17的情況進(jìn)行了說明，而也可以由氧化 硅膜和氮化硅膜疊層形成。還有，對由氮化硅膜形成基層保護(hù)膜19的情況進(jìn)行了說明，而只要是 可以成為層間絕緣膜的蝕刻阻止膜的絕緣膜即可，例如可以是氮氧化硅膜、 或者對于溝道區(qū)域產(chǎn)生應(yīng)力的氮化硅膜等的含應(yīng)力絕緣膜，再者，在基層 保護(hù)膜19下可以形成氧化硅膜。還有，利用以上所說明的本實(shí)施例所涉及的半導(dǎo)體裝置的制造方法形 成的半導(dǎo)體裝置，具有以下特征。也就是，由例如圖3(b)中也可以清楚地看出，從活性區(qū)域11上的側(cè)壁 17的下表面到上表面的厚度，比從元件隔離區(qū)域12上的側(cè)壁17的下表面 到上表面的厚度厚。這是因?yàn)樵趫D2(b)所示的工序中、進(jìn)行化學(xué)機(jī)械研磨 (CMP)直到活性區(qū)域11上的保護(hù)膜15a的上表面露出時，元件隔離區(qū)域12 上的保護(hù)膜15b的一部分被去除，同時元件隔離區(qū)域12上的側(cè)壁17的一 部分也被去除了的緣故。還有，進(jìn)行化學(xué)機(jī)械研磨(CMP)直到活性區(qū)域11 上的保護(hù)膜15a的上表面露出的結(jié)果是，活性區(qū)域11上的側(cè)壁17的上表
面高度，與元件隔離區(qū)域12上的側(cè)壁17的上表面高度相同。此時，元件 隔離區(qū)域12上的側(cè)壁17成為進(jìn)行化學(xué)機(jī)械研磨(CMP)的研磨對象，而活 性區(qū)域11上的側(cè)壁17沒有成為化學(xué)機(jī)械研磨(CMP)的研磨對象，所以元 件隔離區(qū)域12上的側(cè)壁17的上表面是平坦的，而活性區(qū)域ll上的側(cè)壁1 7的上表面是不平坦的。還有，本實(shí)施例，如上面所說明的一系列工序所示，所采用的是沒有 去除柵極電極形成膜14a及柵極布線形成膜14b的制造方法，所以柵極電 極形成膜14a及柵極布線形成膜14b被全硅化而形成的全硅化柵極電極22 a和全硅化柵極布線22b的組成相同。(第二實(shí)施例)關(guān)于本發(fā)明第二實(shí)施例所涉及的半導(dǎo)體裝置的制造方法，在參照附圖 的同時加以說明。圖4(a) 圖4(d)、及圖5是按照工序順序表示本發(fā)明第 二實(shí)施例所涉及的半導(dǎo)體裝置制造方法的重要部分工序的剖面圖。還有在 下文中，省略對與前面所述的第一實(shí)施例共通的部分進(jìn)行說明。首先，與第一實(shí)施例相同，進(jìn)行上述圖1(a) 圖l(d)及圖2(a)所示的 各個工序。然后，如圖4(a)所示，利用化學(xué)機(jī)械研磨(CMP)法，對第一層間絕緣 膜20、基層保護(hù)膜19、保護(hù)膜15a及保護(hù)膜15b進(jìn)行研磨，直至柵極布線 形成膜14b的上表面露出為止。此時，在柵極布線形成膜14b的多晶硅膜 的上表面已露出的階段，由于摩擦系數(shù)的不同檢測出化學(xué)機(jī)械研磨(CMP) 的終點(diǎn)。這時，在柵極電極形成膜14a上殘留有保護(hù)膜15a。其次，如圖4(b)所示，利用所設(shè)定的蝕刻條件為對由氮化硅膜構(gòu)成的 基層保護(hù)膜19及由多晶硅膜構(gòu)成的柵極電極形成膜14a、柵極布線形成膜 14b的蝕刻選擇比高的例如干蝕刻法或者濕蝕刻法，除去在柵極電極形成 膜14a的上部形成的保護(hù)膜15a，使柵極電極形成膜14a的土表面露出。然后，如圖4(c)所示，在第一層間絕緣膜20上，利用諸如噴鍍法堆積 將柵極電極形成膜14a及柵極布線形成膜14b進(jìn)行覆蓋的例如膜厚為70nm 的由鎳構(gòu)成的金屬膜21。隨后，如圖4(d)所示，在氮?dú)猸h(huán)境下通過對半導(dǎo)體村底10用例如380 。C的溫度進(jìn)行快速熱退火(RTA),對柵極電極形成膜14a及柵極布線形成膜 14b進(jìn)行硅化處理。其次，通過將半導(dǎo)體襯底10浸泡到由鹽酸和雙氧水等 的混酸溶液構(gòu)成的蝕刻液中，從而除去在第一層間絕緣膜20、基層保護(hù)膜 19以及側(cè)壁17等上殘留的未反應(yīng)的金屬膜后，對半導(dǎo)體襯底IO用比第一 次快速熱退火(RTA)高的溫度(例如500。C)進(jìn)行第二次快速熱退火(RTA)。由 此，形成對柵極電極形成膜Ma進(jìn)行全硅化處理而構(gòu)成的全硅化柵極電極 22a，同時形成對柵極布線形成膜14b進(jìn)行全硅化處理而構(gòu)成的全硅化柵極 布線22b。然后，如圖5所示，在第一層間絕緣膜20上利用諸如化學(xué)氣相沉積(C VD)法等形成第二層間絕緣膜23，其后，利用化學(xué)機(jī)械研磨(CMP)法使第 二層間絕緣膜23的表面變得平坦。其次，在第二層間絕緣膜23上形成抗 蝕掩模圖案(無圖示)，利用諸如干蝕刻法，形成使第二源極/漏極擴(kuò)散層16b 上形成的硅化物層18的上表面露出的接觸孔24。此時，通過利用在基層 保護(hù)膜19的上表面露出時暫時停止蝕刻的兩步蝕刻法，從而能夠減少硅化 物層18的過蝕刻量。隨后，作為雞的阻擋金屬膜，使用噴鍍法或者化學(xué)氣 相沉積(CVD)法依次堆積例如鈦和氮化鈦，然后用化學(xué)氣相沉積(CVD)法 堆積塢。其后，對所堆積的塢進(jìn)行化學(xué)機(jī)械研磨(CMP)，去除在接觸孔24 的外側(cè)堆積的塢，形成接觸插塞25。如以上所說明的那樣，本發(fā)明第二實(shí)施例所涉及的半導(dǎo)體裝置的制造 方法為，堆積第一層間絕緣膜20后，利用化學(xué)機(jī)械研磨(CMP)法，對第一 層間絕緣膜20、基層保護(hù)膜19、保護(hù)膜15b進(jìn)行研磨，直至柵極布線形成 膜14b的上表面露出為止，在柵極布線形成膜14b的多晶硅膜已露出的階 段，檢測出終點(diǎn)。由此，與第一實(shí)施例相比，工序數(shù)進(jìn)一步減少，同時由 于加工造成的膜厚偏差也得以降低。還有，利用以上所說明的本實(shí)施例所涉及的半導(dǎo)體裝置的制造方法形 成的半導(dǎo)體裝置，具有以下特征。也就是，由例如圖5中也可以清楚地看出，從活性區(qū)域ll上的側(cè)壁l 7的下表面到上表面的厚度，比從元件隔離區(qū)域12上的側(cè)壁17的下表面 到上表面的厚度厚。這是因?yàn)樵趫D4(a)所示的工序中、進(jìn)行化學(xué)機(jī)械研磨 (CMP)直到元件隔離區(qū)域12上的柵極布線形成膜14b的上表面露出為止， 因此元件隔離區(qū)域12上的側(cè)壁17的一部分與活性區(qū)域11上的側(cè)壁17相 比被較多去除了的緣故。還有，進(jìn)行化學(xué)機(jī)械研磨(CMP)直到元件隔離區(qū) 域12上的柵極布線形成膜14b的上表面露出的結(jié)果是，活性區(qū)域11上的 側(cè)壁17的上表面高度，與元件隔離區(qū)域12上的側(cè)壁17的上表面高度相同。 此時，活性區(qū)域11上的側(cè)壁17及元件隔離區(qū)域12上的側(cè)壁17都成為化 學(xué)機(jī)械研磨(CMP)的研磨對象，所以它們的上表面都是平坦的。還有，本實(shí)施例，如上面所說明的一系列工序中所示的那樣，采用的 是沒有去除柵極電極形成膜14a及柵極布線形成膜14b的制造方法，所以 柵極電極形成膜14a及柵極布線形成膜14b被全硅化而形成的全硅化柵極 電極22a和全硅化柵極布線22b的組成相同。(第三實(shí)施例)關(guān)于本發(fā)明第三實(shí)施例所涉及的半導(dǎo)體裝置的制造方法，在參照附圖 的同時加以說明。圖6(a) 圖6(d)是按照工序順序表示本發(fā)明第三實(shí)施例 所涉及的半導(dǎo)體裝置制造方法的重要部分工序的剖面圖。還有，在下文中， 省略對與前面所迷的第 一 實(shí)施例共通的部分進(jìn)行說明。首先，與第一實(shí)施例相同，進(jìn)行上述圖1(a) 圖l(d)及圖2(a)所示的 各個工序。然后，如圖6(a)所示，利用化學(xué)機(jī)械研磨(CMP)法，對第一層間絕緣 膜20、基層保護(hù)膜19、保護(hù)膜15a、保護(hù)膜15b及柵極布線形成膜14b的 一部分進(jìn)行研磨，直至柵極電極形成膜14a的上表面露出為止。此時，在 柵極布線形成膜14b的多晶硅膜的上表面已露出的階段，由于摩擦系數(shù)的 不同檢測出化學(xué)機(jī)械研磨(CMP)的終點(diǎn)后，進(jìn)行追加研磨，所追加研磨的 膜厚值等于柵極電極形成膜14a的上表面高度和柵極布線形成膜14b的上 表面高度之差(即也與活性區(qū)域ll的上表面高度和元件隔離區(qū)域12的上表 面高度之間的差值相等)，從而使柵極電極形成膜14a的上表面露出。然后，如圖6(b)所示，在第一層間絕緣膜20上，利用諸如噴鍍法堆積 將柵極電極形成膜14a及柵極布線形成膜14b進(jìn)行覆蓋的例如膜厚為70nm 的由鎳構(gòu)成的金屬膜21。隨后，如圖6(c)所示，在氮?dú)猸h(huán)境下對半導(dǎo)體襯底10用例如380。C的 溫度進(jìn)行快速熱退火(RTA)，使柵極電極形成膜14a及柵極布線形成膜14b 進(jìn)行硅化反應(yīng)。其次，通過將半導(dǎo)體襯底10浸泡到由鹽酸和雙氧水等的混
酸溶液構(gòu)成的蝕刻液中，從而除去在第一層間絕緣膜20、基層保護(hù)膜19 以及側(cè)壁17等上殘留的未反應(yīng)的金屬膜后，對半導(dǎo)體襯底IO用比第一次 快速熱退火(RTA)高的溫度(例如500。C)進(jìn)行第二次快速熱退火(RTA)。由 此，對榭極電極形成膜14a及柵極布線形成膜14b進(jìn)行全硅化處理，形成 全硅化柵極電極22a和全硅化柵極布線22b。然后，如圖6(d)所示，在第一層間絕緣膜20上利用諸如化學(xué)氣相沉積 (CVD)法等形成第二層間絕緣膜23，其后，利用化學(xué)機(jī)械研磨(CMP)法使 第二層間絕緣膜23的表面變得平坦。其次，在第二層間絕緣膜23上形成 抗蝕掩模圖案(無圖示)，利用諸如干蝕刻法，形成使在源極/漏極擴(kuò)散層16 上形成的硅化物層18的上表面露出的接觸孔24。此時，通過利用在基層 保護(hù)膜19的上表面露出時暫時停止蝕刻的兩步蝕刻法，從而能夠減少硅化 物層18的過蝕刻量。隨后，作為塢的阻擋金屬膜，使用噴鍍法或者化學(xué)氣 相沉積(CVD)法依次堆積例如鈦和氮化鈦，然后用化學(xué)氣相沉積(CVD)法 堆積雞。其后，對所堆積的雞進(jìn)行化學(xué)機(jī)械研磨(CMP)，去除在接觸孔24 的外側(cè)堆積的雞，形成接觸插塞25。如以上所說明的那樣，本發(fā)明第三實(shí)施例所涉及的半導(dǎo)體裝置的制造 方法為，堆積第一層間絕緣膜20后，利用化學(xué)機(jī)械研磨(CMP)法，對第一 層間絕緣膜20、基層保護(hù)膜19、保護(hù)膜15a、保護(hù)膜15b進(jìn)行研磨，直至 柵極布線形成膜14b的上表面露出為止，在柵極布線形成膜14b的多晶硅 膜已露出的階段，檢測出終點(diǎn)，并進(jìn)行追加研磨，所追加研磨的膜厚值等 于活性區(qū)域11上的柵極電極形成膜14a的上表面高度和元件隔離區(qū)域12 上的柵極布線形成膜14b的上表面高度之差，從而使活性區(qū)域11上的柵極 電極形成膜14a的上表面露出。由此，與第二實(shí)施例相比，工序數(shù)進(jìn)一步 減少，同時由于加工造成的膜厚偏差也得以降低。還有，利用以上所說明的本實(shí)施例所涉及的半導(dǎo)體裝置的制造方法形 成的半導(dǎo)體裝置，具有以下特征。也就是，由例如圖6(d)中也可以清楚地看出，從活性區(qū)域ll上的側(cè)壁 17的下表面到上表面的厚度，比從元件隔離區(qū)域12上的側(cè)壁17的下表面 到上表面的厚度厚。這是因?yàn)樵趫D6(a)所示的工序中、進(jìn)行化學(xué)機(jī)械研磨 (CMP)直到活性區(qū)域11上的柵極電極形成膜14a的上表面露出，因此元件
隔離區(qū)域12上的側(cè)壁17的一部分與活性區(qū)域11上的側(cè)壁17相比被較多 去除了的緣故。還有，進(jìn)行化學(xué)機(jī)械研磨(CMP)直到活性區(qū)域11上的柵極 電極形成膜14a的上表面露出的結(jié)果是，活性區(qū)域11上的側(cè)壁17的上表 面高度，與元件隔離區(qū)域12上的側(cè)壁17的上表面高度相同。此時，活性 區(qū)域11上的側(cè)壁17及元件隔離區(qū)域12上的側(cè)壁17都成為化學(xué)機(jī)械研磨 (CMP)的研磨對象，所以它們的上表面都是平坦的。還有，本實(shí)施例，如上面所說明的一系列工序中所示的那樣，采用的 是沒有去除柵極電極形成膜14a、而去除了柵極布線形成膜14b的制造方 法，所以柵極電極形成膜14a被全硅化而形成的全硅化柵極電極22a的組 成、與柵極布線形成膜14b被全硅化而形成的全硅化柵極布線22b的組成 互不相同。(第四實(shí)施例)關(guān)于本發(fā)明第四實(shí)施例所涉及的半導(dǎo)體裝置的制造方法，在參照附圖 的同時加以說明。圖7(a) 圖7(d)及圖8(a)和圖8(b)是按照工序順序表示 本發(fā)明第四實(shí)施例所涉及的半導(dǎo)體裝置制造方法的重要部分工序的剖面 圖。還有，在下文中，省略對與前面所述的第一實(shí)施例共通的部分進(jìn)行說 明。首先，與第一實(shí)施例相同，進(jìn)行上述圖1(a) 圖l(d)所示的各個工序 后，形成在圖2(a)所示的工序中的低電阻硅化物層18。然后，如圖7(a)所示，在半導(dǎo)體襯底IO上利用化學(xué)氣相沉積(CVD)法 等堆積例如膜厚為20nm的由氮化硅構(gòu)成的基層保護(hù)膜19。然后，如圖7(b)所示，利用化學(xué)機(jī)械研磨(CMP)法，對基層保護(hù)膜19 進(jìn)行研磨，直至保護(hù)膜15a的上表面露出為止。此時，在構(gòu)成保護(hù)膜15b 的氧化膜處由于摩擦系數(shù)的不同檢測出化學(xué)機(jī)械研磨(CMP)的終點(diǎn)，并進(jìn) 行過度研磨，且所進(jìn)行的過度研磨的膜厚值等于保護(hù)膜15a的上表面高度 和保護(hù)膜15b的上表面高度之差，從而使保護(hù)膜15a的上表面露出。其次，如圖7(c)所示，利用所設(shè)定的蝕刻條件為對基層保護(hù)膜19及柵 極電極形成膜14a、柵極布線形成膜14b的蝕刻選擇比高的例如干蝕刻法 或者濕蝕刻法，除去在柵極電極形成膜14a及柵極布線形成膜14b的上部 形成的保護(hù)膜15a和保護(hù)膜15b，使柵極電極形成膜14a及柵極布線形成
膜14b的上表面露出。然后，如圖7(d)所示，在基層保護(hù)膜19上，利用諸如噴鍍法堆積將柵 極電極形成膜14a及柵極布線形成膜14b進(jìn)行覆蓋的例如膜厚為70nm的 由鎳構(gòu)成的金屬膜21。隨后，如圖8(a)所示，在氮?dú)猸h(huán)境下對半導(dǎo)體襯底10用例如380。C的 溫度進(jìn)行快速熱退火(RTA)，使柵極電極形成膜14a及柵極布線形成膜14b 進(jìn)行硅化反應(yīng)。其次，通過將半導(dǎo)體村底IO浸泡到由鹽酸和雙氧水等的混 酸溶液構(gòu)成的蝕刻液中，從而除去在基層保護(hù)膜19以及側(cè)壁17等上殘留 的未反應(yīng)的金屬膜后，對半導(dǎo)體襯底IO用比第一次快速熱退火(RTA)高的 溫度(例如500。C)進(jìn)行第二次快速熱退火(RTA)。由此，對柵極電極形成膜 14a及柵極布線形成膜14b進(jìn)行全硅化處理，形成全硅化柵極電極22a和 全硅化柵極布線22b。然后，如圖8(b)所示，在基層保護(hù)膜19上利用化學(xué)氣相沉積(CVD) 法等形成層間絕緣膜23，其后，利用化學(xué)機(jī)械研磨(CMP)法使層間絕緣膜 23的表面變得平坦。其次，在層間絕緣膜23上形成抗蝕掩模圖案(無圖示)， 利用干蝕刻法，形成使在第二源極/漏極擴(kuò)散層16b上形成的硅化物層18 的上表面露出的接觸孔24。此時，通過利用在基層保護(hù)膜19的上表面露 出時暫時停止蝕刻的兩步蝕刻法，從而能夠減少硅化物層18的過蝕刻量。 隨后，作為塢的阻擋金屬膜，使用噴鍍法或者化學(xué)氣相沉積(CVD)法依次 堆積例如鈦和氮化鈦，然后用化學(xué)氣相沉積(CVD)法堆積雞。其后，對所 堆積的雞進(jìn)行化學(xué)機(jī)械研磨(CMP)，去除在接觸孔24的外側(cè)堆積的雞，形 成接觸插塞25。如以上所說明的那樣，本發(fā)明第四實(shí)施例所涉及的半導(dǎo)體裝置的制造 方法為，堆積基層保護(hù)膜19后，在沒有設(shè)置第一 第三實(shí)施例中堆積的第 一層間絕緣膜20的情況下，利用化學(xué)機(jī)械研磨(CMP)法，進(jìn)行追加研磨， 所追加研磨的膜厚值等于基層保護(hù)膜19的膜厚值、及與活性區(qū)域11上的 保護(hù)膜15a的上表面高度和元件隔離區(qū)域12上的保護(hù)膜15b的上表面高度 之差相當(dāng)?shù)哪ず裰档目偤?，從而使活性區(qū)域11上的保護(hù)膜15a的上表面露 出。由此，與第一實(shí)施例相比，工序數(shù)進(jìn)一步減少，同時由于加工造成的 膜厚偏差也得以降低。還有，在本實(shí)施例中，對于利用化學(xué)機(jī)械研磨(CMP)法對基層保護(hù)膜 19進(jìn)行研磨直至保護(hù)膜15a的上表面露出的情況進(jìn)行了說明，而取而代之， 與第二實(shí)施例相同，也可以對基層保護(hù)膜19、保護(hù)膜15a及保護(hù)膜15b進(jìn) 行研磨直至柵極布線形成膜14b的上表面露出為止?；蛘?，與第三實(shí)施例 相同，也可以對基層保護(hù)膜19、保護(hù)膜15a、保護(hù)膜15b及柵極布線形成 膜14b的一部分進(jìn)行研磨，直至柵極電極形成膜14a的上表面露出為止。 再者，按照本實(shí)施例及上述變形例制作的半導(dǎo)體裝置的特征也與上述第 --第三實(shí)施例中的說明相同。(第五實(shí)施例)關(guān)于本發(fā)明第五實(shí)施例所涉及的半導(dǎo)體裝置的制造方法，在參照附圖 的同時加以說明。圖9(a) 圖9(d)、圖10(a) 圖10(d)及圖11是按照工序 順序表示本發(fā)明第五實(shí)施例所涉及的半導(dǎo)體裝置制造方法的重要部分工序 的剖面圖。首先，如圖9(a)所示，與第一實(shí)施例相同，在例如由p型硅構(gòu)成的半 導(dǎo)體襯底10上，利用例如淺溝道隔離(STI)法等形成用以將元件進(jìn)行電隔 離的元件隔離區(qū)域12。然后，利用離子注入法，在半導(dǎo)體襯底10中形成p 型阱(無圖示)。由此，活性區(qū)域11構(gòu)成為被具有比活性區(qū)域11的上表 面高的上表面的元件隔離區(qū)域12圍繞。然后，如圖9(b)所示，利用諸如干氧化法、濕氧化法或者使用氧自由 基等的氧化法對在半導(dǎo)體村底10的主面上被元件隔離區(qū)域12圍繞的活性 區(qū)域11的上表面進(jìn)行氧化，形成膜厚為2nm的由氧化硅構(gòu)成的柵極絕緣 膜形成膜13。其后，在元件隔離區(qū)域12以及柵極絕緣膜形成膜13上，利 用化學(xué)氣相沉積(CVD)法等堆積作為柵極電極及柵極布線的例如膜厚為10 Onm的由多晶硅構(gòu)成的柵極形成用硅膜14。其次，如圖9(c)所示，利用光蝕刻法及干蝕刻法，對柵極絕緣膜形成 膜13、柵極形成用硅膜14進(jìn)行有選擇地蝕刻。由此，在活性區(qū)域ll上， 形成由被圖案化的柵極絕緣膜13a及柵極電極形成膜(第一柵極形成用硅 膜)14a構(gòu)成的第一柵極部。還有，在元件隔離區(qū)域12上，形成由被圖案 化的柵極布線形成膜14b(第二柵極形成用硅膜)構(gòu)成的第二柵極部。其后， 通過將柵極電極形成膜14a作為掩模進(jìn)行n型雜質(zhì)離子的離子注入，從而
在活性區(qū)域11中形成位于柵極電極形成膜14a的兩側(cè)區(qū)域的n型淺源極/ 漏極擴(kuò)散層即第一源極/漏極擴(kuò)散層16a。然后，如圖9(d)所示，在半導(dǎo)體襯底10的整個面上，利用化學(xué)氣相沉 積(CVD)法等堆積了例如膜厚為50nm的氮化硅膜以后，對所堆積的氮化 硅膜進(jìn)行各向異性蝕刻，只保留在柵極電極形成膜14a及柵極布線形成膜 14b的側(cè)面形成的部分而將其余的氮化硅膜去除。由此，在柵極電極形成 膜14a和柵極布線形成膜14b的兩側(cè)側(cè)面上分別形成側(cè)壁17。然后，通過 將側(cè)壁17作為掩模在活性區(qū)域11中進(jìn)行了 n型雜質(zhì)離子的離子注入后， 再進(jìn)行熱處理，從而在活性區(qū)域11中形成位于側(cè)壁17的外側(cè)區(qū)域的n型 深源極/漏極擴(kuò)散層即第二源極/漏極擴(kuò)散層16b。還有，n型源極/漏極擴(kuò)散 層16是由第一源極/漏極擴(kuò)散層16a及第二源極/漏極擴(kuò)散層16b構(gòu)成的。然后，如圖10(a)所示，從第二源極/漏極擴(kuò)散層16b的表面除去自然 氧化膜以后，在半導(dǎo)體襯底IO上用例如噴鍍法等，堆積膜厚為lnm的由 鎳構(gòu)成的金屬膜(無圖示)。隨后，在氮?dú)猸h(huán)境下通過對半導(dǎo)體襯底IO用例 如320。C的溫度進(jìn)行第一次快速熱退火(RTA)，使硅和金屬膜反應(yīng)、并用鎳 對第二源極/漏極擴(kuò)散層16b、柵極電極形成膜14a及柵極布線形成膜14b 的表面進(jìn)行硅化處理。其次，通過將半導(dǎo)體村底IO浸泡到由鹽酸和雙氧水 等的混酸溶液構(gòu)成的蝕刻液中，從而除去在元件隔離區(qū)域12及側(cè)壁17等 上殘留的未反應(yīng)的金屬膜后，對半導(dǎo)體村底10用比第一次快速熱退火(RTA) 高的溫度(例如550。C)進(jìn)行第二次快速熱退火(RTA)。由此，在第二源極/ 漏極擴(kuò)散層16b、柵極電極形成膜14a及柵極布線形成膜14b的表面形成 了例如低電阻的硅化物層18。然后，在半導(dǎo)體村底IO上利用化學(xué)氣相沉 積(CVD)法等堆積例如膜厚為20nm的由氮化硅膜構(gòu)成的基層保護(hù)膜19, 并在所堆積的基層保護(hù)膜19上形成由例如氧化硅膜構(gòu)成的第一層間絕緣 膜20。然后，如圖10(b)所示，利用化學(xué)機(jī)械研磨(CMP)法，對第一層間絕緣 膜20、基層保護(hù)膜19、以及在柵極電極形成膜14a和柵極布線形成膜14b 的表面形成的硅化物層18進(jìn)行研磨，直至柵極電極形成膜14a及柵極布線 形成膜14b的多晶硅膜露出為止。此時，在柵極布線形成膜14b的多晶硅 膜露出的階段，由于摩擦系數(shù)的不同檢測出化學(xué)機(jī)械研磨(CMP)的終點(diǎn)，并進(jìn)行追加研磨，所追加研磨的膜厚值等于柵極電極形成膜14a的上表面 高度和柵極布線形成膜14b的上表面高度之差，從而使柵極電極形成膜14a 的上表面露出。然后，如圖10(c)所示，在第一層間絕緣膜20上，利用諸如噴鍍法堆 積將柵極電極形成膜14a及柵極布線形成膜14b進(jìn)行覆蓋的例如膜厚為70 nm的由鎳構(gòu)成的金屬膜21。隨后，如圖10(d)所示，在氮?dú)猸h(huán)境下對半導(dǎo)體村底10用例如380。C 的溫度進(jìn)行快速熱退火(RTA)，使柵極電極形成膜14a及柵極布線形成膜1 4b進(jìn)行硅化反應(yīng)。其次，通過將半導(dǎo)體村底10浸泡到由鹽酸和雙氧水等 的混酸溶液構(gòu)成的蝕刻液中，從而除去在第一層間絕緣膜20、基層保護(hù)膜 19以及側(cè)壁17等上殘留的未反應(yīng)的金屬膜后，對半導(dǎo)體襯底IO用比第一 次快速熱退火(RTA)高的溫度(例如500。C)進(jìn)行第二次快速熱退火(RTA)。由 此，對柵極電極形成膜14a及柵極布線形成膜14b進(jìn)行全硅化處理，形成 全硅化柵極電極22a及全硅化柵極布線22b。然后，如圖11所示，在笫一層間絕緣膜20上利用諸如化學(xué)氣相沉積 (CVD)法等形成第二層間絕緣膜23，其后，利用化學(xué)機(jī)械研磨(CMP)法使 第二層間絕緣膜23的表面變得平坦。其次，在第二層間絕緣膜23上形成 抗蝕掩模圖案(無圖示)，利用干蝕刻法，形成使在第二源極/漏極擴(kuò)散層16b 上形成的硅化物層18的上表面露出的接觸孔24。此時，通過利用在基層 保護(hù)膜19的上表面露出時暫時停止蝕刻的兩步蝕刻法，從而能夠減少硅化 物層18的過蝕刻量。隨后，作為塢的阻擋金屬膜，使用噴鍍法或者化學(xué)氣 相沉積(CVD)法依次堆積例如鈦和氮化鈦，然后用化學(xué)氣相沉積(CVD)法 堆積塢。其后，對所堆積的雞進(jìn)行化學(xué)機(jī)械研磨(CMP)，去除在接觸孔24 的外側(cè)堆積的雞，形成接觸插塞25 。如以上所說明的那樣，本發(fā)明第五實(shí)施例所涉及的半導(dǎo)體裝置的制造 方法，由于在柵極電極形成膜上沒有像第一 第四實(shí)施例那樣形成保護(hù)膜 15，所以工序數(shù)減少，并且柵極電極的加工變得容易，同時還能夠減小柵 極電極的長寬(aspect)比，且在源極/漏極擴(kuò)散層16(16a、 16b)形成時離子注 入的工藝設(shè)計的自由度得以提高。還有，在堆積第一層間絕緣膜20后，利 用化學(xué)機(jī)械研磨(CMP)法，對第一層間絕緣膜20、基層保護(hù)膜19、保護(hù)膜15a、保護(hù)膜15b及硅化物層18進(jìn)行研磨，直至柵極電極形成膜14a的上 表面露出為止，在柵極布線形成膜14b的多晶硅膜露出的階段，檢測出終 點(diǎn)，并進(jìn)行追加研磨，所追加研磨的膜厚值等于活性區(qū)域11上的柵極電極 形成膜14a的上表面高度和元件隔離區(qū)域12上的柵極布線形成膜14b的上 表面高度之間的差值，從而使活性區(qū)域11上的柵極電極形成膜14a的上表 面露出。由此，與以往的制造方法相比，工序數(shù)減少，同時由于加工造成 的膜厚偏差也得以降低。還有，利用以上所說明的本實(shí)施例所涉及的半導(dǎo)體裝置的制造方法形 成的半導(dǎo)體裝置，具有以下特征。也就是，由例如圖11中也可以清楚地看出，從活性區(qū)域ll上的側(cè)壁 17的下表面到上表面的厚度，比從元件隔離區(qū)域12上的側(cè)壁17的下表面 到上表面的厚度厚。這是因?yàn)樵趫D10(b)所示的工序中、進(jìn)行化學(xué)機(jī)械研磨 (CMP)直到活性區(qū)域11上的柵極電極形成膜14a的上表面露出為止，因此 元件隔離區(qū)域12上的側(cè)壁17的一部分與活性區(qū)域11上的側(cè)壁17相比被 較多去除了的緣故。還有，進(jìn)行化學(xué)機(jī)械研磨(CMP)直到活性區(qū)域11上的 柵極電極形成膜14a的上表面露出的結(jié)果是，活性區(qū)域11上的側(cè)壁17的 上表面高度，與元件隔離區(qū)域12上的側(cè)壁17的上表面高度相同。此時， 為了研磨去除柵極電極形成膜14a上的硅化物層18，活性區(qū)域11上的側(cè) 壁17及元件隔離區(qū)域12上的側(cè)壁17成為化學(xué)機(jī)械研磨(CMP)的研磨對 象，所以活性區(qū)域11上的側(cè)壁17的上表面、以及元件隔離區(qū)域12上的側(cè) 壁17的上表面都變得平坦。還有，本實(shí)施例，如上面所說明的一系列工序中所示的那樣，采用的 是沒有去除柵極電極形成膜14a、而去除了柵極布線形成膜14b的制造方 法，所以柵極電極形成膜14a被全硅化處理而形成的全硅化柵極電極22a 的組成、與柵極布線形成膜14b被全硅化處理而形成的全硅化柵極布線22b 的組成互不相同。此時，全硅化柵極布線22b與全硅化柵極電極22a相比 成為富含(rich)金屬(富含鎳)的硅化物膜。還有，本實(shí)施例與第四實(shí)施例相同，也可以在省略設(shè)置第一層間絕緣 膜20這一工序的情況下，加以實(shí)施。還有，關(guān)于在本實(shí)施例中所使用的柵極絕緣膜13a、硅化物層18、和 用以形成全硅化柵極電極22a及全硅化柵極布線22b的金屬、以及側(cè)壁17， 也與第一實(shí)施例相同。(產(chǎn)業(yè)上的利用可能性)本發(fā)明的半導(dǎo)體裝置及其制造方法，具有能夠以高精度使分別在活性 區(qū)域上和元件隔離區(qū)域上形成的柵極電極形成膜和柵極布線形成膜露出的 效果，作為柵極電極被全硅化了的半導(dǎo)體裝置及其制造方法等是有用的。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于包括在半導(dǎo)體襯底中形成的元件隔離區(qū)域、在上述半導(dǎo)體襯底中被上述元件隔離區(qū)域圍繞的活性區(qū)域、在上述活性區(qū)域上形成的全硅化的第一柵極布線、在上述元件隔離區(qū)域上形成的全硅化的第二柵極布線、在上述第一柵極布線的側(cè)面形成的第一側(cè)壁以及在上述第二柵極布線的側(cè)面形成的第二側(cè)壁；從上述第一側(cè)壁的下表面到上表面的厚度和從第二側(cè)壁的下表面到上表面的厚度不同。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 位于上述第二柵極布線下的上述元件隔離區(qū)域的上表面的高度，高于上述活性區(qū)域的上表面的高度，從上述第一側(cè)壁的下表面到上表面的厚度，比從上述第二側(cè)壁的下表 面到上表面的厚度厚。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 上述第一側(cè)壁的上表面的高度和上述第二側(cè)壁的上表面的高度相同。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 上述第一側(cè)壁的上表面是不平坦的，上述第二側(cè)壁的上表面是平坦的。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 上述第一側(cè)壁的上表面和上述第二側(cè)壁的上表面是平坦的。
6. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于 上述第一柵極布線的組成和上述第二柵極布線的組成相同。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于上述第 一柵極布線的組成和上述第二柵極布線的組成不同。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 還包括在上述活性區(qū)域和上述第一柵極布線之間形成的柵極絕緣膜；上述笫一柵極布線起柵極電極的作用。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于 上述柵極絕緣膜，是相對介電常數(shù)在10以上的高介電常數(shù)膜。
10. 根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于 上述柵極絕緣膜，是含有金屬氧化物的膜。
11. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 還包括在上述活性區(qū)域中形成于上述第一柵極布線的兩側(cè)區(qū)域的雜質(zhì)擴(kuò)散層。
12. —種半導(dǎo)體裝置的制造方法，其特征在于 包括工序a，在半導(dǎo)體襯底中形成活性區(qū)域和圍繞該活性區(qū)域的元件隔離 區(qū)域；工序b，在上述活性區(qū)域上形成具有第一柵極形成用硅膜的第一柵極 部，同時在上述元件隔離區(qū)域上形成具有第二柵極形成用硅膜的第二柵極 部；工序c，形成覆蓋上述第一柵極部及第二柵極部的絕緣膜； 工序d,利用化學(xué)機(jī)械研磨法，研磨去除上述絕緣膜及上述第二柵極 部的一部分，從而至少使上述第一柵極部的上表面露出；工序e，在上述工序d之后，通過在上述半導(dǎo)體襯底上，形成了覆蓋 上述第一柵極部的上述第一柵極形成用硅膜及上述第二柵極部的上述第二 柵極形成用硅膜的金屬膜后，再進(jìn)行熱處理，從而在上述活性區(qū)域上形成 上述第一柵極形成用硅膜被全硅化的第一柵極布線，同時在上述元件隔離 區(qū)域上形成上述第二柵極形成用硅膜被全硅化的第二柵極布線。
13. 根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于 在上述工序a中，上述元件隔離區(qū)域的上表面的高度，形成為高于上述活性區(qū)域的上表面的高度。
14. 根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于 在上述工序a和上述工序b之間，還包括在上述活性區(qū)域上形成柵極絕緣膜的工序f，上述柵極絕緣膜上的上述第一柵極布線起柵極電極的作用。
15. 根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于 在上述工序b和上述工序c之間，還包括在上述第一柵極部的側(cè)面形 成第一側(cè)壁，同時在上述第二柵極部的側(cè)面形成第二側(cè)壁的工序g，上述工序d，包含利用化學(xué)機(jī)械研磨法，研磨去除上述第二側(cè)壁的一 部分的工序，在上述工序d之后，從上述笫一側(cè)壁的下表面到上表面的厚度形成為 比從上述第二側(cè)壁的下表面到上表面的厚度厚。
16. 根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于 上述絕緣膜，是在層間絕緣膜的下方形成的基層絕緣膜。
17. 根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于 上述絕緣膜，由基層絕緣膜和在上述基層絕緣膜上形成的層間絕緣膜構(gòu)成。
18. 根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置的制造方法，其特征在于 上述基層絕緣膜，是氮化硅膜、氮氧化硅膜、或者是具有應(yīng)力的含應(yīng)力絕緣膜。
19. 根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于 上述工序b，包含在上述活性區(qū)域及上述元件隔離區(qū)域上依次形成柵極形成用硅膜及保護(hù)膜的工序，和將上述柵極形成用硅膜及上述保護(hù)膜 圖案化、形成由上述第一柵極形成用硅膜及第一保護(hù)膜構(gòu)成的上述第一柵 極部，同時形成由上述第二柵極形成用硅膜及第二保護(hù)膜構(gòu)成的上述第二 柵極部的工序；上述工序d，包含利用化學(xué)機(jī)械研磨法，研磨去除上述絕緣膜和上述 第二柵極部的上述第二保護(hù)膜的一部分，直至上述第一柵極部的上述第一 保護(hù)膜的上表面露出的工序；在上述工序d和上述工序e之間，還包括去除上述第一保護(hù)膜和殘留 的上述第二保護(hù)膜的工序h。
20. 根據(jù)杈利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于 上述工序b，包含在上述活性區(qū)域及上述元件隔離區(qū)域上依次形成柵極形成用硅膜及保護(hù)膜的工序，和將上述柵極形成用硅膜及上述保護(hù)膜圖 案化、形成由上述第一柵極形成用硅膜及第一保護(hù)膜構(gòu)成的上述第一柵極 部，同時形成由上述第二柵極形成用硅膜及第二保護(hù)膜構(gòu)成的上述第二柵 極部的工序；上述工序d,包含利用化學(xué)機(jī)械研磨法，研磨去除上述絕緣膜和上述 第一柵極部的上述第一保護(hù)膜的一部分及上述第二柵極部的上述第二保護(hù)膜，直至上述第二柵極部的上述第二柵極形成用硅膜的上表面露出的工序； 在上述工序d和上述工序e之間，還包括去除殘留的上述第一保護(hù)膜 的工序h。
21. 根據(jù)權(quán)利要求12所迷的半導(dǎo)體裝置的制造方法，其特征在于 上述工序b，包含在上述活性區(qū)域及上述元件隔離區(qū)域上依次形成柵極形成用硅膜及保護(hù)膜的工序，和將上述柵極形成用硅膜及上述保護(hù)膜圖 案化、形成由上述第一柵極形成用硅膜及第一保護(hù)膜構(gòu)成的上述第一柵極 部，同時形成由上述第二柵極形成用硅膜及第二保護(hù)膜構(gòu)成的上述第二柵 極部的工序；上述工序d，包含利用化學(xué)機(jī)械研磨法，研磨去除上述絕緣膜、上述 第一柵極部的上述第一保護(hù)膜和上述第二柵極部的上迷第二保護(hù)膜及上述 第二柵極形成用硅膜的一部分，直至上述第一柵極部的上述第一柵極形成 用硅膜的上表面露出的工序。
22. 根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于 上述工序b,包含在上述活性區(qū)域及上述元件隔離區(qū)域上形成柵極形成用硅膜的工序，和將上述柵極形成用硅膜圖案化、形成由上述第一柵極 形成用硅膜構(gòu)成的上述第一柵極部，同時形成由上述第二柵極形成用硅膜 構(gòu)成的上述第二柵極部的工序；上述工序d,包含利用化學(xué)機(jī)械研磨法，研磨去除上述第二柵極部的 上述第二柵極形成用硅膜的一部分，直至上述第一柵極部的上述第一柵極 形成用硅膜的上表面露出的工序。
全文摘要
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法，特別是關(guān)于柵極電極被全硅化的半導(dǎo)體裝置及其制造方法。本發(fā)明的目的在于在具有全硅化柵極電極的半導(dǎo)體裝置的制造方法中，可避免受到活性區(qū)域和元件隔離區(qū)域之間高度差異的影響，并能以高精度使分別在活性區(qū)域上和元件隔離區(qū)域上形成的柵極電極形成膜及柵極布線形成膜露出。以覆蓋在形成有圍繞活性區(qū)域(11)的元件隔離區(qū)域(12)的半導(dǎo)體襯底(10)上形成的保護(hù)膜(15a)及保護(hù)膜(15b)的形態(tài)，形成基層保護(hù)膜(19)和層間絕緣膜(20)后，利用化學(xué)機(jī)械研磨(CMP)法，研磨去除層間絕緣膜(20)、基層保護(hù)膜(19)及保護(hù)膜(15b)，直至保護(hù)膜(15a)的上表面露出為止。
文檔編號H01L21/768GK101114646SQ20071011184
公開日2008年1月30日 申請日期2007年6月15日 優(yōu)先權(quán)日2006年7月26日
發(fā)明者佐藤好弘, 小川久 申請人:松下電器產(chǎn)業(yè)株式會社