專利名稱：淺溝渠隔離結(jié)構(gòu)及浮置柵極的制作方法
技術(shù)領域：
本發(fā)明涉及一種半導體工藝，且特別是涉及一種淺溝渠隔離結(jié)構(gòu)及浮置 柵極的制作方法。
背景技術(shù)：
隨著半導體技術(shù)的進步，元件的尺寸也不斷地縮小。當元件的尺寸進入 到深次微米的范圍中，甚至是更細微的尺寸時，相鄰的元件之間發(fā)生短路的 機率會升高，因此如何有效地隔離元件與元件之間就變得相當重要。 一般來 說，工藝中通常會在元件與元件之間加入一層隔離結(jié)構(gòu)來避免短路的發(fā)生，
而現(xiàn)今較常使用的方法為淺溝渠隔離結(jié)構(gòu)(shallowtrench isolation, STI)工藝。 由于淺溝渠隔離結(jié)構(gòu)往往是影響可靠度的重要關鍵，如漏電流的發(fā)生機率， 因此淺溝渠隔離結(jié)構(gòu)工藝在先進集成電路工藝技術(shù)中具有重要的地位。
圖1為已知方法所形成的淺溝渠隔離結(jié)構(gòu)的剖面示意圖。請參照圖1, 已知淺溝渠隔離結(jié)構(gòu)的制作方法是先以形成在基底100上的圖案化墊層102 以及圖案化掩模層110作為掩模，在暴露出的基底100中形成溝渠120。然 后，在溝渠120中的基底100表面上形成襯層122。接著，利用高密度等離 子體(high density plasma, HDP)化學氣相沉積法，在基底100上形成氧化硅層 130。氧化硅層130填入溝渠120中，并覆蓋圖案化掩模層110。
然而，在工藝不斷微縮的情況下，淺溝渠隔離結(jié)構(gòu)之間的距離也必須縮 小，使得溝渠120的高寬比(aspectratio)越來越大，也就是溝渠120的深度很 深，但是其寬度很小。在已知利用高密度等離子體化學氣相沉積法形成氧化 硅層130時，由于其溝填能力較差，因此氧化硅層130會無法完全填入溝渠 120中，而形成孔洞140。而孔洞140會包覆工藝氣體，這些氣體在晶片內(nèi) 部擴散，而使得半導體元件的效能降低，甚至是導致短路的情況發(fā)生，影響 后續(xù)工藝。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種淺溝渠隔離結(jié)構(gòu)的制作方法，能夠具有較好 的溝填能力，避免在淺溝渠隔離結(jié)構(gòu)中產(chǎn)生孔洞。
本發(fā)明還提供一種浮置柵極的制作方法，可以在元件與元件之間有效地 進行隔離，防止短路的情況發(fā)生，進而提高工藝的可靠度。
本發(fā)明提出一種淺溝渠隔離結(jié)構(gòu)的制作方法。首先，提供其上已形成有 圖案化掩模層的基底，其中圖案化掩模層中具有開口。然后，于圖案化掩模 層的側(cè)壁形成間隙壁。間隙壁在開口側(cè)的側(cè)壁與圖案化掩模層的上表面之間 具有鈍角。接著，以圖案化掩模層以及間隙壁為掩模，在基底中形成溝渠。 之后，在溝渠中填入介電層。隨之，移除圖案化掩模層與間隙壁。
在本發(fā)明的實施例中，上述在溝渠中填入介電層的方法例如是先在圖案 化掩模層上形成介電材料層。介電材料層例如是填入溝渠中。之后，進行化 學機械研磨工藝，以移除位于溝渠之外的介電材料層。
在本發(fā)明的實施例中，上述的介電材料層的形成方法例如是化學氣相沉 積法。
在本發(fā)明的實施例中，上述的介電材料層的材料例如是以臭氧/四乙基硅
酸鹽(0/TEOS)為氣體源所形成的氧化硅。
在本發(fā)明的實施例中，上述的鈍角例如是大于93。。
在本發(fā)明的實施例中，上述的間隙壁的形成方法例如是先在圖案化掩模 層上形成間隙壁材料層。接著，進行各向異性蝕刻工藝，以移除部分間隙壁 材料層。
在本發(fā)明的實施例中，上述的間隙壁材料層的形成方法例如是原位蒸汽 生成法或熱氧化法。
在本發(fā)明的實施例中，上述的間隙壁的材料例如是氧化硅。 在本發(fā)明的實施例中，上述的圖案化掩^f莫層的材料例如是氮化硅。 本發(fā)明還提出一種浮置柵極的制作方法。首先，提供基底，基底上已依 次形成有柵極介電層、第一導體層以及圖案化掩模層，其中圖案化掩模層中 具有開口。接著，在圖案化掩模層的側(cè)壁形成間隙壁。間隙壁在開口側(cè)的側(cè) 壁與圖案化掩模層的上表面之間具有鈍角。然后，移除未被圖案化掩模層與 間隙壁覆蓋的第一導體層、柵極介電層與部分基底，以在基底中形成溝渠。 之后，在溝渠中形成隔離結(jié)構(gòu)。接著，移除圖案化掩模層與間隙壁。然后，
6在隔離結(jié)構(gòu)兩側(cè)的基底上形成第二導體層。
在本發(fā)明的實施例中，上述的隔離結(jié)構(gòu)的形成方法例如是先在圖案化掩 模層上形成介電材料層。介電材料層例如是填入溝渠中。之后，進行化學機 械研磨工藝，以移除位于溝渠之外的介電材料層。
在本發(fā)明的實施例中，上述的介電材料層的形成方法例如是化學氣相沉 積法。
在本發(fā)明的實施例中，上述的介電材料層的材料例如是以臭氧/四乙基硅 酸鹽為氣體源所形成的氧化硅。
在本發(fā)明的實施例中，上述的鈍角例如是大于93。。 在本發(fā)明的實施例中，上述的第二導體層的形成方法例如是先在基底上 形成導體材料層。導體材料層例如順應性地覆蓋隔離結(jié)構(gòu)與第一導體層。接
著，進行化學機械研磨工藝，移除導體材料層至暴露出隔離結(jié)構(gòu)的上表面。 在本發(fā)明的實施例中，上述的間隙壁的形成方法，例如是在圖案化掩模 層上先形成間隙壁材料層。之后，進行各向異性蝕刻工藝，以移除部分間隙 壁材料層。
在本發(fā)明的實施例中，上述的間隙壁材料層的形成方法例如是原位蒸汽 生成法或熱氧化法。
在本發(fā)明的實施例中，上述的第一導體層的材料例如是非晶硅。 在本發(fā)明的實施例中，上述的第二導體層的材料例如是非晶硅。 在本發(fā)明的實施例中，上述的間隙壁的材料例如是氧化硅。 在本發(fā)明的實施例中，上述的圖案化掩模層的材料例如是氮化硅。 基于上述，在本發(fā)明的淺溝渠隔離結(jié)構(gòu)的制作方法中，會先在圖案化掩 模層的側(cè)壁上形成間隙壁，再在溝渠中形成介電層。由于間隙壁的側(cè)壁與圖 案化掩模層上表面之間的夾角為鈍角，因此在形成介電層時，可以有效地填 入溝渠中。而所制作出的淺溝渠隔離結(jié)構(gòu)能夠避免孔洞的產(chǎn)生，顯著地改善 隔離能力，進而防止短路的情況出現(xiàn)。
另 一方面，本發(fā)明的浮置柵極的制作方法先讓間隙壁的側(cè)壁與圖案化掩 模層之間具有鈍角的夾角，再在溝渠中形成隔離結(jié)構(gòu)，使得隔離結(jié)構(gòu)具有較 好的填溝能力。因此，能夠有效地改善孔洞的問題，提高工藝的可靠度。
此外，本發(fā)明利用筒單的步驟，即可達到有效地進行隔離的目的，因此 可節(jié)省工藝所需的成本。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并 結(jié)合附圖，作詳細說明如下。


圖1為已知方法所形成的淺溝渠隔離結(jié)構(gòu)的剖面示意圖。
圖2A至圖2F所繪示為本發(fā)明實施例的浮置柵極的制作流程剖面圖。
簡單符號說明100、 200:基底102圖案化墊層
110、 206:圖案化掩模層120、 210:溝渠122襯層
130氧化硅層
140孑L洞
202介電層
204、 216:導體層206a:開口208間隙壁
212介電層
214.隔離結(jié)構(gòu)
218.凹陷
220:浮置柵極
6 :夾角
具體實施例方式
圖2A至圖2F所繪示為本發(fā)明實施例的浮置柵極的制作流程剖面圖。 首先，請參照圖2A,提供基底200,基底200例如是硅基底。基底200 中例如已形成有導電區(qū)(未繪示)或一般熟知的半導體元件(未繪示)，然而本 發(fā)明于此不作任何限定。之后，在基底200上依次形成介電層202、導體層 204與圖案化掩模層206。介電層202的材料例如是氧化硅，其形成方法例 如是化學氣相沉積法或熱氧化法。導體層204的材料例如是摻雜或未摻雜的單晶硅，其形成方法例如是化學氣相沉積法。圖案化掩模層206中具有開口 206a,暴露出圖案化掩模層206下方的導體層204。圖案化掩模層206的材 料例如是氮化硅，其形成方法例如是先利用^學氣相沉積法在導體層204上 形成掩模層(未繪示)。接著，再進行光刻工藝與蝕刻工藝，移除部分掩模層。
然后，請參照圖2B，在基底200上方形成間隙壁材料層(未繪示)，且間 隙壁材料層覆蓋住圖案化掩模層206與導體層204。此間隙壁材料層與圖案 化掩模層206、導體層204例如是具有不同的蝕刻選擇性。間隙壁材料層的 材料例如是氧化珪，其形成方法例如是原位蒸汽生成法(in-situ steam generation, ISSG)或是熱氧化法。接著，進行各向異性蝕刻工藝，移除部分間 隙壁材料層。而殘留于圖案化掩模層206側(cè)壁的剩余間隙壁材料層即形成間 隙壁208。由于進行各向異性蝕刻工藝時，會對垂直方向的間隙壁材料層造 成些許損耗，使得間隙壁208的上部會有圓化現(xiàn)象(rounding)的產(chǎn)生。此外， 各向異性蝕刻工藝也會造成間隙壁208在開口 206a那側(cè)的側(cè)壁具有斜面， 且此斜面與圖案化掩模層206上表面之間的夾角6為鈍角。在本實施例中， 夾角6例如是大于93°。
請參照圖2C，以圖案化掩模層206與間隙壁208為掩模，進行蝕刻工 藝，移除暴露出的導體層204、介電層202與部分基底200，以在基底200 中形成溝渠210。而所形成的溝渠210的上部的寬度例如大于溝渠210的底 部的寬度。接著，在基底200上形成介電層212。介電層212覆蓋住圖案化 掩模層206、間隙壁208，且填入溝渠210中。介電層212的材料例如是氧 化硅。介電層212的形成方法例如是化學氣相沉積法，其所使用的氣體源例 如是臭氧/四乙基硅酸鹽。
值得注意的是，間隙壁208的上部具有圓化現(xiàn)象，且間隙壁208位于開 口 206a的側(cè)壁與圖案化掩模層206之間的夾角6為鈍角。因此，介電層212 具有較好的階梯覆蓋能力，能夠有效地填入溝渠210中，避免溝渠210中形 成孔洞，進而防止元件之間發(fā)生短路的情形。
之后，請參照圖2D，移除部分介電層212,以在溝渠210中形成隔離結(jié) 構(gòu)214。移除部分介電層212的方法例如是進行化學機械研磨工藝。在移除 部分介電層212的步驟中，例如是以圖案化掩模層206作為研磨終止層。
接下來，請參照圖2E，移除掩模層206。移除掩模層206的方法例如是 進行濕式蝕刻工藝或干式蝕刻工藝。之后，再進行濕式蝕刻工藝，以將間隙壁208移除。濕式蝕刻工藝例如是使用由氫氟酸(HF)與氟化氨(NH4F)組成的 混合液來進行的緩沖氧化物蝕刻(buffer oxide etch， BOE)工藝。由于間隙壁 208與隔離結(jié)構(gòu)214的材料都是氧化硅，因此，在移除間隙壁208時，部分 未被間隙壁208覆蓋的隔離結(jié)構(gòu)208同時也會被侵蝕。
在本實施例中，完全移除間隙壁208之后，還可以更進一步繼續(xù)移除部 分隔離結(jié)構(gòu)214,以于隔離結(jié)構(gòu)214的側(cè)壁形成凹陷218。在后續(xù)預形成的 浮置柵極的步驟中，位于隔離結(jié)構(gòu)214側(cè)壁的凹陷218，可以加大浮置柵極 的橫向尺寸，有助于增加柵極耦合率(gate-coupling ratio, GCR),進而提高元 件效能。
然后，請參照圖2F,在基底200上形成導體材料層(未繪示)。導體材料 層覆蓋住導體層204與隔離結(jié)構(gòu)214 ，且填入隔離結(jié)構(gòu)214側(cè)壁的凹陷218 。 導體材料層的材料例如是摻雜或未摻雜的單晶硅，其形成方法例如是化學氣 相沉積法。接著，移除部分導體材料層至暴露出隔離結(jié)構(gòu)214的上表面，以 形成導體層216。移除部分導體材料層的方法例如是進行化學機械研磨工藝， 而隔離結(jié)構(gòu)214則例如是作為研磨終止層。完成上述步驟后，導體層204與 導體層216即為本發(fā)明的浮置柵極220，且相鄰兩浮置柵極220之間具有一 個隔離結(jié)構(gòu)214。
在實施例中，之后還可以繼續(xù)在浮置柵極220上方形成柵間介電層(未 繪示)以及控制柵極(未繪示)。然而，后續(xù)工藝為此領域中普通技術(shù)人員所熟 知，故在此不再贅述。
上述實施例中，采用先在圖案化掩模層206的側(cè)壁上形成間隙壁208, 之后再以臭氧/四乙基硅酸鹽為氣體源在基底200上形成介電層212。由于間 隙壁208位于開口 206a的側(cè)壁與圖案化掩模層206的上表面之間的夾角6 為鈍角，因此，在形成介電層212時能夠具有較好的填溝能力，可以有效地 填入溝渠210中，而不會在介電層212中形成已知的孔洞。
而且，移除部分隔離結(jié)構(gòu)214，使隔離結(jié)構(gòu)214的側(cè)壁形成凹陷218， 可以加大浮置柵極220的橫向尺寸。由于浮置柵極220與控制柵極(未繪示) 之間的電容接觸面積增加，因此也可提高柵極耦合率，使得元件的操作電壓 降低，進而提高元件效能。
綜上所述，本發(fā)明的淺溝渠隔離結(jié)構(gòu)的制作方法通過形成在圖案化掩模 層側(cè)壁上的間隙壁與圖案化掩模層上表面之間的夾角為鈍角，有利于提高介
10電層的填溝能力，改善發(fā)生孔洞的情況。
再者，利用本發(fā)明所制作出的浮置4冊極由于隔離結(jié)構(gòu)中不會有孔洞的產(chǎn) 生，而具有較好的隔離能力，能夠防止元件與元件之間發(fā)生短路的情況，進 而提高加工的成品率及可靠度。
此外，在進行移除間隙壁的同時，也會移除部分隔離結(jié)構(gòu)，從而在隔離 結(jié)構(gòu)的側(cè)壁形成凹陷，因此，可以讓之后形成的浮置柵極具有較大的橫向尺 寸。通過增加浮置柵極與控制柵極之間的電容接觸面積，將有助于增加柵極 耦合率，進而使得元件的操作電壓降低，而達到提高元件效能的功效。
雖然本發(fā)明已以優(yōu)選實施例揭示如上，然而其并非用以限定本發(fā)明，任 何所屬技術(shù)領域中的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可 作些許的更動與修改，因此本發(fā)明的保護范圍以所附權(quán)利要求所界定者為 準。
權(quán)利要求
1. 一種淺溝渠隔離結(jié)構(gòu)的制作方法，包括提供基底，該基底上已形成有圖案化掩模層，該圖案化掩模層中具有開口 ；在該圖案化掩模層的側(cè)壁形成間隙壁，其中該間隙壁在該開口側(cè)的側(cè)壁 與該圖案化掩模層的上表面之間具有鈍角；以該圖案化掩模層以及該間隙壁為掩模，在該基底中形成溝渠； 在該溝渠中填入介電層；以及 移除該圖案化掩模層與該間隙壁。
2. 如權(quán)利要求1所述的淺溝渠隔離結(jié)構(gòu)的制作方法，其中在該溝渠中填 入該介電層的方法包括在該圖案化掩模層上形成介電材料層，該介電材料層填入該溝渠中；以及進行化學機械研磨工藝，以移除位于該溝渠之外的該介電材料層。
3. 如權(quán)利要求2所述的淺溝渠隔離結(jié)構(gòu)的制作方法，其中該介電材料層 的形成方法包括化學氣相沉積法。
4. 如權(quán)利要求2所述的淺溝渠隔離結(jié)構(gòu)的制作方法，其中該介電材料層 的材料包括以臭氧/四乙基硅酸鹽為氣體源所形成的氧化硅。
5. 如權(quán)利要求1所述的淺溝渠隔離結(jié)構(gòu)的制作方法，其中該鈍角大于930。
6. 如權(quán)利要求1所述的淺溝渠隔離結(jié)構(gòu)的制作方法，其中該間隙壁的形 成方法包4舌在該圖案化掩模層上形成間隙壁材料層；以及 進行各向異性蝕刻工藝，以移除部分該間隙壁材料層。
7. 如權(quán)利要求6所述的淺溝渠隔離結(jié)構(gòu)的制作方法，其中該間隙壁材料 層的形成方法包括原位蒸汽生成法或熱氧化法。
8. 如權(quán)利要求1所述的淺溝渠隔離結(jié)構(gòu)的制作方法，其中該間隙壁的材 料包括氧化硅。
9. 如權(quán)利要求1所述的淺溝渠隔離結(jié)構(gòu)的制作方法，其中該圖案化掩模 層的材料包括氮化硅。
10. —種浮置柵極的制作方法，包括提供基底，該基底上已依次形成有柵極介電層、第一導體層以及圖案化掩模層，該圖案化掩模層中具有開口；在該圖案化掩模層的側(cè)壁形成間隙壁，其中該間隙壁在該開口側(cè)的側(cè)壁 與該圖案化掩模層的上表面之間具有鈍角；移除未被該圖案化掩模層與該間隙壁覆蓋的該第一導體層、該柵極介電 層與部分該基底，以在該基底中形成溝渠；在該溝渠中形成隔離結(jié)構(gòu)；移除該圖案化掩模層與該間隙壁；以及在該隔離結(jié)構(gòu)兩側(cè)的該基底上形成第二導體層。
11. 如權(quán)利要求IO所述的浮置柵極的制作方法，其中該隔離結(jié)構(gòu)的形成 方法包括在該圖案化掩模層上形成介電材料層，該介電材料層填入該溝渠中；以及進行化學機械研磨工藝，以移除位于該溝渠之外的該介電材料層。
12. 如權(quán)利要求11所述的浮置柵極的制作方法，其中該介電材料層的形 成方法包括化學氣相沉積法。
13. 如權(quán)利要求11所述的浮置柵極的制作方法，其中該介電材料層的材 料包括以臭氧/四乙基硅酸鹽為氣體源所形成的氧化硅。
14. 如權(quán)利要求10所述的浮置柵極的制作方法，其中該鈍角大于93。。
15. 如權(quán)利要求10所述的浮置柵極的制作方法，其中該第二導體層的形 成方法包括在該基底上形成導體材料層，該導體材料層順應性地覆蓋該隔離結(jié)構(gòu)與 該第一導體層；以及進行化學機械研磨工藝，以移除部分導體材料層，至暴露出該隔離結(jié)構(gòu) 的上表面。
16. 如權(quán)利要求10所述的浮置柵極的制作方法，其中該間隙壁的形成方 法，包括在該圖案化掩模層上形成間隙壁材料層；以及 進行各向異性蝕刻工藝，以移除部分該間隙壁材料層。
17. 如權(quán)利要求16所述的浮置柵極的制作方法，其中該間隙壁材料層的形成方法包括原位蒸汽生成法或熱氧化法。
18. 如權(quán)利要求10所述的浮置柵極的制作方法料包括非晶硅。
19. 如權(quán)利要求10所述的浮置柵極的制作方法 料包括非晶硅。
20. 如權(quán)利要求10所述的浮置柵極的制作方法 括氧化硅。
21. 如權(quán)利要求10所述的浮置柵極的制作方法 材料包括氮化硅。其中該第一導體層的材 其中該第二導體層的材 其中該間隙壁的材料包 其中該圖案化掩模層的
全文摘要
一種淺溝渠隔離結(jié)構(gòu)的制作方法。首先，提供其上已形成有圖案化掩模層的基底，其中圖案化掩模層中具有開口。然后，于圖案化掩模層的側(cè)壁形成間隙壁。間隙壁在開口側(cè)的側(cè)壁與圖案化掩模層的上表面之間具有鈍角。接著，以圖案化掩模層以及間隙壁為掩模，在基底中形成溝渠。之后，在溝渠中填入介電層。隨之，移除圖案化掩模層與間隙壁。
文檔編號H01L21/82GK101312148SQ20071010505
公開日2008年11月26日 申請日期2007年5月22日 優(yōu)先權(quán)日2007年5月22日
發(fā)明者何青原, 蕭國坤 申請人:力晶半導體股份有限公司