專利名稱：可縮小布局面積的半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器件，特別是涉及向SRAM(Static RandomAccess Memory靜態(tài)隨機(jī)存取存儲器)的存儲單元的阱(well)供給規(guī)定電壓的單元。
背景技術(shù)：
近年來，伴隨便攜式終端設(shè)備的普及，高速處理聲音和圖像之類的大量數(shù)據(jù)的數(shù)字信號處理的重要性在不斷提高。作為裝載于這樣的便攜式終端設(shè)備中的半導(dǎo)體存儲器件，可進(jìn)行高速的存取處理的SRAM占據(jù)重要的位置。
SRAM的存儲單元(memory cell)由P溝道MOS晶體管和N溝道MOS晶體管構(gòu)成，各自在N阱區(qū)和P阱區(qū)分別形成。
圖16是一般的存儲器陣列(memory array)的概略圖。
參照圖16，存儲器陣列具有被集成配置成矩陣狀的存儲單元MC。
對存儲單元MC的N阱區(qū)和P阱區(qū)的供電(阱供電)也可對每個存儲單元進(jìn)行，但在對各存儲單元單獨(dú)進(jìn)行供電的情況下，由于必須分別確保用于阱供電的布線連接用的區(qū)域，所以單個存儲單元MC的面積增大。即，整個存儲器陣列的面積增大。
因此，通常，阱供電不是采用分別對每個存儲單元進(jìn)行供電的方式，而是采用對每多個單元執(zhí)行供電的方式。
在此處，作為一例，示出了設(shè)置用于沿Y方向?qū)Ω髁小γ?個存儲單元執(zhí)行阱供電的單元PMC(以下，也僅稱為供電單元(powerfeed cell))的情況。再有，沿X方向設(shè)置多個供電單元，構(gòu)成供電單元行。在圖16中，示出了由多個供電單元構(gòu)成的2個供電單元行。
圖17是存儲單元MC的電路結(jié)構(gòu)圖。
參照圖17，存儲單元MC包含晶體管PT1、PT2、NT1～NT4。再有，作為一例，晶體管PTI、PT2是P溝道MOS晶體管。另外，作為一例，晶體管NT1～NT4是N溝道MOS晶體管。
在此處，晶體管NT3、NT4是設(shè)置在位線BL和與位線BL配對的補(bǔ)位線/BL與存儲節(jié)點(diǎn)之間的1對存取晶體管(access transistor)。另外，晶體管PT1、PT2是設(shè)置在存儲節(jié)點(diǎn)與高側(cè)電源電壓之間的1對負(fù)載晶體管。另外，晶體管NT1、NT2是設(shè)置在存儲節(jié)點(diǎn)與低側(cè)電源電壓之間的1對驅(qū)動晶體管。用該負(fù)載晶體管和驅(qū)動晶體管在存儲單元MC內(nèi)形成2個倒相器(inverter)。
具體地說，晶體管PT1被配置在高側(cè)電源電壓ARVDD(以下，也稱為電壓ARVDD)與存儲節(jié)點(diǎn)Nd1之間，其柵極與存儲節(jié)點(diǎn)Nd2進(jìn)行電耦合。晶體管NT1被配置在存儲節(jié)點(diǎn)Nd1與低側(cè)電源電壓ARVSS(以下，也稱為電壓VSS)之間，其柵極與存儲節(jié)點(diǎn)Nd2進(jìn)行電耦合。晶體管PT2被配置在電壓ARVDD與存儲節(jié)點(diǎn)Nd2之間，其柵極與存儲節(jié)點(diǎn)Nd1進(jìn)行電耦合。晶體管NT2被配置在存儲節(jié)點(diǎn)Nd2與電壓ARVSS之間，其柵極與存儲節(jié)點(diǎn)Nd1進(jìn)行電耦合。
晶體管PT1、PT2和NT1、NT2形成用于保持存儲節(jié)點(diǎn)N1和N2的信號電平的2個CMOS倒相器，通過交叉耦合(cross-coupled)構(gòu)成CMOS型的觸發(fā)器(flip-flop)。
晶體管NT3被配置在存儲節(jié)點(diǎn)Nd1與位線BL之間，其柵極與字線WL進(jìn)行電耦合。晶體管NT4被配置在存儲節(jié)點(diǎn)Nd2與位線/BL之間，其柵極與字線WL進(jìn)行電耦合。
對存儲節(jié)點(diǎn)Nd1和Nd2的數(shù)據(jù)寫入和讀出通過響應(yīng)于字線WL的激活的晶體管NT3和NT4的導(dǎo)通，并通過存儲節(jié)點(diǎn)Nd1和Nd2與位線BL和/BL分別進(jìn)行電耦合來執(zhí)行。
例如，在字線WL未被激活，晶體管NT3和NT4關(guān)斷的情況下，根據(jù)保持在存儲節(jié)點(diǎn)Nd1和Nd2上的數(shù)據(jù)電平，構(gòu)成各個CMOS倒相器的N溝道MOS晶體管和P溝道MOS晶體管中的一方導(dǎo)通。隨之，根據(jù)保持在存儲單元MC中的數(shù)據(jù)電平，存儲節(jié)點(diǎn)Nd1和Nd2分別與對應(yīng)于數(shù)據(jù)的“H”電平的高側(cè)電源電壓和對應(yīng)于數(shù)據(jù)的“L”電平的低側(cè)電源電壓之中的一方和另一方進(jìn)行電耦合。
于是，在字線WL未被激活的備用狀態(tài)時，將數(shù)據(jù)保持在存儲單元MC內(nèi)成為可能。
另外，在該結(jié)構(gòu)中，對作為P溝道MOS晶體管的晶體管PT1、PT2的背柵極即N阱區(qū)供給高側(cè)電源電壓VDDB(以下，也稱為N阱電壓VDDB)，對作為N溝道MOS晶體管的晶體管NT1～NT4的背柵極即P阱區(qū)供給低側(cè)電源電壓VSSB(以下，也稱為P阱電壓VSSB)。即，對形成存儲單元MC的P溝道MOS晶體管的N阱區(qū)，供給N阱電壓VDDB；對形成N溝道MOS晶體管的P阱區(qū)，供給P阱電壓VSSB。
特別是，在該結(jié)構(gòu)中，形成可各自獨(dú)立地供給高側(cè)電源電壓ARVDD和VDDB以及低側(cè)電源電壓ARVSS和VSSB的結(jié)構(gòu)。即，通過各自獨(dú)立地供給用于驅(qū)動存儲單元MC的電壓ARVDD、ARVSS和用于阱供電的N阱電壓VDDB、VSSB，可增強(qiáng)阱電壓，從而改善軟錯誤的耐受性等。
圖18是說明現(xiàn)有的存儲器陣列的存儲單元和供電單元的布局圖形(layout pattern)的圖。
參照圖18，在此處，與列對應(yīng)地在2個存儲單元MC之間設(shè)置供電單元PMCP，示出了4個存儲單元MC和2個供電單元PMCP。另外，配置用于形成存儲單元MC和供電單元PMCP的有源區(qū)的P阱區(qū)和N阱區(qū)在列方向即Y方向延伸，在行方向即X方向被交替配置。
另外，存儲單元MC和供電單元PMCP重復(fù)對邊界區(qū)域呈鏡面對稱的布局(layout)而被配置，存儲單元MC和供電單元PMCP在Y方向呈鏡面對稱地配置有源區(qū)(active region)和布線。另外，在此處，在未圖示的存儲單元列上，在鄰接的存儲單元MC彼此之間在X方向呈鏡面對稱地配置有源區(qū)和布線。
存儲單元MC和供電單元PMCP的布線連接等雖然不同，但為了使布局圖形均勻，對供電單元PMCP而言，也采用與存儲單元MC同樣的布局圖形來配置有源區(qū)和布線。即，在列方向，供電單元PMCP采用與鄰接的存儲單元MC在X方向有鏡面對稱關(guān)系的與存儲單元MC的布局圖形同樣的偽(dummy)布局圖形來形成。
通過采用該布局圖形，可保持單元布局的布局圖形的連續(xù)性，使降低了圖形分散性的均勻的布局圖形成形。
圖19是說明圖18所示的單元布局的一部分的圖。
參照圖19，在此處示出了存儲單元列的2個存儲單元MC和設(shè)置在其間的供電單元PMCP。
以下，說明存儲單元MC和供電單元PMCP的布局圖形。
圖20是說明存儲單元MC的布局圖形的圖。
圖20(a)示出了存儲單元MC的基底部分(underlying portion)的布局圖形。
參照圖20(a)，在Y方向上N型的N阱區(qū)被配置成呈線性延伸，在N阱區(qū)的兩側(cè)配置P型的P阱區(qū)。在N阱區(qū)形成負(fù)載晶體管，在P阱內(nèi)設(shè)置存取晶體管和驅(qū)動晶體管。這些N阱區(qū)和P阱區(qū)在列方向延伸配置，采用這些N阱區(qū)和P阱區(qū)形成排成一列的存儲單元MC。
具體地說，在P阱區(qū)，形成在Y方向延伸的矩形形狀的晶體管形成用有源區(qū)(以下，也僅稱為有源區(qū))100。與有源區(qū)100分別交叉地在X方向配置構(gòu)成存儲節(jié)點(diǎn)的多晶硅布線105和多晶硅布線104。多晶硅布線105被配置成延伸到N阱區(qū)內(nèi)。另外，多晶硅布線104被配置在P阱區(qū)內(nèi)。
在多晶硅布線104、105之間配置用于形成存儲節(jié)點(diǎn)的接觸(contact)110。在有源區(qū)100被多晶硅布線105分割后的外側(cè)區(qū)域，配置用于對后述的位線BL取作接觸的接觸111。另外，在有源區(qū)100被多晶硅布線104分割后的外側(cè)區(qū)域，配置用于對后述的供給電壓ARVSS的布線取作接觸的接觸109。
另外，在多晶硅布線104的上部，構(gòu)成柵極區(qū)，配置用于對后述的字線WL取作接觸的接觸108。
在N阱區(qū)，在Y方向延伸的矩形形狀的有源區(qū)102、103相互隔開并且在Y方向錯開配置。多晶硅布線105在X方向延伸配置，使其橫切有源區(qū)102。對有源區(qū)103，也配置在X方向延伸的多晶硅布線107。在有源區(qū)102被多晶硅布線105分割后的外側(cè)區(qū)域，配置用于對供給電壓ARVDD的布線取作接觸的接觸112。另外，在有源區(qū)103被多晶硅布線107分割后的外側(cè)區(qū)域，配置用于對供給電壓ARVDD的布線取作接觸的接觸115。
在有源區(qū)102，形成對多晶硅布線107與被多晶硅布線105進(jìn)行了柵極隔離的有源區(qū)共同地取作接觸的共有接觸(共用接觸)113。另外，在有源區(qū)103，形成對多晶硅布線105與被多晶硅布線107進(jìn)行了柵極隔離的有源區(qū)共同地取作接觸的共有接觸114。通過形成該共有接觸113，不用1層金屬，即可由1個接觸實現(xiàn)對有源區(qū)102和多晶硅布線107兩者的電接觸。再有，通過形成共有接觸114，從而不用1層金屬，即可由1個接觸實現(xiàn)對有源區(qū)103和多晶硅布線105兩者的電接觸。
在另一P阱區(qū)，形成在Y方向延伸的矩形形狀的有源區(qū)101。在X方向配置多晶硅布線106和從N阱區(qū)延伸設(shè)置的多晶硅布線107，使之分別與有源區(qū)101交叉。多晶硅布線106被配置在P阱區(qū)內(nèi)。
在多晶硅布線106、107之間還配置用于形成另一存儲節(jié)點(diǎn)的接觸117。在有源區(qū)101被多晶硅布線107分割后的外側(cè)區(qū)域，配置用于對后述的補(bǔ)位線/BL取作接觸的接觸116。另外，在有源區(qū)101被多晶硅布線106分割后的外側(cè)區(qū)域，配置用于對后述的供給電壓ARVSS的布線取作接觸的接觸118。另外，在多晶硅布線106的上部，構(gòu)成柵極區(qū)，配置用于對后述的字線WL取作接觸的接觸119。
該位線BL、/BL的接觸的位置和供給電壓ARVSS的接觸的位置關(guān)系在有源區(qū)100和101內(nèi)分別處于對稱的位置。
再有，在此處，被圖示的虛線包圍的區(qū)域是為了形成P溝道MOS晶體管的雜質(zhì)區(qū)而對N阱區(qū)的有源區(qū)102、103進(jìn)行P型的離子注入的區(qū)域。再有，對未被虛線包圍的區(qū)域，執(zhí)行N型的離子注入。
圖20(b)示出了直至存儲單元MC的第1層的金屬布線層(也稱為第1層)的布局圖形。
如圖20(b)所示，在第1層上設(shè)置與接觸108電連接的金屬123。另外，還設(shè)置與接觸111電連接的金屬122。另外，還設(shè)置使構(gòu)成存儲節(jié)點(diǎn)的接觸110與共有接觸113電耦合的金屬128。設(shè)置與接觸112電連接的金屬127。設(shè)置使構(gòu)成存儲節(jié)點(diǎn)的接觸117與共有接觸114電耦合的金屬129。另外，還設(shè)置與接觸118電連接的金屬126、與接觸119連接的金屬120、以及與接觸116連接的金屬121。
圖20(c)示出了直至存儲單元MC的第2層的金屬布線層(也稱為第2層)的布局圖形。
如圖20(c)所示，在第2層上設(shè)置經(jīng)接觸130與金屬122電耦合的金屬131。另外，還設(shè)置經(jīng)接觸132與金屬123電耦合的金屬133。另外，還設(shè)置經(jīng)接觸134與金屬124電耦合的金屬135。另外，還設(shè)置分別經(jīng)接觸136和138與金屬127和125電耦合的共同的金屬137。另外，還設(shè)置經(jīng)接觸139與金屬126電耦合的金屬140。另外，還設(shè)置經(jīng)接觸142與金屬120電耦合的金屬141。另外，還設(shè)置經(jīng)接觸143與金屬121電耦合的金屬144。
在此處，金屬135和金屬140分別構(gòu)成位線BL、/BL。另外，金屬137構(gòu)成供給電壓ARVDD的電源線。
圖20(d)示出了直至存儲單元MC的第3層的金屬布線層(也稱為第3層)的布局圖形。
如圖20(d)所示，在第3層上設(shè)置經(jīng)接觸150與金屬131電耦合的金屬151。另外，還設(shè)置經(jīng)接觸152、153與金屬133電耦合的金屬154。另外，還設(shè)置經(jīng)接觸155與金屬144電耦合的金屬156。
在此處，金屬151構(gòu)成供給電壓ARVSS的電源線。金屬154構(gòu)成字線WL。另外，金屬156構(gòu)成供給電壓ARVSS的電源線。
即，用第2層和第3層的金屬布線層，形成電源線、位線BL、/BL和字線WL。
圖21是說明現(xiàn)有的供電單元PMCP的布局圖形的圖。
圖21(a)示出了供電單元PMCP的基底部分的布局圖形。
參照圖21(a)，在Y方向上N型的N阱區(qū)被配置成呈線性延伸，在N阱區(qū)的兩側(cè)配置P型的P阱區(qū)。將這些N阱區(qū)和P阱區(qū)與存儲單元MC共有，在列方向延伸配置，在這些N阱區(qū)和P阱區(qū)形成用于采用作為偽布局圖形而形成的晶體管形成用有源區(qū)來執(zhí)行阱供電的供電單元。
具體地說，在供電單元的P阱區(qū)的中央?yún)^(qū)域，設(shè)置用于供給阱電壓的偽有源區(qū)207。另外，在另一P阱區(qū)的中央?yún)^(qū)域，設(shè)置用于同樣地供給阱電壓的偽有源區(qū)208。另外，在N阱區(qū)的中央?yún)^(qū)域，設(shè)置用于供給阱電壓的偽有源區(qū)204。
然后，在上側(cè)區(qū)域，在構(gòu)成同一列的上側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，示出了列方向的存儲單元MC的上述有源區(qū)100。如上所述，在存儲單元列上鄰接的存儲單元MC彼此之間形成布局圖形，使之沿X方向呈鏡面對稱，有源區(qū)100沿Y軸方向延伸配置，但在此處，為了形成供電單元，有源區(qū)100形成不在供電單元內(nèi)延伸配置的結(jié)構(gòu)。同樣地，對有源區(qū)103和101而言，也形成不在供電單元內(nèi)延伸配置的結(jié)構(gòu)。
同樣地，在下側(cè)區(qū)域，在構(gòu)成下側(cè)的同一列的下側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，示出了用于形成下側(cè)的鄰接存儲單元MC的有源區(qū)200，如上所述，為了形成供電單元，有源區(qū)200形成不在供電單元內(nèi)延伸配置的結(jié)構(gòu)。同樣地，對有源區(qū)203、201而言，也形成不在供電單元內(nèi)延伸配置的結(jié)構(gòu)。
然后，形成為了保持布局圖形的連續(xù)性而配置偽多晶硅布線的結(jié)構(gòu)。具體地說，沿X方向設(shè)置偽多晶硅布線222～225，使之與鄰接的存儲單元MC的布局圖形呈鏡面對稱。在上側(cè)區(qū)域，多晶硅布線225沿X方向側(cè)配置在有源區(qū)100的端部區(qū)域，多晶硅布線224沿X方向延伸配置在有源區(qū)103和101的端部區(qū)域。另外，在下側(cè)區(qū)域，多晶硅布線223沿X方向側(cè)延伸配置在有源區(qū)201的端部區(qū)域，多晶硅布線222沿X方向側(cè)延伸配置在有源區(qū)200、203的端部區(qū)域。
然后，與多晶硅布線222～225電耦合的接觸是為了保持布局圖形的連續(xù)性而配置的。
具體地說，配置對多晶硅布線222和偽有源區(qū)204取作共同的接觸的共有接觸219。另外，對多晶硅布線223配置接觸217。另外，配置對多晶硅布線224和偽有源區(qū)204取作共同的接觸的共有接觸216。另外，對多晶硅布線225配置接觸213。
然后，在偽有源區(qū)207內(nèi)，配置用于與對P阱供電的供給P阱電壓VSSB的電源線取作接觸的接觸209。另外，在偽有源區(qū)204內(nèi)，配置用于與供給對N阱供電的N阱電壓VDDB的電源線取作接觸的接觸210。在偽有源區(qū)208內(nèi)，配置用于與對P阱供電的供給P阱電壓VSSB的電源線取作接觸的接觸211。
再有，在此處，被圖示的虛線包圍的區(qū)域是對P阱區(qū)的有源區(qū)207、208進(jìn)行P型的離子注入的區(qū)域。再有，對未被虛線包圍的區(qū)域，執(zhí)行N型的離子注入。
圖21(b)示出了直至供電單元PMCP的第1層金屬布線層的布局圖形。
如圖21(b)所示，在第1層上設(shè)置與接觸213和接觸209電連接的金屬236。另外，還設(shè)置與共有接觸216、219和接觸210電連接的金屬235。另外，還設(shè)置與接觸21 1和接觸217電連接的金屬231。
在上側(cè)區(qū)域，在構(gòu)成同一列的上側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，列方向的存儲單元MC的經(jīng)接觸連接上述有源區(qū)100、101、103的金屬用同一符號分別示出，由于與圖20(b)中說明過的相同，故不重復(fù)其細(xì)節(jié)。
另外，同樣地，在下側(cè)區(qū)域，在構(gòu)成下側(cè)的同一列的下側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，示出用于形成下側(cè)的鄰接存儲單元MC的有源區(qū)200，經(jīng)接觸221與金屬234電耦合。另外，有源區(qū)203經(jīng)接觸220與金屬233電耦合。另外，有源區(qū)201經(jīng)接觸218與金屬232電耦合。
圖21(c)示出了直至供電單元PMCP的第2層金屬布線層的布局圖形。
如圖21(c)所示，在第2層上設(shè)置經(jīng)接觸254與金屬235電耦合的金屬255。另外，還設(shè)置經(jīng)接觸252與金屬236電耦合的金屬253。另外，還設(shè)置經(jīng)接觸242與金屬231電耦合的金屬243。另外，還設(shè)置經(jīng)接觸244與金屬231電耦合的金屬245。該金屬245是按照與金屬253、255、243相同的布局圖形而形成的偽金屬。
另外，關(guān)于上側(cè)區(qū)域，在構(gòu)成同一列的上側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，沿Y方向延伸配置構(gòu)成圖20(c)中說明過的存儲單元MC的經(jīng)接觸134電耦合的位線BL的金屬135。另外，沿Y方向延伸配置存儲單元MC的經(jīng)接觸138進(jìn)行電耦合的構(gòu)成供給電壓ARVDD的電源線的金屬137。另外，同樣地，沿Y方向延伸配置構(gòu)成存儲單元MC的位線/BL的金屬140。
另外，同樣地，在下側(cè)區(qū)域，在構(gòu)成下側(cè)的同一列的下側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，經(jīng)接觸256使金屬234和金屬257進(jìn)行電耦合。另外，還經(jīng)接觸249使金屬233和金屬137電耦合。另外，還經(jīng)接觸246使金屬232和金屬140電耦合。
圖21(d)示出了直至供電單元PMCP的第3層金屬布線層的布局圖形。
如圖21(d)所示，在第3層上設(shè)置經(jīng)接觸268和262分別與金屬253和金屬243電耦合的共同的金屬263。另外，還設(shè)置經(jīng)接觸264與金屬255電耦合的金屬265。再有，如上所述，金屬245作為偽金屬而被設(shè)置，未經(jīng)接觸使金屬245和金屬265電耦合。
該金屬263構(gòu)成供給P阱電壓VSSB的電源線，金屬265構(gòu)成供給N阱電壓VDDB的電源線。
另外，關(guān)于上側(cè)區(qū)域，在構(gòu)成同一列的上側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，沿X方向延伸配置圖20(d)中說明過的存儲單元MC的經(jīng)接觸155電耦合的構(gòu)成電源線的金屬156。
另外，關(guān)于下側(cè)區(qū)域，在構(gòu)成下側(cè)的同一列的下側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，金屬257經(jīng)接觸266與金屬267電耦合。該金屬267被構(gòu)成為對下側(cè)的鄰接存儲單元MC設(shè)置的供給電壓ARVSS的電源線。
即，在該結(jié)構(gòu)中，關(guān)于N阱電壓VDDB，經(jīng)金屬265～接觸264～金屬255～接觸254～金屬235～接觸216、219、210～偽有源區(qū)204的路徑供給阱電壓。另一方面，關(guān)于P阱電壓VSSB，經(jīng)金屬263～接觸262、268～金屬253、243～接觸252、242～金屬236、231～接觸209、211～偽有源區(qū)207、208的路徑供給阱電壓。
圖22是供電單元PMCP的沿II-II的剖面結(jié)構(gòu)圖。
參照圖22，在第3層上設(shè)置供給P阱電壓VSSB的金屬263。另外，在第2層上，如上所述，設(shè)置形成位線BL、/BL的金屬135、140和供給電壓ARVDD的金屬137。在第1層上，設(shè)置與N阱電壓VDDB進(jìn)行電耦合的金屬235，經(jīng)接觸210與對N阱區(qū)執(zhí)行了N+的離子注入的有源區(qū)204進(jìn)行電耦合。
與P阱電壓VSSB進(jìn)行電耦合的金屬236經(jīng)接觸209與對P阱區(qū)執(zhí)行了P+的離子注入的有源區(qū)207進(jìn)行電耦合。另外，與P阱電壓VSSB進(jìn)行電耦合的金屬231經(jīng)接觸211與對P阱區(qū)執(zhí)行了P+的離子注入的有源區(qū)208進(jìn)行電耦合。
按照該結(jié)構(gòu)，在供電單元PMCP中，對N阱區(qū)經(jīng)偽有源區(qū)204供給N阱電壓VDDB，對P阱區(qū)經(jīng)偽有源區(qū)207和208供給P阱電壓VSSB。
由此，可對每多個單元執(zhí)行阱供電，可縮小各存儲單元MC的布局面積，縮小作為整個存儲器陣列的布局面積。
再有，雖然以上根據(jù)申請人所知的一般性的技術(shù)信息，說明了有關(guān)本發(fā)明的現(xiàn)有技術(shù)，但在申請人的記憶所及的范圍內(nèi)，申請人在直至申請前并沒有應(yīng)作為現(xiàn)有技術(shù)文獻(xiàn)信息而公開的信息。
另一方面，在現(xiàn)有的供電單元中，在布局方面有以下問題。
圖23是對現(xiàn)有的供電單元配置電源線的情況的布局圖。
在此處，示出了在圖21(c)和(d)中已做過說明的金屬的一部分。
在存儲器陣列中，形成沿Y方向設(shè)置了4條布線線道(track)的結(jié)構(gòu)。具體地說，沿Y方向示出了在此處設(shè)置于第2金屬布線層上的布線線道2M0～2M3。其中，3條用作位線BL、/BL和供給電壓ARVDD的電源線。再有，3M0、3M1是設(shè)置于形成供給P阱電壓VSSB和VDDB的電源線的第3金屬布線層上的布線線道。
因此，為了沿Y方向進(jìn)行布線連接而不與所設(shè)置的這些位線BL、/BL和電壓ARVDD的電源線相碰，就必須用剩下的1條布線線道的區(qū)域，將沿X方向設(shè)置的設(shè)置于第3金屬布線層上的電源線(N阱電壓VDDB、VSSB)與基底區(qū)域的有源區(qū)的用于取作接觸的金屬布線。即，必須確保從第3金屬布線層至下層的打基礎(chǔ)區(qū)域(piling region)。在此處，作為一例，示出了在X方向為0.1μm、在Y方向為0.5μm的上述金屬253、255沿Y方向排列的情況。
該打基礎(chǔ)區(qū)域必須分別設(shè)置供給N阱電壓VDDB的電源線和供給P阱電壓VSSB的電源線，從而必須確保某種程度的面積，故為了確保該2個打基礎(chǔ)區(qū)域，就不能縮小供電單元PMCP的面積。即，存在按照從在同一金屬布線層上形成的2條電源線至下層的供布線連接用的Y方向的金屬的長度而增大供電單元的布局面積的問題。
發(fā)明內(nèi)容
本發(fā)明是為了解決上述問題而進(jìn)行的，其目的在于，提供一種可通過縮小供電單元的布局面積從而進(jìn)一步縮小整個存儲器陣列的布局面積的半導(dǎo)體存儲器件。
本發(fā)明的半導(dǎo)體存儲器件具備具有多個存儲單元和多個供電單元的存儲器陣列，其中上述多個存儲單元被配置成矩陣狀，并且每個都包括(1)第2導(dǎo)電類型的1對負(fù)載晶體管，形成在第1導(dǎo)電類型的第1阱區(qū)；以及(2)第1導(dǎo)電類型的1對驅(qū)動晶體管，形成在第2導(dǎo)電類型的第2阱區(qū)，連接成與上述負(fù)載晶體管構(gòu)成觸發(fā)器，上述多個供電單元的每個與存儲單元列對應(yīng)地設(shè)置，構(gòu)成用于對上述第1和第2阱區(qū)供電而設(shè)置的行。第1和第2阱區(qū)在列方向延伸，在行方向交替配設(shè)。具備第1電源線，沿行方向與多個供電單元對應(yīng)地設(shè)置，與上述供電單元進(jìn)行電耦合，用于對上述第1阱區(qū)供給第1電源電壓；以及第2電源線，沿行方向與多個供電單元對應(yīng)地設(shè)置，與上述供電單元進(jìn)行電耦合，用于對上述第2阱區(qū)供給第2電源電壓。第1電源線經(jīng)設(shè)置在與第1金屬布線層之間的接觸，與第1阱區(qū)進(jìn)行電耦合，第2電源線在第1金屬布線層的上層形成，經(jīng)分別設(shè)置在與各金屬布線層之間的多個接觸，與第2阱區(qū)進(jìn)行電耦合。
本發(fā)明的半導(dǎo)體存儲器件具有由第1和第2電源線分別對第1和第2阱區(qū)供電的供電單元。第1電源線經(jīng)設(shè)置在與第1金屬布線層之間的接觸與第1阱區(qū)進(jìn)行電耦合，第2電源線在第1金屬布線層的上層形成，經(jīng)分別設(shè)置在與各金屬布線層之間的多個接觸與第2阱區(qū)進(jìn)行電耦合。即，第1電源線由于經(jīng)1個接觸與第1阱區(qū)進(jìn)行電耦合，所以無需經(jīng)布線層進(jìn)行電耦合的打基礎(chǔ)區(qū)域，可削減用于確保該區(qū)域的布局裕量，縮小供電單元的布局面積，從而縮小整個存儲器陣列的面積。
本發(fā)明的上述和其它的目的、特征、方面和優(yōu)點(diǎn)可從結(jié)合附圖而得到理解的涉及本發(fā)明的下面的詳細(xì)說明中變得清楚。
圖1是按照本發(fā)明的實施方式的半導(dǎo)體存儲器件的概略方框圖。
圖2是說明按照本發(fā)明的實施方式1的存儲器陣列的存儲單元和供電單元的布局圖形的圖。
圖3是說明圖2所示的單元布局的一部分的圖。
圖4是說明按照本發(fā)明的實施方式1的供電單元的布局圖形的圖。
圖5是按照本發(fā)明的實施方式1的對供電單元配設(shè)電源線的情況的布局圖。
圖6是說明按照本發(fā)明的實施方式2的存儲器陣列的存儲單元和供電單元的布局圖形的圖。
圖7是說明圖6所示的單元布局的一部分的圖。
圖8是說明按照本發(fā)明的實施方式2的供電單元的布局圖形的圖。
圖9是對按照本發(fā)明的實施方式1和2的供電單元的第1層金屬的布局進(jìn)行了比較的圖。
圖10是說明按照本發(fā)明的實施方式3的存儲器陣列的存儲單元和供電單元的布局圖形的圖。
圖11是說明圖10所示的單元布局的一部分的圖。
圖12是說明按照本發(fā)明的實施方式3的供電單元的布局圖形的圖。
圖13是對按照本發(fā)明的實施方式2和3的供電單元的第1層金屬的布局進(jìn)行了比較的圖。
圖14是說明按照本發(fā)明的實施方式4的存儲器陣列被集成配置成矩陣狀的存儲單元和供電單元的圖。
圖15是說明按照本發(fā)明的實施方式4的供電強(qiáng)化單元的布局圖形的圖。
圖16是一般性的存儲器陣列的概略圖。
圖17是存儲單元的電路結(jié)構(gòu)圖。
圖18是說明現(xiàn)有的存儲器陣列的存儲單元和供電單元的布局圖形的圖。
圖19是說明圖18所示的單元布局的一部分的圖。
圖20是說明存儲單元的布局圖形的圖。
圖21是說明現(xiàn)有的供電單元的布局圖形的圖。
圖22是圖21的供電單元的沿著II-II的剖面結(jié)構(gòu)圖。
圖23是對現(xiàn)有的供電單元配置電源線的情況的布局圖。
具體實施例方式
下面，參照附圖詳細(xì)地說明本發(fā)明的實施方式。再有，對圖中相同或相當(dāng)?shù)牟糠謽?biāo)以同一符號，而不重復(fù)其說明。
實施方式1參照圖1，按照本發(fā)明的實施方式1的半導(dǎo)體存儲器件1包括控制電路20、存儲器陣列5、字驅(qū)動器10和列選擇電路/輸入輸出控制電路15?？刂齐娐?0根據(jù)地址ADD和控制信號CT的輸入，控制整個半導(dǎo)體存儲器件1，對字驅(qū)動器10和列選擇電路/輸入輸出控制電路15執(zhí)行必要的指令或控制。存儲器陣列5具有被集成配置成矩陣狀的存儲單元MC，沿行方向(X方向)分別與存儲單元行對應(yīng)地設(shè)置字線WL，沿列方向(Y方向)分別與存儲單元列對應(yīng)地設(shè)置位線BL、/BL。
字驅(qū)動器10驅(qū)動字線WL，以執(zhí)行對所選中的存儲單元行的存取。另外，列選擇電路/輸入輸出控制電路15響應(yīng)于來自控制電路20的指令，執(zhí)行存儲器陣列的列選擇，執(zhí)行位線BL、/BL的列選擇工作，例如在數(shù)據(jù)寫入時，根據(jù)輸入數(shù)據(jù)DIN將位線BL、/BL驅(qū)動至規(guī)定的邏輯電平，以執(zhí)行數(shù)據(jù)寫入。另外，在數(shù)據(jù)讀出時，根據(jù)經(jīng)位線BL、/BL流到所選中的存儲單元MC的讀出電流，生成并輸出被所選中的存儲單元MC保持的輸出數(shù)據(jù)DOUT。
存儲器陣列5具有如圖16中說明過的那樣被集成配置成矩陣狀的存儲單元，對每個規(guī)定的存儲單元行設(shè)置由多個供電單元構(gòu)成的供電單元行，由供電單元行執(zhí)行阱供電。再有，在本發(fā)明中，特別指向?qū)Υ鎯卧狹C進(jìn)行阱供電的供電單元，主要說明其布局圖形。
用圖2說明按照本發(fā)明的實施方式1的存儲器陣列的存儲單元和供電單元的布局圖形。
參照圖2，在此處，與列對應(yīng)地在2個存儲單元MC之間設(shè)置供電單元PMC，示出了4個存儲單元MC和2個供電單元PMC。另外，配置用于形成存儲單元MC和供電單元PMC的有源區(qū)的P阱區(qū)和N阱區(qū)在列方向即Y方向延伸，在行方向即X方向被交替配置。
另外，存儲單元MC和供電單元PMC被重復(fù)配置對邊界區(qū)域呈鏡面對稱的布局，存儲單元MC和供電單元PMC在Y方向呈鏡面對稱配置有源區(qū)和布線。此處雖未圖示，但在存儲單元列上，在鄰接的存儲單元MC彼此之間，在X方向呈鏡面對稱地配置有源區(qū)和布線。
存儲單元MC和供電單元PMC的布線連接等雖然不同，但為了實現(xiàn)布局圖形的均勻，對供電單元PMC也用與存儲單元MC相同的布局圖形來配置有源區(qū)和布線。即，在列方向，供電單元PMC采用與在X方向與鄰接的存儲單元MC呈鏡面對稱關(guān)系的存儲單元MC的布局圖形相同的偽布局圖形來形成。
通過采用該布局圖形，可保持單元布局的布局圖形的連續(xù)性，使降低了圖形分散性的均勻的布局圖形成形。
用圖3說明圖2所示的單元布局的一部分。
參照圖3，在此處示出了存儲單元列的2個存儲單元MC和設(shè)置在其間的供電單元PMC。再有，關(guān)于存儲單元MC的布局圖形，由于與圖20中說明過的布局圖形相同，故對相同部分不再重復(fù)其詳細(xì)說明，并且對相同部分標(biāo)以相同符號并說明之。
下面，說明按照本發(fā)明的實施方式1的供電單元PMC的布局圖形。在此處，說明采用第1金屬布線層來形成供給N阱電壓VDDB的電源線的情況。
用圖4說明按照本發(fā)明的實施方式1的供電單元PMC的布局圖形。
圖4(a)示出了供電單元PMC的基底部分的布局圖形。
在此處，如上所述，在Y方向上N型的N阱區(qū)被配置成呈線性延伸，在N阱區(qū)的兩側(cè)配置P型的P阱區(qū)。將這些N阱區(qū)和P阱區(qū)與存儲單元MC被共有，在列方向延伸配置，采用在這些N阱區(qū)和P阱區(qū)作為偽布局圖形而形成的晶體管形成用有源區(qū)，形成用于執(zhí)行阱供電的供電單元。
具體地說，在供電單元的P阱區(qū)，配置用于供給阱電壓的偽有源區(qū)301。另外，在另一P阱區(qū)，同樣地配置用于供給阱電壓的偽有源區(qū)303。另外，在N阱區(qū)，配置用于供給阱電壓的偽有源區(qū)300。
然后，形成為了保持布局圖形的連續(xù)性而配置偽多晶硅布線的結(jié)構(gòu)。具體地說，沿X方向設(shè)置偽多晶硅布線222～225，使之與鄰接的存儲單元MC的布局圖形呈鏡面對稱。在上側(cè)區(qū)域，多晶硅布線225沿X方向側(cè)配置在有源區(qū)100的端部區(qū)域，多晶硅布線224沿X方向側(cè)延伸配置在有源區(qū)103和101的端部區(qū)域。另外，在下側(cè)區(qū)域，多晶硅布線223沿X方向側(cè)延伸配置在有源區(qū)201的端部區(qū)域，多晶硅布線222沿X方向側(cè)延伸配置在有源區(qū)200、203的端部區(qū)域。
然后，與多晶硅布線222～225電耦合的接觸是為了保持布局圖形的連續(xù)性而配置的。
具體地說，配置對多晶硅布線222和有源區(qū)300取作共同的接觸的共有接觸219。另外，對多晶硅布線223配置接觸217。另外，配置對多晶硅布線224和有源區(qū)300取作共同的接觸的共有接觸216。另外，對多晶硅布線225配置接觸213。
然后，在偽有源區(qū)301內(nèi)，配置用于與對P阱供電的供給P阱電壓VSSB的電源線取作接觸的接觸302。另外，在偽有源區(qū)303內(nèi)，配置用于與對P阱供電的供給P阱電壓VSSB的電源線取作接觸的接觸304。
再有，在此處，被圖示的虛線包圍的區(qū)域是對P阱區(qū)的有源區(qū)301、303進(jìn)行P型的離子注入的區(qū)域。再有，對未被虛線包圍的區(qū)域，執(zhí)行N型的離子注入。
與圖21中說明過的布局圖形進(jìn)行比較，不同點(diǎn)是，將在P阱區(qū)內(nèi)所形成的偽有源區(qū)207、208置換為偽有源區(qū)301、302，并且將偽有源區(qū)204置換為偽有源區(qū)300。其它各點(diǎn)與圖21中說明過的一樣。
偽有源區(qū)301、303以沿Y方向各自對稱地接近供電單元PMC與存儲單元MC的邊界區(qū)域的方式形成錯位的布局圖形。具體地說，偽有源區(qū)301和多晶硅布線225被布局成隔開規(guī)定的間隔而接近。此外，偽有源區(qū)303和多晶硅布線223被布局成隔開規(guī)定的間隔而接近。
然后，這是縮短偽有源區(qū)300的Y方向的長度、縮短共有接觸216與219的間隔、縮短供電單元的基底區(qū)域的Y方向的長度的結(jié)構(gòu)。再有，在此處，在偽有源區(qū)300內(nèi)，形成不設(shè)置接觸的結(jié)構(gòu)。
圖4(b)示出了直至供電單元PMC的第1層金屬布線層的布局圖形。
如圖4(b)所示，在第1層上設(shè)置與接觸213和接觸302電連接的金屬310。另外，還設(shè)置與共有接觸216和219電連接的金屬312。另外，還設(shè)置與接觸304和接觸217電連接的金屬311。該金屬312被用作供給N阱電壓VDDB的電源線。該金屬312在供電單元PMC內(nèi)具有在X方向和Y方向呈線性延伸的部分，對中心部形成為點(diǎn)對稱的形狀，并且如圖2所示，在同一行的鄰接的供電單元PMC中，分別與共有接觸216和219電耦合而連續(xù)地延伸形成。
在上側(cè)區(qū)域，在構(gòu)成同一列的上側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，列方向的存儲單元MC的經(jīng)接觸連接上述有源區(qū)100、101、103的金屬用同一符號分別示出，由于與圖20(b)中說明過的相同，故不重復(fù)其詳細(xì)的說明。
另外，同樣地，在下側(cè)區(qū)域，在構(gòu)成下側(cè)的同一列的下側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，示出用于形成下側(cè)的鄰接存儲單元MC的有源區(qū)200、201、203，由于與圖21(b)中說明過的相同，故不重復(fù)其詳細(xì)的說明。
圖4(c)示出了直至供電單元PMC的第2層金屬布線層的布局圖形。
如圖4(c)所示，在第2層上設(shè)置經(jīng)接觸322與金屬310電耦合的金屬323。另外，還設(shè)置經(jīng)接觸320與金屬311電耦合的金屬321。
另外，關(guān)于上側(cè)區(qū)域，在構(gòu)成同一列的上側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，沿Y方向延伸配置構(gòu)成圖20(c)中說明過的存儲單元MC的經(jīng)接觸134電耦合的位線BL的金屬135。另外，沿Y方向延伸配置構(gòu)成存儲單元MC的經(jīng)接觸138電耦合的供給電壓ARVDD的電源線的金屬137。另外，同樣地，沿Y方向延伸配置構(gòu)成存儲單元MC的位線/BL的金屬140。
另外，同樣地，在下側(cè)區(qū)域，在構(gòu)成下側(cè)的同一列的下側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，經(jīng)圖21(c)中說明過的接觸256使金屬234和金屬257電耦合。另外，還經(jīng)接觸249使金屬233和金屬137電耦合。另外，還經(jīng)接觸246使金屬232和金屬140電耦合。
圖4(d)示出了直至供電單元PMC的第3層金屬布線層的布局圖形。
如圖4(d)所示，在第3層上設(shè)置經(jīng)接觸334和335分別與金屬323電耦合的金屬332和333。另外，還設(shè)置經(jīng)接觸330和331分別與金屬321電耦合的金屬332和333。該金屬332和333構(gòu)成供給P阱電壓VSSB的電源線。
另外，關(guān)于上側(cè)區(qū)域，在構(gòu)成同一列的上側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，沿X方向延伸配置圖20(d)中說明過的存儲單元MC的經(jīng)接觸155電耦合的構(gòu)成供給電壓ARVSS的電源線的金屬156。
另外，關(guān)于下側(cè)區(qū)域，在構(gòu)成下側(cè)的同一列的下側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，金屬257經(jīng)接觸266與金屬267電耦合。該金屬267作為對下側(cè)的鄰接存儲單元MC設(shè)置的供給電壓ARVSS的電源線沿X方向延伸配置。
即，在該結(jié)構(gòu)中，關(guān)于N阱電壓VDDB，經(jīng)金屬312～接觸216、219～偽有源區(qū)300的路徑供給阱電壓。另一方面，關(guān)于P阱電壓VSSB，經(jīng)金屬332、333～接觸330、331、334、335～金屬321、323～接觸320、322～金屬311、310接觸304、302～偽有源區(qū)303、301的路徑供給阱電壓。
用圖5說明按照本發(fā)明的實施方式1的對供電單元配置電源線的情況的布局。
在此處，示出了在圖4(c)和(d)中已做過說明的金屬的一部分。
在存儲單元陣列中，如上所述，在第2金屬布線層上形成設(shè)置了4條布線線道的結(jié)構(gòu)。具體地說，沿Y方向在此處示出了2M0～2M3。其中，3條用作位線BL、/BL和供給電壓ARVDD的電源線。
因此，在對剩下的2個N阱電壓VDDB和VSSB進(jìn)行布線連接時，為了進(jìn)行布線連接而不與這些位線BL、/BL和電壓ARVDD的電源線相碰，必須用剩下的1條布線線道的區(qū)域，以確保向下層的打基礎(chǔ)區(qū)域，但在本實施方式1的結(jié)構(gòu)中，由于對供給N阱電壓VDDB的電源線形成采用了與第3金屬布線層不同的第1金屬布線層的金屬的結(jié)構(gòu)，故無需向下層的打基礎(chǔ)區(qū)域，只要確保P阱電壓VSSB的電源線的打基礎(chǔ)區(qū)域即可。
因此，在現(xiàn)有的供電單元中，如上所述，為了確保沿Y方向2個相互不同的打基礎(chǔ)區(qū)域，不能縮小Y方向的長度，但按照本申請的結(jié)構(gòu)，如能確保1個打基礎(chǔ)區(qū)域的面積即已足夠，可縮小供電單元PMC的Y方向的長度，縮小供電單元的布局面積。即，通過縮小供電單元的布局面積，可進(jìn)一步縮小整個存儲器陣列的布局面積。
在圖23的結(jié)構(gòu)中，關(guān)于現(xiàn)有的供電單元PMCP，必須確保沿X方向設(shè)置的布線線道沿Y方向可配置3條這種程度的布局裕量，但在按照本發(fā)明的實施方式1的供電單元PMC的情況下，沿X方向設(shè)置的布線線道縮小至沿Y方向可配置2條這種程度，此種情況示于圖5。
再有，在本例中，出于增強(qiáng)P阱電壓VSSB的目的，作為一例，示出了供給P阱電壓VSSB的2條電源線被配置在第3金屬布線層的布線線道3M0、3M1上的情況，但特別是供給P阱電壓VSSB的電源線不必是2條，當(dāng)然也可形成用1條布線來執(zhí)行布線連接的結(jié)構(gòu)。另外，在本例中，形成金屬312和偽有源區(qū)300只經(jīng)過共有接觸216、219進(jìn)行電耦合的結(jié)構(gòu)，但也可形成在偽有源區(qū)300內(nèi)設(shè)置與金屬312電耦合的接觸的結(jié)構(gòu)。
實施方式2用圖6說明按照本發(fā)明的實施方式2的存儲器陣列的存儲單元和供電單元的布局圖形。
參照圖6，在此處，與列對應(yīng)地在2個存儲單元MC之間設(shè)置供電單元PMCa，示出了4個存儲單元MC和2個供電單元PMCa。另外，配置用于形成存儲單元MC和供電單元PMCa的有源區(qū)的P阱區(qū)和N阱區(qū)在列方向即Y方向延伸，在行方向即X方向交替配置。
另外，存儲單元MC和供電單元PMCa重復(fù)配置對邊界區(qū)域呈鏡面對稱的布局，存儲單元MC和供電單元PMCa在Y方向呈鏡面對稱地配置有源區(qū)和布線。另外，此處雖未圖示，但在存儲單元列上，在鄰接的存儲單元MC彼此之間，在X方向呈鏡面對稱地配置有源區(qū)和布線。
用圖7說明圖6所示的單元布局的一部分。
參照圖7，在此處示出了存儲單元列的2個存儲單元MC和設(shè)置在其間的供電單元PMCa。再有，關(guān)于存儲單元MC的布局圖形，由于與圖20中說明過的布局圖形相同，故對相同部分不再重復(fù)其詳細(xì)的說明，并且對相同部分標(biāo)以相同符號并說明之。
下面，說明按照本發(fā)明的實施方式2的供電單元PMCa的布局圖形。在此處，說明進(jìn)一步錯開供給P阱電壓VSSB的有源區(qū)的接觸的位置的情況。
用圖8說明按照本發(fā)明的實施方式2的供電單元PMCa的布局圖形。
圖8(a)示出了供電單元PMCa的基底部分的布局圖形。
在此處，如上所述，在Y方向上N型的N阱區(qū)被配置成呈線性延伸，在N阱區(qū)的兩側(cè)配置P型的P阱區(qū)。將這些N阱區(qū)和P阱區(qū)與存儲單元MC被共有，在列方向延伸配置，采用在這些N阱區(qū)和P阱區(qū)內(nèi)作為偽布局圖形而形成的晶體管形成用有源區(qū)，形成用于執(zhí)行阱供電的供電單元。
然后，在按照本發(fā)明的實施方式2的供電單元PMCa的P阱區(qū)內(nèi)，在上側(cè)區(qū)域和下側(cè)區(qū)域的鄰接的存儲單元MC中所用的有源區(qū)被進(jìn)一步延伸設(shè)置。具體地說，置換為有源區(qū)100、201，有源區(qū)100#和201#被延伸配置到供電單元PMCa的P阱區(qū)。在此處，示出了有源區(qū)100#和有源區(qū)201#，有源區(qū)100#是L字形的有源區(qū)沿Y方向呈鏡面對稱地彎折而成，有源區(qū)201#是L字形的有源區(qū)沿X方向呈鏡面對稱地彎折而成，有源區(qū)100#和有源區(qū)201#分別被偽多晶硅布線225、223隔離。
然后，在有源區(qū)100#的供電單元側(cè)的被偽多晶硅布線225隔離的有源區(qū)(隔離有源區(qū))內(nèi)，配置用于與對P阱供電的供給P阱電壓VSSB的電源線取作接觸的接觸401。另外，在有源區(qū)201#的供電單元側(cè)的被偽多晶硅布線223隔離的有源區(qū)(隔離有源區(qū))內(nèi)，配置用于與對P阱供電的供給P阱電壓VSSB的電源線取作接觸的接觸404。
再有，在此處，被圖示的虛線包圍的區(qū)域是對P阱區(qū)的有源區(qū)100#、201#的一部分進(jìn)行P型的離子注入的區(qū)域。再有，對未被虛線包圍的區(qū)域，執(zhí)行N型的離子注入。
與圖4中說明過的布局圖形進(jìn)行比較，不同點(diǎn)是，削除在P阱區(qū)內(nèi)所形成的有源區(qū)301、303，置換為有源區(qū)100#、201#，并且將有源區(qū)300置換為偽有源區(qū)402。其它各點(diǎn)與圖4中說明過的一樣。
如上所述，有源區(qū)100#、有源區(qū)201#是在上側(cè)區(qū)域和下側(cè)區(qū)域的同一列的鄰接存儲單元MC中所用的有源區(qū)進(jìn)一步延伸配置的產(chǎn)物，接觸401沿多晶硅布線225被配置在與接觸109對稱的位置上。另外，接觸404沿多晶硅布線223被配置在與接觸218對稱的位置上。
在圖4的結(jié)構(gòu)中，供電單元中所設(shè)置的偽有源區(qū)301、303與多晶硅布線225、223和有源區(qū)100、201是各自獨(dú)立的，為確保布局的裕量，必須隔開規(guī)定的間隔而配置，但在該結(jié)構(gòu)中，這是共有上側(cè)區(qū)域和下側(cè)區(qū)域的鄰接存儲單元MC中所用的有源區(qū)、并采用柵極隔離的有源區(qū)來配置對供電單元側(cè)的P阱供電的供給P阱電壓VSSB的電源線和接觸的結(jié)構(gòu)。
于是，與偽有源區(qū)300相比，這是可縮短偽有源區(qū)402的Y方向的長度、縮短共有接觸216和219的間隔、縮小供電單元的基底區(qū)域的Y方向的長度的結(jié)構(gòu)。
圖8(b)示出了直至供電單元PMCa的第1層金屬布線層的布局圖形。
如圖8(b)所示，在第1層上設(shè)置與接觸213和接觸401電連接的金屬416。另外，還設(shè)置與共有接觸216和219電連接的金屬415。另外，還設(shè)置與接觸404和接觸217電連接的金屬417。該金屬415被用作供給N阱電壓VDDB的電源線。該金屬415在供電單元PMCa內(nèi)具有在X方向和Y方向呈線性延伸的部分，對中心部形成為點(diǎn)對稱的形狀，并且如圖6所示，在同一行的鄰接的供電單元PMCa中，分別與共有接觸216和219電耦合而連續(xù)地延伸形成。
如上所述，在上側(cè)區(qū)域，在構(gòu)成同一列的上側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，列方向的存儲單元MC的經(jīng)接觸連接的金屬用同一符號分別示出，由于與圖20(b)中說明過的相同，故不重復(fù)其詳細(xì)的說明。
另外，同樣地，在下側(cè)區(qū)域，在構(gòu)成下側(cè)的同一列的下側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，用同一符號分別示出下側(cè)的鄰接存儲單元MC的經(jīng)接觸連接的金屬，由于與圖21(b)中說明過的相同，故不重復(fù)其詳細(xì)的說明。
圖8(c)示出了直至供電單元PMCa的第2層金屬布線層的布局圖形。
如圖8(c)所示，在第2層上設(shè)置經(jīng)接觸420與金屬416電耦合的金屬421。另外，還設(shè)置經(jīng)接觸422與金屬417電耦合的金屬423。
另外，關(guān)于上側(cè)區(qū)域，在構(gòu)成同一列的上側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，沿Y方向延伸配置構(gòu)成圖20(c)中說明過的存儲單元MC的經(jīng)接觸134電耦合的位線BL的金屬135。另外，沿Y方向延伸配置構(gòu)成存儲單元MC的經(jīng)接觸138進(jìn)行電耦合的供給電壓ARVDD的電源線的金屬137。另外，同樣地，沿Y方向延伸配置構(gòu)成存儲單元MC的位線/BL的金屬140。
另外，同樣地，在下側(cè)區(qū)域，在構(gòu)成下側(cè)的同一列的下側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，經(jīng)圖21(c)中說明過的接觸256使金屬234和金屬257進(jìn)行電耦合。另外，還經(jīng)接觸249使金屬233和金屬137進(jìn)行電耦合。另外，還經(jīng)接觸246使金屬232和金屬140進(jìn)行電耦合。
圖8(d)示出了直至供電單元PMCa的第3層金屬布線層的布局圖形。
如圖8(d)所示，在第3層上設(shè)置經(jīng)接觸430和432分別與金屬421和423進(jìn)行電耦合的共同的金屬431。該金屬431構(gòu)成供給P阱電壓VSSB的電源線。
另外，關(guān)于上側(cè)區(qū)域，在構(gòu)成同一列的上側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，沿X方向延伸配置圖20(d)中說明過的存儲單元MC的經(jīng)接觸155電耦合的構(gòu)成供給電壓ARVSS的電源線的金屬156。
另外，關(guān)于下側(cè)區(qū)域，在構(gòu)成下側(cè)的同一列的下側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，金屬257經(jīng)接觸266與金屬267電耦合。該金屬267作為對下側(cè)的鄰接存儲單元MC設(shè)置的供給電壓ARVSS的電源線沿X方向延伸配置。
即，在該結(jié)構(gòu)中，關(guān)于N阱電壓VDDB，經(jīng)金屬415～接觸216、219～偽有源區(qū)402的路徑供給阱電壓。另一方面，關(guān)于P阱電壓VSSB，經(jīng)金屬431～接觸432、430～金屬423、421～接觸422、420～金屬417、416～接觸404、401～柵極隔離的有源區(qū)201#、100#(隔離有源區(qū))的路徑供給阱電壓。
在該結(jié)構(gòu)中，與實施方式1中說明過的一樣，由于對供給N阱電壓VDDB的電源線形成采用了與第3金屬布線層不同的第1金屬布線層的金屬的結(jié)構(gòu)，故無需向下層的打基礎(chǔ)區(qū)域，只要確保P阱電壓VSSB的電源線的打基礎(chǔ)區(qū)域即可。
因此，在現(xiàn)有的供電單元中，如上所述，為了確保沿Y方向2個相互不同的打基礎(chǔ)區(qū)域，不能縮小Y方向的長度，但按照本申請的結(jié)構(gòu)，如能確保1個打基礎(chǔ)區(qū)域的面積即已足夠，可縮小供電單元PMC的Y方向的長度，縮小供電單元的布局面積。即，通過縮小供電單元的布局面積，可進(jìn)一步縮小整個存儲器陣列的布局面積。
然后，按照本發(fā)明的實施方式2的供電單元PMCa與實施方式1的供電單元PMC相比，可進(jìn)一步縮小布局面積。
用圖9說明對按照本發(fā)明的實施方式1和2的供電單元的第1層金屬的布局進(jìn)行了比較的圖。
在此處，與圖9(a)對應(yīng)地示出了圖4(b)的第1金屬布線層的金屬部分。另外，與圖9(b)對應(yīng)地示出了圖8(b)所示的第1金屬布線層的金屬部分。
如圖9(a)所示，在圖4的按照實施方式1的供電單元PMC的結(jié)構(gòu)中，由于供電單元中所設(shè)置的偽有源區(qū)301與多晶硅布線225和有源區(qū)100是各自獨(dú)立的，為確保布局的裕量，必須隔開規(guī)定的間隔而配置，所以對在將接觸213和接觸302電耦合的第1金屬布線層上所形成的金屬310而言，必須按照與規(guī)定的間隔部分對應(yīng)的長度部分S0來形成沿Y方向延伸的金屬310，但由于在按照本發(fā)明的實施方式2的供電單元PMCa的結(jié)構(gòu)中，這是共有在上側(cè)區(qū)域的存儲單元MC中所用的有源區(qū)、并采用柵極隔離的有源區(qū)來配置對供電單元側(cè)的P阱供電的供給P阱電壓VSSB的電源線和接觸的結(jié)構(gòu)，所以無需確保布局裕量，對將接觸213和接觸401電耦合的金屬416而言，可實現(xiàn)縮小了沿Y方向與規(guī)定的間隔部分對應(yīng)的長度的布局結(jié)構(gòu)。即，在按照本發(fā)明的實施方式2的按照供電單元PMCa的結(jié)構(gòu)中，可按照在供電單元側(cè)所設(shè)置的有源區(qū)的布局裕量部分沿Y方向來縮小布局。
因此，如假定本發(fā)明的實施方式1的供電單元PMC在Y方向的長度為Y0，則在本發(fā)明的實施方式2的供電單元PMCa的結(jié)構(gòu)中，可將Y方向的長度設(shè)計為Y1(＜Y0)，可進(jìn)一步縮小供電單元的布局面積，并且可進(jìn)一步縮小整個存儲器陣列的布局面積。
實施方式3用圖10說明按照本發(fā)明的實施方式3的存儲器陣列的存儲單元和供電單元的布局圖形。
參照圖10，在此處，與列對應(yīng)地在2個存儲單元MC之間設(shè)置供電單元PMCb，示出了4個存儲單元MC和2個供電單元PMCb。另外，配置用于形成存儲單元MC和供電單元PMCb的有源區(qū)的P阱區(qū)和N阱區(qū)在列方向即Y方向延伸，在行方向即X方向交替配置。
另外，存儲單元MC和供電單元PMCb重復(fù)配置對邊界區(qū)域呈鏡面對稱的布局，存儲單元MC和供電單元PMCb在Y方向呈鏡面對稱地配置有源區(qū)和布線。另外，此處雖未圖示，但在存儲單元列上，在鄰接的存儲單元MC彼此之間，在X方向呈鏡面對稱地配置有源區(qū)和布線。
用圖11說明圖10所示的單元布局的一部分。
參照圖11，在此處示出了存儲單元列的2個存儲單元MC和設(shè)置在其間的供電單元PMCb。再有，關(guān)于存儲單元MC的布局圖形，由于與圖20中說明過的布局圖形相同，故對相同部分不再重復(fù)其詳細(xì)的說明，并且對相同部分標(biāo)以相同符號并說明之。
下面，說明按照本發(fā)明的實施方式3的供電單元PMCb的布局圖形。在此處，說明用偽多晶硅布線來供給P阱電壓VSSB的結(jié)構(gòu)。
用圖12說明按照本發(fā)明的實施方式3的供電單元PMCb的布局圖形。
圖12(a)示出了供電單元PMCb的基底部分的布局圖形。
在此處，如上所述，在Y方向上N型的N阱區(qū)被配置成呈線性延伸，在N阱區(qū)的兩側(cè)配置P型的P阱區(qū)。將這些N阱區(qū)和P阱區(qū)與存儲單元MC被共有，在列方向延伸配置，采用在這些N阱區(qū)和P阱區(qū)內(nèi)作為偽布局圖形而形成的晶體管形成用有源區(qū)，形成用于執(zhí)行阱供電的供電單元。
然后，在按照本發(fā)明的實施方式3的供電單元PMCb的P阱區(qū)內(nèi)，如在實施方式2中說明過的那樣，在上側(cè)區(qū)域和下側(cè)區(qū)域的鄰接的存儲單元MC中所用的有源區(qū)被進(jìn)一步延伸設(shè)置。具體地說，有源區(qū)100#和201#被延伸配置到供電單元PMCb的P阱區(qū)。在此處，示出了有源區(qū)100#和有源區(qū)201#，有源區(qū)100#是L字形的有源區(qū)沿Y方向呈鏡面對稱地彎折而成，有源區(qū)201#是L字形的有源區(qū)沿X方向呈鏡面對稱地彎折而成，有源區(qū)100#和有源區(qū)201#分別被偽多晶硅布線225、223隔離。
然后，在有源區(qū)100#的被偽多晶硅布線225隔離的有源區(qū)(隔離有源區(qū))內(nèi)，配置用于與對P阱供電的供給P阱電壓VSSB的電源線取作接觸的接觸401。另外，在有源區(qū)201#的被偽多晶硅布線223隔離的有源區(qū)(隔離有源區(qū))內(nèi)，配置用于與對P阱供電的供給P阱電壓VSSB的電源線取作接觸的接觸404。
再有，在此處，被圖示的虛線包圍的區(qū)域是對P阱區(qū)的有源區(qū)100#、201#的一部分進(jìn)行P型的離子注入的區(qū)域。再有，對未被虛線包圍的區(qū)域，執(zhí)行N型的離子注入。
與圖8中說明過的布局圖形進(jìn)行比較，不同點(diǎn)是，將偽有源區(qū)402置換為偽有源區(qū)500，并且將偽多晶硅布線222和224分別置換為偽多晶硅布線222#和224#。其它各點(diǎn)與圖8中說明過的一樣。
偽有源區(qū)500與偽有源區(qū)402相比，縮短了Y方向的長度，共有接觸216和219的間隔縮短，是供電單元的基底區(qū)域的Y方向的長度縮小了的結(jié)構(gòu)。
另外，偽多晶硅布線222#和224#雖未圖示，但假定在X方向延伸配置到鄰接的供電單元的區(qū)域，被布局成相互共有的結(jié)構(gòu)。
圖12(b)示出了直至供電單元PMCb的第1層金屬布線層的布局圖形。
如圖12(b)所示，在第1層上設(shè)置與接觸213和接觸401電連接的金屬416。另外，還設(shè)置與共有接觸216和219電連接的金屬505。另外，還設(shè)置與接觸404和接觸217電連接的金屬417。該金屬505是為了僅僅與對應(yīng)的供電單元PMCb的共有接觸216和219相互電耦合而設(shè)置的金屬，該金屬505未延伸形成為如實施方式1和2中說明過的那樣用第1層金屬將鄰接的供電單元的共有接觸216和219分別相互進(jìn)行電耦合。
按照本發(fā)明的實施方式3的供電單元PMCb在X方向相互鄰接的供電單元中，采用相互共有的偽多晶硅布線來供給N阱電壓VDDB。具體地說，在圖12(b)中，采用多晶硅布線222#和224#來供給N阱電壓VDDB。
再有，如上所述，在上側(cè)區(qū)域，在構(gòu)成同一列的上側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，列方向的存儲單元MC的經(jīng)接觸連接的金屬用同一符號分別示出，由于與圖20(b)中說明過的相同，故不重復(fù)其詳細(xì)的說明。
另外，同樣地，在下側(cè)區(qū)域，在構(gòu)成下側(cè)的同一列的下側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，用同一符號分別示出下側(cè)的鄰接存儲單元MC的經(jīng)接觸連接的金屬，由于與圖21(b)中說明過的相同，故不重復(fù)其詳細(xì)的說明。
圖12(c)示出了直至供電單元PMCb的第2層金屬布線層的布局圖形。
如圖12(c)所示，在第2層上設(shè)置經(jīng)接觸501與金屬416電耦合的金屬502。另外，還設(shè)置經(jīng)接觸507與金屬417電耦合的金屬504。
另外，關(guān)于上側(cè)區(qū)域，在構(gòu)成同一列的上側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，沿Y方向延伸配置構(gòu)成圖20(c)中說明過的存儲單元MC的經(jīng)接觸134電耦合的位線BL的金屬135。另外，沿Y方向延伸配置構(gòu)成存儲單元MC的經(jīng)接觸138電耦合的供給電壓ARVDD的電源線的金屬137。另外，同樣地，沿Y方向延伸配置構(gòu)成存儲單元MC的位線/BL的金屬140。
另外，同樣地，在下側(cè)區(qū)域，在構(gòu)成下側(cè)的同一列的下側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，經(jīng)圖21(c)中說明過的接觸256使金屬234和金屬257電耦合。另外，還經(jīng)接觸249使金屬233和金屬137電耦合。另外，還經(jīng)接觸246使金屬232和金屬140電耦合。
圖12(d)示出了直至供電單元PMCb的第3層金屬布線層的布局圖形。
如圖12(d)所示，在第3層上設(shè)置經(jīng)接觸508和509分別與金屬502和504電耦合的共同的金屬510。該金屬510構(gòu)成供給P阱電壓VSSB的電源線。
另外，關(guān)于上側(cè)區(qū)域，在構(gòu)成同一列的上側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，沿X方向延伸配置圖20(d)中說明過的存儲單元MC的經(jīng)接觸155電耦合的構(gòu)成供給電壓ARVSS的電源線的金屬156。
另外，關(guān)于下側(cè)區(qū)域，在構(gòu)成下側(cè)的同一列的下側(cè)的鄰接存儲單元MC與供電單元的邊界區(qū)域，金屬257經(jīng)接觸266與金屬267電耦合。該金屬267作為對下側(cè)的鄰接存儲單元MC設(shè)置的供給電壓ARVSS的電源線沿X方向延伸配置。
即，在該結(jié)構(gòu)中，關(guān)于N阱電壓VDDB，經(jīng)多晶硅布線222#～接觸219～偽有源區(qū)500的路徑供給阱電壓。另一方面，關(guān)于P阱電壓VSSB，經(jīng)金屬510接觸509、508金屬504、502接觸507、501～金屬417、416～接觸404、401～柵極隔離的有源區(qū)201#、100#(隔離有源區(qū))的路徑供給阱電壓。
在該結(jié)構(gòu)中，由于對供給N阱電壓VDDB的電源線形成采用多晶硅布線來供給的結(jié)構(gòu)，故無需從第3層至下層的打基礎(chǔ)區(qū)域，只要確保P阱電壓VSSB的電源線的打基礎(chǔ)區(qū)域即可。
因此，在現(xiàn)有的供電單元中，如上所述，為了確保沿Y方向2個相互不同的打基礎(chǔ)區(qū)域，就不能縮小Y方向的長度，但按照本申請的結(jié)構(gòu)，如能確保1個打基礎(chǔ)區(qū)域的面積即已足夠，可縮小供電單元PMC的Y方向的長度，縮小供電單元的布局面積。即，通過縮小供電單元的布局面積，可進(jìn)一步縮小整個存儲器陣列的布局面積。
然后，按照本發(fā)明的實施方式3的供電單元PMCb與實施方式1的供電單元PMC相比，可進(jìn)一步縮小布局面積。
用圖13說明對按照本發(fā)明的實施方式2和3的供電單元的第1層金屬的布局進(jìn)行了比較的情況。
在此處，與圖13(a)對應(yīng)地示出了圖8(b)的第1金屬布線層的金屬部分。另外，與圖13(b)對應(yīng)地示出了圖12(b)所示的第1金屬布線層的金屬部分。
如圖13(a)所示，在圖8的按照實施方式2的供電單元PMCa的結(jié)構(gòu)中，采用了使用在第1金屬布線層上所設(shè)置的金屬415對N阱供給N阱電壓VDDB的結(jié)構(gòu)。具體地說，用接觸216和219使基底上所設(shè)置的有源區(qū)402與金屬415進(jìn)行電耦合，形成對N阱供給N阱電壓VDDB的結(jié)構(gòu)，但在按照本發(fā)明的實施方式3的結(jié)構(gòu)中，采用與鄰接的供電單元共有的多晶硅布線222#和224#來供給N阱電壓VDDB。金屬505是通過將接觸216和219相互電耦合以抑制多晶硅布線的布線電阻的打底的金屬布線。即，關(guān)于沿X方向所設(shè)置的供電單元PMCb，從一側(cè)的多晶硅布線222#經(jīng)共有接觸219對有源區(qū)500供給N阱電壓VDDB，并且經(jīng)與有源區(qū)500和金屬505電耦合的共有接觸219對另一側(cè)的多晶硅布線224#供給N阱電壓VDDB，經(jīng)另一側(cè)的多晶硅布線224#對鄰接的供電單元供給N阱電壓VDDB。
按照該結(jié)構(gòu)，由于無需配置用于供給N阱電壓VDDB的第1層的共有的金屬布線，無需確保用于配置共有的金屬布線的布局裕量，所以可實現(xiàn)沿Y方向縮小了用于對金屬布線進(jìn)行布局的長度的布局結(jié)構(gòu)。即，在按照本發(fā)明的實施方式2的按照供電單元PMCa的結(jié)構(gòu)中，可按照第1層的共有的金屬布線部分沿Y方向縮小布局。例如，在將實施方式2的供電單元的Y軸方向的長度定為Y1的情況下，可將實施方式3的供電單元的Y軸方向的長度設(shè)計為Y2(＜Y1)，可進(jìn)一步縮小供電單元的布局面積，并且可進(jìn)一步縮小整個存儲器陣列的布局面積。
實施方式4在本發(fā)明的實施方式4中，說明采用與偽存儲單元對應(yīng)地設(shè)置的電源線來進(jìn)一步強(qiáng)化向供電單元供給的阱電壓的方式。在此處，說明強(qiáng)化N阱電壓VDDB的方式。
用圖14說明按照本發(fā)明的實施方式4的存儲器陣列被集成配置成矩陣狀的存儲單元和供電單元。
參照圖14，在此處，是與4行的存儲單元行對應(yīng)地設(shè)置供電單元行并且與規(guī)定的存儲單元列對應(yīng)地設(shè)置了偽存儲單元列的結(jié)構(gòu)。
假定構(gòu)成偽存儲單元列的偽存儲單元DMC并不作為常規(guī)的存儲單元工作，不設(shè)置與電源線的接觸。具體地說，在圖20的存儲單元的布局圖形中，對偽存儲單元DMC而言，形成不設(shè)置與金屬137的接觸136和138的結(jié)構(gòu)。
在此處，說明作為與偽存儲單元列對應(yīng)的供電單元的、并且用于進(jìn)一步強(qiáng)化阱電壓的供電單元(供電強(qiáng)化單元)。在此處，作為一例，說明對按照實施方式3的供電單元PMCb的布局圖形進(jìn)行了變形的供電單元PMCc。其它供電單元是按照本發(fā)明的實施方式3的供電單元，由于與上述說明過的相同，故不再重復(fù)其詳細(xì)的說明。
用圖15說明按照本發(fā)明的實施方式4的供電強(qiáng)化單元PMCc的布局圖形。
圖15(a)示出了供電單元PMCc的基底部分的布局圖形。
與圖12中說明過的供電單元PMCb進(jìn)行比較，不同點(diǎn)是，它是削除了與上側(cè)區(qū)域和下側(cè)區(qū)域鄰接的存儲單元MC的取作與電壓ARVDD的接觸的接觸115和220的結(jié)構(gòu)，其它各點(diǎn)相同。
圖15(b)示出了直至供電單元PMCc的第1層金屬布線層的布局圖形。
與圖12中說明過的供電單元PMCb進(jìn)行比較，不同點(diǎn)是，它是削除了與上側(cè)區(qū)域和下側(cè)區(qū)域鄰接的存儲單元MC的用于取作與電壓ARVDD的接觸的金屬125、233和接觸115、220的結(jié)構(gòu)，其它各點(diǎn)相同。
圖15(c)示出了直至供電單元PMCc的第2層金屬布線層的布局圖形。
與圖12中說明過的供電單元PMCb進(jìn)行比較，不同點(diǎn)是，金屬505與金屬137經(jīng)接觸600電耦合。該金屬137作為供給N阱電壓VDDB的電源線而被構(gòu)成。
圖15(d)示出了直至供電單元PMCc的第3層金屬布線層的布局圖形，與圖12中說明過的結(jié)構(gòu)相同。
即，在該結(jié)構(gòu)中，關(guān)于N阱電壓VDDB，經(jīng)多晶硅布線222#～接觸219～偽有源區(qū)500的路徑供給阱電壓，并且經(jīng)金屬137～接觸600～金屬505～接觸216、219～有源區(qū)500的路徑供給阱電壓。
在該結(jié)構(gòu)中，由于關(guān)于供電強(qiáng)化單元PMCc，不僅用多晶硅布線，而且還用與偽存儲單元列對應(yīng)地設(shè)置的電源線來構(gòu)成供給N阱電壓VDDB的電源線，所以可進(jìn)一步強(qiáng)化供給阱電壓。
再有，雖然在本實施方式4中，用按照實施方式3的供電單元PMCb的布局圖形來說明供電強(qiáng)化單元的布局圖形，但并不特別限定于按照實施方式3的供電單元PMCb，也可用按照實施方式1和2的供電單元的布局圖形，按照同樣的方式設(shè)計供電強(qiáng)化單元。
雖然詳細(xì)地說明并揭示了本發(fā)明，但可以清楚地理解的是，這僅僅是例示性的，而不是限定性的，發(fā)明的宗旨和范圍僅由所附權(quán)利要求的范圍加以限定。
權(quán)利要求
1.一種半導(dǎo)體存儲器件，其中，具備具有多個存儲單元和多個供電單元的存儲器陣列，其中，上述多個存儲單元被配置成矩陣狀，并且每個都包括第2導(dǎo)電類型的1對負(fù)載晶體管，形成在第1導(dǎo)電類型的第1阱區(qū)；以及第1導(dǎo)電類型的1對驅(qū)動晶體管，形成在第2導(dǎo)電類型的第2阱區(qū)，連接成與上述負(fù)載晶體管構(gòu)成觸發(fā)器，上述多個供電單元的每個與存儲單元列對應(yīng)地設(shè)置，構(gòu)成用于對上述第1和第2阱區(qū)供電而設(shè)置的行，上述第1和第2阱區(qū)在列方向延伸，在行方向交替配設(shè)，該半導(dǎo)體存儲器件還具備第1電源線，沿行方向與上述多個供電單元對應(yīng)地設(shè)置，與上述供電單元電耦合，用于對上述第1阱區(qū)供給第1電源電壓；以及第2電源線，沿行方向與上述多個供電單元對應(yīng)地設(shè)置，與上述供電單元電耦合，用于對上述第2阱區(qū)供給第2電源電壓，上述第1電源線經(jīng)設(shè)置在與第1金屬布線層之間的接觸，與上述第1阱區(qū)電耦合，上述第2電源線在上述第1金屬布線層的上層形成，經(jīng)分別設(shè)置在與各金屬布線層之間的多個接觸，與上述第2阱區(qū)電耦合。
2.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，各上述存儲單元在上述一對負(fù)載晶體管中，在上述第1阱區(qū)內(nèi)具有2個晶體管元件形成用有源區(qū)；1對多晶硅布線，分別將上述2個晶體管元件形成用有源區(qū)隔離，構(gòu)成柵極區(qū)；以及1對共有接觸，用于將由一個多晶硅柵極隔離的晶體管元件形成用有源區(qū)與另一多晶硅布線進(jìn)行相互電耦合，各上述供電單元具有偽有源區(qū)，與上述晶體管元件形成用有源區(qū)相同，與對應(yīng)的阱區(qū)對應(yīng)地設(shè)置，用于對上述對應(yīng)的阱區(qū)供電；1對偽多晶硅布線，按照與構(gòu)成對應(yīng)的存儲單元列的存儲單元的負(fù)載晶體管相同的布局圖形而形成；以及1對偽共有接觸，用于按照與構(gòu)成對應(yīng)的存儲單元列的存儲單元的負(fù)載晶體管相同的布局圖形，將上述偽有源區(qū)與上述1對偽多晶硅布線電耦合，上述第1電源線與上述1對偽共有接觸電耦合，經(jīng)上述偽有源區(qū)對上述第1阱區(qū)供給上述第1電源電壓。
3.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，還具備多條字線，與各存儲單元行對應(yīng)地配置，分別連接對應(yīng)的行的存儲單元；以及多條位線，與各存儲單元列對應(yīng)地配置，分別連接對應(yīng)的列的存儲單元，各上述存儲單元還具有第1導(dǎo)電類型的1對存取晶體管，形成在上述第2阱區(qū)，響應(yīng)于對應(yīng)的行的字線的電壓而有選擇地導(dǎo)通，在導(dǎo)通時，將對應(yīng)的驅(qū)動晶體管耦合到對應(yīng)的位線上，各上述供電單元具有隔離有源區(qū)，被設(shè)置成共有用于形成鄰接存儲單元的上述第1導(dǎo)電類型的1對存取晶體管的晶體管元件用有源區(qū)，由按照與構(gòu)成對應(yīng)的存儲單元列的存儲單元的晶體管元件相同的布局圖形而形成的偽多晶硅布線來進(jìn)行柵極隔離，上述第2電源線與上述柵極隔離的隔離有源區(qū)電耦合，經(jīng)上述隔離有源區(qū)對上述第2阱區(qū)供給上述第2電源電壓。
4.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，各上述存儲單元在上述一對負(fù)載晶體管中，在上述第1阱區(qū)內(nèi)具有2個晶體管元件形成用有源區(qū)；1對多晶硅布線，分別將上述2個晶體管元件形成用有源區(qū)隔離，構(gòu)成柵極區(qū)；以及1對共有接觸，用于將由一個多晶硅柵極隔離的晶體管元件形成用有源區(qū)與另一多晶硅布線進(jìn)行相互電耦合，各上述供電單元具有偽有源區(qū)，與上述晶體管元件形成用有源區(qū)相同，與對應(yīng)的阱區(qū)對應(yīng)地設(shè)置，用于對上述對應(yīng)的阱區(qū)供電；1對偽多晶硅布線，按照與構(gòu)成對應(yīng)的存儲單元列的存儲單元的負(fù)載晶體管相同的布局圖形而形成；以及1對偽共有接觸，用于按照與構(gòu)成對應(yīng)的存儲單元列的存儲單元的負(fù)載晶體管相同的布局圖形，將上述偽有源區(qū)與上述1對偽多晶硅布線電耦合，各上述供電單元的一對偽多晶硅布線被延伸配置，以便與鄰接的各上述供電單元的偽多晶硅布線相互共有，由上述一對偽多晶硅布線構(gòu)成對上述第1阱區(qū)供給上述第1電源電壓的上述第1電源線。
5.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，還具備多條單元電源線，與各上述存儲單元列對應(yīng)地配置，分別被設(shè)置成用于向?qū)?yīng)的列的存儲單元供給電源電壓，上述存儲單元列的至少1列構(gòu)成偽存儲單元列，與上述偽存儲單元列對應(yīng)地設(shè)置的單元電源線供給上述第1電源電壓，與上述偽存儲單元列對應(yīng)地設(shè)置的單元電源線與上述第1電源線電耦合。
6.如權(quán)利要求2所述的半導(dǎo)體存儲器件，其中，上述第1電源線具有在列和行方向上連續(xù)延伸的部分，具有將對應(yīng)的供電單元的上述1對偽共有接觸相互連接的臺階形狀的布線，上述第1電源線在行方向上呈曲折形狀連續(xù)延伸，對各供電單元供給第1電源電壓。
全文摘要
在第1金屬布線層上設(shè)置供給N阱電壓(VDDB)的金屬(312)。金屬(312)通過共有接觸(216和219)與設(shè)置在N阱區(qū)內(nèi)的有源層(300)進(jìn)行電耦合，對N阱區(qū)供給N阱電壓(VDDB)。在第3金屬布線層上設(shè)置供給P阱電壓(VSSB)的金屬(332、333)。供給N阱電壓(VDDB)的金屬(312)因形成使用了第1金屬布線層的金屬的結(jié)構(gòu)，故無需向下層的打基礎(chǔ)區(qū)域，只要確保P阱電壓(VSSB)的金屬(332、333)的向下層的打基礎(chǔ)區(qū)域即可。因此，可縮小供電單元(PMC)的Y方向的長度，并可縮小供電單元的布局面積。
文檔編號H01L23/522GK101071814SQ20071010290
公開日2007年11月14日 申請日期2007年5月11日 優(yōu)先權(quán)日2006年5月11日
發(fā)明者石井雄一郎 申請人:株式會社瑞薩科技