專利名稱：非易失性半導(dǎo)體存儲(chǔ)元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明系有關(guān)于一種存儲(chǔ)元件，且特別有關(guān)于一種側(cè)壁SONOS存儲(chǔ)元件的系統(tǒng)及其制造方法。
背景技術(shù)：
存儲(chǔ)元件在集成電路中是非常重要的，因?yàn)樗麄兛梢郧度氚雽?dǎo)體芯片以取代邏輯芯片與存儲(chǔ)芯片獨(dú)立的多芯片方式。非易失性存儲(chǔ)元件在沒有任何電力供應(yīng)的情況下可以維持所儲(chǔ)存的數(shù)據(jù)一段很長的時(shí)間。因此，非易失性存儲(chǔ)元件非常適用于編譯以及數(shù)據(jù)儲(chǔ)存，這也就是為什么嵌入式非易失性存儲(chǔ)體可以廣泛地應(yīng)用在各種產(chǎn)品上，例如小至存儲(chǔ)卡大至通訊IC。
相較于標(biāo)準(zhǔn)的浮動(dòng)?xùn)艠O存儲(chǔ)元件而言，具有硅-氧化物-氮化物-氧化物-硅的結(jié)構(gòu)的SONOS元件是一種較佳的非易失性存儲(chǔ)元件，因?yàn)槠渚哂休^佳的縮放特性以及易于整合至現(xiàn)有的CMOS工藝。而且，一些性能參數(shù)，例如寫入/擦除的次數(shù)以及所需的編譯電壓，都超越閃存元件。不幸的是，傳統(tǒng)SONOS元件的工藝通常非常復(fù)雜且昂貴，例如雙鑲嵌工藝。因此，業(yè)界急需一種改良的SONOS非易失性存儲(chǔ)元件的結(jié)構(gòu)及其制造方法。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例將考慮上述問題及需求并提出解決之道。本發(fā)明的目的之一是提供一種非易失性半導(dǎo)體存儲(chǔ)元件，包括置于基板上的柵極疊層、半導(dǎo)體間隔件、氧化物-氮化物-氧化物疊層、接觸墊。柵極疊層置于基板上，而該柵極疊層包括覆蓋柵極介電層的柵極電極。這些半導(dǎo)體間隔件與該柵極疊層的側(cè)壁相鄰且覆蓋該基板。該氧化物-氮化物-氧化物疊層置于這些間隔件與該柵極疊層之間，且置于該間隔件與該基板之間，所以該氧化物-氮化物-氧化物疊層在該柵極疊層的至少一側(cè)壁上具有大體上為L型的剖面。該接觸墊覆蓋該柵極電極與這些半導(dǎo)體間隔件，且與該柵極電極以及這些半導(dǎo)體間隔件形成電連接。該柵極電極與這些半導(dǎo)體間隔件包括多晶硅。該氧化物-氮化物-氧化物疊層包括第一氧化物層，厚度大體為50埃；第二氧化物層，厚度大體為70埃；以及氮化物層，夾置于該第一與第二氧化物層之間，該氮化物層的厚度大體為70埃。該存儲(chǔ)元件還包括與這些半導(dǎo)體間隔件相鄰的介電間隔件。該接觸墊還可以形成在位于該柵極電極與這些半導(dǎo)體間隔件之間的該氧化物-氮化物-氧化物疊層的內(nèi)凹部分內(nèi)。該接觸墊可以包括上方形成有金屬硅化物的外延硅。
根據(jù)本發(fā)明還提供一種非易失性半導(dǎo)體存儲(chǔ)元件，包括柵極疊層，置于半導(dǎo)體基板上，該柵極疊層包括覆蓋隧穿氧化物層的多晶硅柵極電極；多晶硅間隔件，與該柵極疊層的側(cè)壁相鄰且覆蓋該基板；氧化物-氮化物-氧化物疊層，置于所述間隔件與該柵極疊層之間，且置于該間隔件與該基板之間，所以該氧化物-氮化物-氧化物疊層在該柵極疊層的至少一側(cè)壁上具有大體上為L型的剖面；以及硅化物接觸墊，覆蓋該柵極電極與所述半導(dǎo)體間隔件，且與該柵極電極以及所述多晶硅間隔件形成電連接。其中該硅化物接觸墊包括硅化物部分與外延硅部分；其中該外延硅部分覆蓋該柵極電極與所述多晶硅間隔件，且與該柵極電極以及所述多晶硅間隔件形成電連接，且形成在位于該柵極電極與所述多晶硅間隔件之間的該氧化物-氮化物-氧化物疊層的內(nèi)凹部分，且該硅化物部分覆蓋該外延硅部分。
本發(fā)明的另一個(gè)目的是提供一種制造非易失性半導(dǎo)體存儲(chǔ)元件的方法。該方法包括本段落所敘述的下列步驟。這些步驟的順序可以變化；如果沒有特別指明的話，這些步驟可以前后依序、重疊、或并行而進(jìn)行。該方法包括形成柵極疊層于基板上，該柵極疊層包括柵極電極部分與柵極介電層部分；形成覆蓋該柵極疊層的氧化物-氮化物-氧化物疊層；沉積覆蓋該氧化物-氮化物-氧化物疊層的半導(dǎo)體層；移除部分的該半導(dǎo)體層與該氧化物-氮化物-氧化物疊層以定義鄰近該柵極疊層且覆蓋該基板的半導(dǎo)體間隔件，其中該氧化物-氮化物-氧化物疊層位于該間隔件與該柵極疊層之間，而且位于這些間隔件與該基板之間，所以該氧化物-氮化物-氧化物疊層在該柵極疊層的至少一側(cè)具有大體上為L型的剖面；以及形成覆蓋該柵極電極與該半導(dǎo)體間隔件的接觸墊，且該接觸墊與該柵極電極以及這些半導(dǎo)體間隔件形成電連接。沉積該半導(dǎo)體層的步驟包括沉積多晶硅，且其中該柵極電極包括多晶硅。該柵極介電層是隧穿氧化物。形成該氧化物-氮化物-氧化物疊層的步驟包括形成該氧化物-氮化物-氧化物疊層的第一氧化物層，該第一氧化物層的厚度大體為50埃；形成該氧化物-氮化物-氧化物疊層的氮化物層，該氮化物層的厚度大體為70埃；以及形成該氧化物-氮化物-氧化物疊層的第二氧化物層，該第二氧化物層的厚度大體為70埃。該方法還可以包括形成與這些半導(dǎo)體間隔件相鄰的介電間隔件。方法還包括從該柵極電極與該半導(dǎo)體間隔件的頂部回蝕一部分該氧化物-氮化物-氧化物疊層，其中形成該接觸墊的步驟包括形成覆蓋該柵極電極與這些半導(dǎo)體間隔件的接觸墊，其中該接觸墊與該柵極電極以及該半導(dǎo)體間隔件形成電連接，且該接觸墊深入位于該柵極電極以及這些半導(dǎo)體間隔件之間的該回蝕區(qū)域。形成該接觸墊的步驟包括形成金屬硅化物接觸墊。形成該接觸墊的步驟包括形成上方具有金屬硅化物的外延硅層。
本發(fā)明具有抑制短溝道效應(yīng)、接面漏電流以及寄生電阻的效果。同時(shí)，可以降低形成多余金屬接觸所需要的成本。
為了讓本發(fā)明的目的、特征、及優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合所附圖示，做詳細(xì)的說明。本發(fā)明說明書提供不同的實(shí)施例來說明本發(fā)明不同實(shí)施方式的技術(shù)特征。其中，實(shí)施例中的各元件的配置為說明之用，并非用以限制本發(fā)明。且實(shí)施例中附圖標(biāo)記的部分重復(fù)，是為了簡化說明，并非意指不同實(shí)施例之間的關(guān)聯(lián)性。


圖1A-1F是示出本發(fā)明一優(yōu)選實(shí)施例的非易失性SONOS存儲(chǔ)元件的工藝剖面圖。
圖2A-2B是示出本發(fā)明另一優(yōu)選實(shí)施例的工藝剖面圖。
其中，附圖標(biāo)記說明如下100～元件；102～半導(dǎo)體基板；104～柵極氧化物；106～多晶硅柵極電極；108～第一氧化物層；110～硅氮化物層；112～第二氧化層；114～多晶硅層；116～間隔件；118～導(dǎo)電層；120～外延硅層；122～硅化物接觸；200～元件。
具體實(shí)施例方式
請(qǐng)參考附圖，其中相似的參考標(biāo)記是通過不同角度說明相似的元件，且下列

本發(fā)明的實(shí)施例。這些附圖并不需要被縮放，而且為了說明的目的而在某些例子中這些附圖已經(jīng)被放大或簡化。本領(lǐng)域技術(shù)人員應(yīng)該了解根據(jù)本發(fā)明下列的實(shí)施可以做一些可能的應(yīng)用及變動(dòng)。
以下公開SONOS存儲(chǔ)元件及相關(guān)工藝。所公開的技術(shù)應(yīng)用非嵌入工藝以在柵極電極與相鄰的半導(dǎo)體間隔件之間創(chuàng)造氧化物-氮化物-氧化物疊層，如同在上述間隔件與上方具有元件的基板之間創(chuàng)造氧化物-氮化物-氧化物疊層一樣。所公開的原理接著提供一個(gè)與上述柵極電極以及半導(dǎo)體側(cè)壁間隔件形成電連接的導(dǎo)電接觸，如此一來，上述元件的單一接觸設(shè)計(jì)可使得元件尺寸及陣列更輕薄。
在一優(yōu)選實(shí)施例中，非易失性半導(dǎo)體存儲(chǔ)元件的工藝包括形成介電層于基板上、沉積第一半導(dǎo)體層在該介電層上以及之后移除部分上述介電層以及第一多晶硅層以定義柵極疊層。上述柵極疊層包括置于柵極介電層上方的柵極電極。上述工藝也包括形成氧化物-氮化物-氧化物疊層于上述柵極疊層上；以及沉積第二半導(dǎo)體層于上述氧化物-氮化物-氧化物疊層上。而且，上述工藝包括移除部分上述第二半導(dǎo)體層與上述氧化物-氮化物-氧化物疊層以定義與上述柵極疊層相鄰且覆蓋上述基板的半導(dǎo)體間隔件。上述間隔件包括形成于上述間隔件與上述柵極疊層之間以及形成于上述間隔件與上述基板之間的氧化物-氮化物-氧化物疊層。上述工藝用于形成接觸墊，上述接觸墊覆蓋上述柵極電極與半導(dǎo)體間隔件且彼此形成電連接。
由所公開的原理所構(gòu)建的非易失性半導(dǎo)體存儲(chǔ)元件可以包括柵極疊層，而此柵極疊層包括柵極電極與半導(dǎo)體間隔件；其中，上述柵極電極覆蓋在形成于基板上的柵極介電層上，且上述半導(dǎo)體間隔件與上述柵極疊層相鄰且覆蓋上述基板。氧化物-氮化物-氧化物疊層被置于上述間隔件與上述柵極疊層之間，且置于上述間隔件與上述基板之間。這樣的一個(gè)元件也可以包括接觸墊，且此接觸墊覆蓋上述柵極電極與上述半導(dǎo)體間隔件，且彼此之間形成電連接。接著，根據(jù)

下列優(yōu)選實(shí)施例。
圖1A-1F是示出本發(fā)明一優(yōu)選實(shí)施例的非易失性SONOS存儲(chǔ)元件的工藝剖面圖。圖1說明絕緣層104與多晶硅層106形成于半導(dǎo)體基板102上。上述層通過已知方法形成。在一優(yōu)選實(shí)施例中，半導(dǎo)體基板102是硅，另外也可以使用SOI基板。絕緣層104優(yōu)選為硅氧化物，也可以是加熱氧化物或隧穿氧化物。加熱氧化物104最后會(huì)用于形成元件的柵極氧化物，之后進(jìn)行多晶硅層106的沉積工藝。
接著，通過非嵌入式光刻蝕刻技術(shù)以定義柵極疊層，例如，如圖1B所示。上述兩層104、106的光刻蝕刻工藝可以在單一工藝步驟或多步驟中進(jìn)行，以形成柵極氧化物104與多晶硅柵極電極106。例如，可以在多晶硅層106上沉積光阻，然后進(jìn)行圖案化以及光刻工藝，留下被保護(hù)的最終元件的柵極疊層結(jié)構(gòu)。上述多晶硅與氧化物層104、106未被保護(hù)的區(qū)域則被蝕刻。
如圖1B所示的元件100，第一氧化物層108形成于多晶硅柵極電極106與柵極氧化物104上方，之后形成硅氮化物層110與第二氧化層112，如圖1C所示。上述層構(gòu)成氧化物-氮化物-氧化物疊層，此疊層被使用在存儲(chǔ)元件100之內(nèi)以儲(chǔ)存二位數(shù)據(jù)。另一個(gè)多晶硅層114沉積在上述柵極疊層與上述氧化物-氮化物-氧化物疊層上方。上述層108、110、112、114優(yōu)選與上述柵極疊層結(jié)構(gòu)(104、106)共形，因?yàn)樗麄兛梢砸恢碌厥褂靡阎瘜W(xué)氣相沉積法或?yàn)R鍍技術(shù)而沉積。不同層108、110、112的膜厚可以各自在10埃至100埃之間變化。在一優(yōu)選實(shí)施例中，第一氧化物層的厚度約50埃；硅氮化物層110的厚度約70埃；且第二氧化物層112的厚度約70埃。當(dāng)然，對(duì)上述層有益的厚度皆可使用。
而且，上述層108、110、11、114可以在單一步驟或多個(gè)步驟中沉積，而且可以在單一沉積反應(yīng)室或多個(gè)沉積反應(yīng)室內(nèi)進(jìn)行。在上述ONO疊層108、110、112之中，上述氮化物層110作為標(biāo)準(zhǔn)閃存的浮動(dòng)?xùn)艠O。換句話說，SONOS存儲(chǔ)元件100內(nèi)的編譯與擦除程序在氮化物層110內(nèi)實(shí)現(xiàn)，其中上述氮化物層110至少有一部分被周圍的氧化物層108、112包圍而絕緣。
上述SONOS存儲(chǔ)元件100通過非嵌入式光刻蝕刻技術(shù)而進(jìn)一步定義，以制造圖1D所示的結(jié)構(gòu)。如圖所示，上述層108、110、112、114的多余材料可通過沉積光阻、圖案化此光阻、以及之后蝕刻未被保護(hù)的區(qū)域而移除。而且，多晶硅層114的上部邊緣可以通過已知蝕刻技術(shù)而圓角化。在一優(yōu)選實(shí)施例中，可以使用化學(xué)干蝕技術(shù)已使多晶硅層114的端部圓角化，例如圖中所示的圓滑的間隔件輪廓。
如圖1D所示的元件，ONO疊層108、110、112可以選擇性地被蝕刻，如圖1E所示。如圖1E所示，ONO疊層108、110、112已經(jīng)經(jīng)過在垂直方向上從元件100的頂部輕微凹蝕的步驟。此步驟通常稱為回蝕步驟。薄化ONO疊層108、110、112使得后續(xù)工藝步驟更容易，而后續(xù)步驟例如是沉積接觸或?qū)щ姴牧嫌谏鲜霪B層108、110、112的上部。
在許多實(shí)施例中，在凹蝕上述ONO疊層108、110、112之前，可以在元件110周圍形成間隔件116以使元件110絕緣。此步驟例如圖1F(于下面內(nèi)容進(jìn)一步討論)所示。間隔件116可以是氧化物或氮化物，例如，有助于在后續(xù)工藝步驟中保護(hù)元件100。上述間隔件116也可以對(duì)抗?jié)撛诘沫h(huán)境傷害與促進(jìn)元件信賴度。而且，可以在硅基板102的表面及間隔件的外側(cè)被源極與漏極區(qū)域(圖未顯示)進(jìn)行離子注入，然而，上述離子注入步驟可以在間隔件116形成之前或之后進(jìn)行。
如圖1F所示的元件，在上述結(jié)構(gòu)上形成導(dǎo)電層118(例如，使用已知光刻工藝)。較佳者是，上述導(dǎo)電層118先被全面性地沉積在元件100上方。例如，上述導(dǎo)電層118可以是鎳鈦或者鈷；且使用例如是化學(xué)氣相沉積法等傳統(tǒng)技術(shù)而進(jìn)行沉積。在上述全面性沉積之后，蝕刻上述導(dǎo)電層118(例如，使用光刻以及干蝕技術(shù))以在元件100的上部定義導(dǎo)電接觸層118，如圖1F所示。之后進(jìn)行退火步驟以使得導(dǎo)電層118的剩余部分與上述多晶硅反應(yīng)并形成金屬硅化物。在一優(yōu)選實(shí)施例中，導(dǎo)電層118是硅化物接觸，例如是鎳硅化物、鈦硅化物或者鈷硅化物。而且，也可以形成其他形式的金屬接觸，例如鋁、金或者鎢。
在操作上述完成的元件100的時(shí)候，可以使用典型內(nèi)連線(例如銅栓塞)，以使得導(dǎo)體層118與元件100之間形成強(qiáng)而有力的電連接。而且，上述導(dǎo)體層118在柵極電極106與相鄰的多晶硅側(cè)壁114之間提供良好的電接觸。有必要的話，當(dāng)上述ONO疊層108、110、112相對(duì)厚的時(shí)候，這樣的接觸在元件100的上述區(qū)域之間更加重要。而且，也可以使用導(dǎo)電層118形成硅化物接觸于元件100的側(cè)壁。尤其是，一旦源極與漏極區(qū)域形成在元件100的側(cè)壁時(shí)，也可以選擇性地蝕刻導(dǎo)電層118以于源極與漏極區(qū)域上方形成硅化物墊，以促進(jìn)與后續(xù)所形成的內(nèi)連線之間的物理與電接觸。
通過使用根據(jù)以上所述的原理的工藝而形成半導(dǎo)體存儲(chǔ)元件100，可以發(fā)現(xiàn)下列優(yōu)點(diǎn)。例如，所公開的工藝的非嵌入性性質(zhì)導(dǎo)致元件在柵極電極與多晶硅側(cè)壁間隔件之間、以及側(cè)壁間隔件與基板之間具有氧化物-氮化物-氧化物疊層。結(jié)果，在所完成的元件內(nèi)有更大的區(qū)域包括上述氧化物-氮化物-氧化物疊層。
而且，即便在傳統(tǒng)工藝中(典型的鑲嵌工藝)，會(huì)在上述區(qū)域形成氧化物-氮化物-氧化物疊層，但是這樣的元件通常具有用于側(cè)壁間隔件(控制柵極)與柵極電極(字線)的隔離的電接觸。而且，這樣的鑲嵌工藝通常是復(fù)雜的(例如，因?yàn)樵噲D使柵極電極與側(cè)壁間隔件絕緣)，其經(jīng)常導(dǎo)致制造成本的增加。相反地，本發(fā)明所公開的技術(shù)導(dǎo)致一個(gè)元件具有形成在側(cè)壁間隔件柵極電極上方的單一接觸而且此單一接觸與上述側(cè)壁間隔件以及柵極電極形成電連接。而且，此工藝的非嵌入式本質(zhì)使用了一個(gè)簡單的制造程序而構(gòu)成這樣的一個(gè)元件。
在其他實(shí)施例中，并不形成硅化物接觸118以制造圖1F所示的最終元件100，反倒是在圖1E的元件100上形成外延硅層120而制造圖2A所示的元件200。當(dāng)ONO膜108、110、112非常厚的時(shí)候，外延硅層120在此實(shí)施例中是非常重要的。當(dāng)ONO膜108、110、120較厚的時(shí)候，在相鄰的多晶硅層106、114之間的空間增加了。結(jié)果，對(duì)于具有較寬空間的ONO疊層108、110、112的相鄰多晶硅層106、114而言，硅化物接觸的電性能下降?？梢允褂眠x擇性外延成長技術(shù)形成外延硅120。而且，選擇性外延成長可以抑制短溝道效應(yīng)、接面漏電流以及降低最終元件200的寄生電阻。
如圖2A所示的元件，可以在外延層120上形成硅化物接觸122，如圖2B所示。上述金屬硅化物122的形式包括鎳硅化物、鈦硅化物以及鈷硅化物，但是如前所述，任何有益的金屬硅化物都可以形成。在間隔件116的外圍邊緣形成金屬硅化物接觸122(在源極與漏極區(qū)域通常形成的地方)通過減少多余的工藝步驟而提供另外一個(gè)好處，也就是說降低形成多余金屬接觸所需要的成本。使用外延硅(或相似)層120與柵極電極106及側(cè)壁間隔件114而形成電連接的實(shí)施例通常具有抑制短溝道效應(yīng)、接面漏電流以及寄生電阻的效果；尤其是在柵極電極106與側(cè)壁間隔件114之間的間隙相對(duì)大的實(shí)施例中(例如，對(duì)于氧化物-氮化物-氧化物疊層108、110、112而言約100至300埃)。
雖然本發(fā)明已以優(yōu)選實(shí)施例公開如上，但其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1.一種制造非易失性半導(dǎo)體存儲(chǔ)元件的方法，該方法包括形成柵極疊層于基板上，該柵極疊層包括柵極電極部分與柵極介電層部分；形成覆蓋該柵極疊層的氧化物-氮化物-氧化物疊層；沉積覆蓋該氧化物-氮化物-氧化物疊層的半導(dǎo)體層；移除部分的該半導(dǎo)體層與該氧化物-氮化物-氧化物疊層以定義鄰近該柵極疊層且覆蓋該基板的半導(dǎo)體間隔件，其中該氧化物-氮化物-氧化物疊層位于該間隔件與該柵極疊層之間，而且位于所述間隔件與該基板之間，所以該氧化物-氮化物-氧化物疊層在該柵極疊層的至少一側(cè)具有大體上為L型的剖面；以及形成覆蓋該柵極電極與該半導(dǎo)體間隔件的接觸墊，且該接觸墊與該柵極電極以及所述半導(dǎo)體間隔件形成電連接。
2.如權(quán)利要求1所述的制造非易失性半導(dǎo)體存儲(chǔ)元件的方法，其中形成該氧化物-氮化物-氧化物疊層的步驟包括形成該氧化物-氮化物-氧化物疊層的第一氧化物層，該第一氧化物層的厚度大體為50埃；形成該氧化物-氮化物-氧化物疊層的氮化物層，該氮化物層的厚度大體為70埃；以及形成該氧化物-氮化物-氧化物疊層的第二氧化物層，該第二氧化物層的厚度大體為70埃。
3.如權(quán)利要求1所述的制造非易失性半導(dǎo)體存儲(chǔ)元件的方法，還包括形成與所述半導(dǎo)體間隔件相鄰的介電間隔件。
4.如權(quán)利要求1所述的制造非易失性半導(dǎo)體存儲(chǔ)元件的方法，還包括從該柵極電極與該半導(dǎo)體間隔件的頂部回蝕一部分該氧化物-氮化物-氧化物疊層，其中形成該接觸墊的步驟包括形成覆蓋該柵極電極與所述半導(dǎo)體間隔件的接觸墊，其中該接觸墊與該柵極電極以及該半導(dǎo)體間隔件形成電連接，且該接觸墊深入位于該柵極電極以及所述半導(dǎo)體間隔件之間的該回蝕區(qū)域。
5.如權(quán)利要求4所述的制造非易失性半導(dǎo)體存儲(chǔ)元件的方法，其中形成該接觸墊的步驟包括形成金屬硅化物接觸墊。
6.如權(quán)利要求4所述的制造非易失性半導(dǎo)體存儲(chǔ)元件的方法，其中形成該接觸墊的步驟包括形成上方具有金屬硅化物的外延硅層。
7.一種非易失性半導(dǎo)體存儲(chǔ)元件，包括柵極疊層，置于基板上，該柵極疊層包括覆蓋柵極介電層的柵極電極；半導(dǎo)體間隔件，與該柵極疊層的側(cè)壁相鄰且覆蓋該基板；氧化物-氮化物-氧化物疊層，置于所述間隔件與該柵極疊層之間，且置于該間隔件與該基板之間，所以該氧化物-氮化物-氧化物疊層在該柵極疊層的至少一側(cè)壁上具有大體上為L型的剖面；以及接觸墊，覆蓋該柵極電極與所述半導(dǎo)體間隔件，且與該柵極電極以及所述半導(dǎo)體間隔件形成電連接。
8.如權(quán)利要求7所述的非易失性半導(dǎo)體存儲(chǔ)元件，其中該柵極電極與所述半導(dǎo)體間隔件包括多晶硅。
9.如權(quán)利要求7所述的非易失性半導(dǎo)體存儲(chǔ)元件，其中該氧化物-氮化物-氧化物疊層包括第一氧化物層，厚度大體為50埃；第二氧化物層，厚度大體為70埃；以及氮化物層，夾置于該第一與第二氧化物層之間，該氮化物層的厚度大體為70埃。
10.如權(quán)利要求7所述的非易失性半導(dǎo)體存儲(chǔ)元件，還包括與所述半導(dǎo)體間隔件相鄰的介電間隔件。
11.如權(quán)利要求7項(xiàng)所述的非易失性半導(dǎo)體存儲(chǔ)元件，其中該接觸墊還形成在位于該柵極電極與所述半導(dǎo)體間隔件之間的該氧化物-氮化物-氧化物疊層的內(nèi)凹部分內(nèi)。
12.如權(quán)利要求11的非易失性半導(dǎo)體存儲(chǔ)元件，其中該接觸墊包括金屬硅化物。
13.如權(quán)利要求9所述的非易失性半導(dǎo)體存儲(chǔ)元件，其中該接觸墊包括上方形成有金屬硅化物的外延硅。
14.一種非易失性半導(dǎo)體存儲(chǔ)元件，包括柵極疊層，置于半導(dǎo)體基板上，該柵極疊層包括覆蓋隧穿氧化物層的多品硅柵極電極；多晶硅間隔件，與該柵極疊層的側(cè)壁相鄰且覆蓋該基板；氧化物-氮化物-氧化物疊層，置于所述間隔件與該柵極疊層之間，且置于該間隔件與該基板之間，所以該氧化物-氮化物-氧化物疊層在該柵極疊層的至少一側(cè)壁上具有大體上為L型的剖面；以及硅化物接觸墊，覆蓋該柵極電極與所述半導(dǎo)體間隔件，且與該柵極電極以及所述多晶硅間隔件形成電連接。
15.如權(quán)利要求14所述的非易失性半導(dǎo)體存儲(chǔ)元件，其中該硅化物接觸墊包括硅化物部分與外延硅部分；其中該外延硅部分覆蓋該柵極電極與所述多晶硅間隔件，且與該柵極電極以及所述多晶硅間隔件形成電連接，且形成在位于該柵極電極與所述多晶硅間隔件之間的該氧化物-氮化物-氧化物疊層的內(nèi)凹部分，且該硅化物部分覆蓋該外延硅部分。
全文摘要
一種非易失性半導(dǎo)體存儲(chǔ)元件，包括置于基板上的柵極疊層、半導(dǎo)體間隔件、氧化物—氮化物—氧化物疊層、接觸墊。這些半導(dǎo)體間隔件與該柵極疊層的側(cè)壁相鄰且覆蓋該基板。該氧化物—氮化物—氧化物疊層置于這些間隔件與該柵極疊層之間，且置于該間隔件與該基板之間，所以該氧化物—氮化物—氧化物疊層在該柵極疊層的至少一側(cè)壁上具有大體上為L型的剖面。該接觸墊覆蓋該柵極電極與這些半導(dǎo)體間隔件，且與該柵極電極以及該半導(dǎo)體間隔件形成電連接。本發(fā)明具有抑制短溝道效應(yīng)、接面漏電流以及寄生電阻的效果并降低形成多余金屬接觸所需要的成本。
文檔編號(hào)H01L21/768GK101055853SQ20071008545
公開日2007年10月17日 申請(qǐng)日期2007年3月5日 優(yōu)先權(quán)日2006年4月11日
發(fā)明者李自強(qiáng), 李宗霖, 黃俊仁 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司