專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造技術(shù)，尤其涉及一種有效地應(yīng)用于需要安全性的半導(dǎo)體器件，例如IC(集成電路)卡及其制造的技術(shù)。
背景技術(shù)：
WO03/015169公開一種提高在半導(dǎo)體器件中存儲(chǔ)的信息的安全性的技術(shù)。更具體地說(shuō)，提供電源電壓以將驅(qū)動(dòng)電壓提供到半導(dǎo)體芯片中的集成電路的布線如此形成，以便覆蓋半導(dǎo)體芯片的主表面。如果去除布線以便分析存儲(chǔ)在芯片中的信息，集成電路將變得不可操作以防止信息分析。還提供用于檢測(cè)布線處理的處理檢測(cè)電路。當(dāng)處理檢測(cè)電路檢測(cè)到布線的處理時(shí)，集成電路適合于復(fù)位。
日本未經(jīng)審查專利公布No.2000-183291公開一種半導(dǎo)體器件，其使得難以分析電路結(jié)構(gòu)從而防止其他人對(duì)電路結(jié)構(gòu)的未授權(quán)復(fù)制或模仿或者信息的篡改。更具體地說(shuō)，幾乎不透光的應(yīng)變氧化鋁膜和導(dǎo)電金屬膜的層壓提供在半導(dǎo)體芯片的電路結(jié)構(gòu)上形成的保護(hù)膜上。

發(fā)明內(nèi)容
在IC卡(半導(dǎo)體器件)中，數(shù)據(jù)從存儲(chǔ)器中的讀取以及到存儲(chǔ)器中的寫入由包含在其中的CPU(中央處理單元)的功能管理。IC卡自身具有執(zhí)行加密處理的高安全性功能。因?yàn)樗哂斜却趴ǜ蟮拇鎯?chǔ)容量，IC卡已經(jīng)考慮在包括金融、配送、醫(yī)療服務(wù)、交通、運(yùn)輸和教育的領(lǐng)域中用作信息存儲(chǔ)介質(zhì)。
IC卡通常具有在基本上與名片相同大小的塑料膜的一部分中形成的凹槽，并且封裝的半導(dǎo)體芯片嵌入凹槽中。包括多層布線、MISFET等的元件在半導(dǎo)體芯片中形成，并且表面保護(hù)膜在芯片的最上層上形成。如此構(gòu)造的IC卡需要具有高安全性特征。為此，使關(guān)于在半導(dǎo)體芯片內(nèi)部形成的多層布線的布局的信息不可見，從而使得難以分析在半導(dǎo)體芯片內(nèi)部形成的集成電路是重要的。
提高存儲(chǔ)在半導(dǎo)體器件，例如IC卡中的信息的安全性的技術(shù)包括涉及使用在半導(dǎo)體芯片中形成的布線層形成安全性屏蔽圖案以便提供信息安全性的技術(shù)。例如，該技術(shù)涉及形成嵌入布線之間的自由空間中的偽圖案或布線，從而使得難以讀取關(guān)于多層布線的布局信息。此外，另一種技術(shù)涉及形成覆蓋半導(dǎo)體芯片的一個(gè)功能模塊例如掩模ROM(只讀存儲(chǔ)器)、邏輯電路或SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)的相對(duì)大的整體圖案，從而使在整體圖案下面存在的功能模塊較不可識(shí)別。而且，提出所謂主動(dòng)式屏蔽技術(shù)，其涉及布置與電源布線和GND布線相鄰形成的布線圖案，并且當(dāng)電檢測(cè)到開路或短路時(shí)強(qiáng)制復(fù)位在半導(dǎo)體芯片中或半導(dǎo)體芯片上形成的集成電路。
另一方面，近年來(lái)，IC卡需要具有對(duì)可能通過(guò)用光照射半導(dǎo)體芯片并且供給電流通過(guò)在半導(dǎo)體芯片中形成的pn結(jié)等而使得IC卡出現(xiàn)故障的測(cè)量的抵抗。為了解決該問題，提出一種技術(shù)，其涉及將設(shè)計(jì)以由pn結(jié)等檢測(cè)光，并且強(qiáng)制復(fù)位在半導(dǎo)體芯片中形成的集成電路的光檢測(cè)器嵌入芯片中。也提出另一種技術(shù)，其涉及在半導(dǎo)體芯片的最上層上形成的表面保護(hù)膜(鈍化膜)上提供不透光材料。
形成覆蓋功能模塊的整體圖案的上述技術(shù)具有截止光，例如激光或閃光的顯著效應(yīng)，但是具有如下問題，即整體圖案可以由物理方法例如FIB(聚焦離子束)相對(duì)容易地去除。
相反，主動(dòng)式屏蔽技術(shù)設(shè)計(jì)以檢測(cè)開路或短路，以便當(dāng)布線圖案由物理方法故意去除時(shí)復(fù)位集成電路。主動(dòng)式屏蔽技術(shù)具有對(duì)物理攻擊的顯著抵抗。但是，因?yàn)楣鈧鬏斖ㄟ^(guò)布線之間的空間，主動(dòng)式屏蔽技術(shù)具有如下問題，即它對(duì)使用光的攻擊敏感。在這點(diǎn)上，對(duì)于形成偽圖案的技術(shù)同樣適用。
整體圖案形成技術(shù)與主動(dòng)式屏蔽技術(shù)的結(jié)合可以獲得二者的優(yōu)點(diǎn)。但是，這導(dǎo)致因與基本上實(shí)際布線無(wú)關(guān)的布線層數(shù)目的增加而引起的半導(dǎo)體器件成本的增加的另一個(gè)問題。
在半導(dǎo)體芯片中提供光檢測(cè)器的技術(shù)中，可以裝配在芯片中的光檢測(cè)器的數(shù)目是有限的。如果約束光束，例如聚集光或激光，施加到芯片而避開光檢測(cè)器的位置，那些檢測(cè)器不能不利地檢測(cè)光。在表面保護(hù)膜外部提供的光阻擋材料可能容易不利地去除而對(duì)半導(dǎo)體芯片自身不具有任何影響。
因此，本發(fā)明的目的在于提供一種提高存儲(chǔ)在半導(dǎo)體器件中的信息的安全性的技術(shù)。
本發(fā)明的上述和其他目的以及新的特征將從下面參考附隨附圖的描述中明顯。
在本申請(qǐng)中公開的本發(fā)明的典型特征的概要將如下簡(jiǎn)要地描述。
根據(jù)本發(fā)明一方面的半導(dǎo)體器件包括(a)在半導(dǎo)體襯底上形成的最上布線層，(b)在最上布線層上形成的層間絕緣膜，以及(c)在層間絕緣膜上形成的表面保護(hù)膜。削弱可見光和特定波長(zhǎng)范圍內(nèi)的激光的有色薄膜在層間絕緣膜中或?qū)娱g絕緣膜處形成。
根據(jù)本發(fā)明另一方面制造半導(dǎo)體器件的方法包括步驟(a)在半導(dǎo)體襯底上形成布線層，(b)在布線層上形成層間絕緣膜，以及(c)在層間絕緣膜上形成表面保護(hù)膜。(b)步驟包括(d)形成削弱可見光和特定波長(zhǎng)范圍內(nèi)的激光的有色薄膜的步驟。
由這里公開的本發(fā)明的典型特征獲得的效應(yīng)將如下簡(jiǎn)要地描述。
半導(dǎo)體芯片的層間絕緣膜中有色薄膜的這種形成可以減小半導(dǎo)體芯片中的電路信息被讀出的可能性，從而防止因光的照射而引起的半導(dǎo)體器件的故障。


圖1是顯示根據(jù)本發(fā)明第一優(yōu)選實(shí)施方案的IC卡的整體平面圖；圖2是沿著圖1的線A-A而獲取的剖面圖；圖3是顯示圖2的修改實(shí)例的剖面圖；圖4是顯示在半導(dǎo)體芯片中形成的各個(gè)元件的布局結(jié)構(gòu)的頂視圖；圖5是顯示第一實(shí)施方案的半導(dǎo)體器件的剖面的剖面圖；圖6是顯示第一實(shí)施方案的半導(dǎo)體器件的制造步驟的剖面圖；圖7是顯示圖6的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖8是顯示圖7的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖9是顯示圖8的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖10是顯示圖9的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖11是顯示圖10的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖12是顯示圖11的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖13是顯示圖12的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖14是顯示圖13的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖15是說(shuō)明形成有色薄膜的步驟的流程圖；圖16是顯示圖14的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖17是顯示圖16的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖18是顯示圖17的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；
圖19是根據(jù)本發(fā)明第二優(yōu)選實(shí)施方案的半導(dǎo)體器件的剖面的剖面圖；圖20是顯示第二實(shí)施方案的半導(dǎo)體器件的制造步驟的剖面圖；圖21是顯示圖20的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖22是顯示圖21的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖23是顯示圖22的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖24是顯示圖23的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖25是顯示圖24的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖26是顯示第二實(shí)施方案的修改實(shí)例的剖面圖；圖27是顯示第二實(shí)施方案的另一個(gè)修改實(shí)例的剖面圖；圖28是顯示根據(jù)本發(fā)明第三優(yōu)選實(shí)施方案的半導(dǎo)體器件的制造步驟的剖面圖；圖29是顯示圖28的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖30是顯示圖29的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖31是顯示圖30的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖32是根據(jù)本發(fā)明第四優(yōu)選實(shí)施方案的半導(dǎo)體器件的剖面圖；圖33是顯示第四優(yōu)選實(shí)施方案的半導(dǎo)體器件的制造步驟的剖面圖；圖34是顯示圖33的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；圖35是顯示圖34的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖；以及圖36是顯示圖35的步驟之后，半導(dǎo)體器件的制造步驟的剖面圖。
具體實(shí)施例方式
如果為了方便必要的話，下面的實(shí)施方案將通過(guò)劃分成多個(gè)部分或?qū)嵤┓桨竵?lái)描述。但是，除非另外指定，它們并不是彼此不相關(guān)。實(shí)施方案中的一個(gè)應(yīng)與另一個(gè)的一些或全部的修改、細(xì)節(jié)和補(bǔ)充說(shuō)明相關(guān)。
當(dāng)在實(shí)施方案的下面描述中涉及元件的數(shù)目等(包括件數(shù)，數(shù)值，數(shù)量，范圍等)時(shí)，其數(shù)目并不局限于特定數(shù)目，并且可以大于、或小于、或等于特定數(shù)目，除非原則上另外指定且明確局限于特定數(shù)目。
同樣無(wú)需說(shuō)，在實(shí)施方案的下面描述中使用的組成部分(元件或處理步驟等)不總是必需的，除非原則上另外指定或認(rèn)為明確地必需。
類似地，當(dāng)在實(shí)施方案的下面描述中涉及組成部分等的形狀、位置關(guān)系等，它們將包括與它們的形狀等基本上相似或類似的形狀，除非原則上另外指定或認(rèn)為不明確如此等。對(duì)于上述數(shù)值和范圍同樣適用。
為了說(shuō)明實(shí)施方案，相同的附圖標(biāo)記原則上遍及所有附圖用來(lái)指相同或類似的部分，因此將省略其重復(fù)描述。
第一優(yōu)選實(shí)施方案圖1是根據(jù)本發(fā)明第一優(yōu)選實(shí)施方案的IC卡(半導(dǎo)體器件)1的整體平面圖。圖2是沿著圖1的線A-A而獲取的剖面圖。
IC卡1在包括金融、配送、醫(yī)療服務(wù)、交通、運(yùn)輸和教育的領(lǐng)域中用作各種信息存儲(chǔ)介質(zhì)，例如電子貨幣、信用卡、蜂窩式電話、付費(fèi)衛(wèi)星廣播接收器、身份證、執(zhí)照、保險(xiǎn)卡、電子海圖、電子鐵路票等。IC卡1由具有例如矩形平面形狀的塑料膜制成。IC卡長(zhǎng)和寬例如大約為85.47～85.72mm×53.92～54.03mm，以及厚度大約為0.68～1.84mm。
具有基本上矩形平面形狀的信息存儲(chǔ)區(qū)2提供在IC卡1的主表面的一部分中。信息存儲(chǔ)區(qū)2如圖2中所示具有形成于其中的凹槽3，并且半導(dǎo)體芯片4包含于其中的封裝5嵌入凹槽3中。信息存儲(chǔ)區(qū)2的長(zhǎng)和寬例如大約為11.4×12.6mm。
半導(dǎo)體芯片4裝配在封裝襯底5a上，其主表面(器件形成表面)指向凹槽3的底部，且其背面與封裝襯底5a接觸。半導(dǎo)體芯片4具有經(jīng)由例如金(Au)制成的焊絲5b連接到在封裝襯底5a上形成的焊臺(tái)(電極)的焊墊。如此構(gòu)造的半導(dǎo)體芯片4和焊絲5b由例如環(huán)氧樹脂制成的密封樹脂5c密封。封裝襯底5a的背表面，也就是，與半導(dǎo)體芯片4的裝配表面相對(duì)的表面面向IC卡1的前表面?zhèn)?。多個(gè)電極在封裝襯底5a的背表面上形成以電連接到在封裝襯底5a的前表面(半導(dǎo)體芯片4的裝配表面)上形成的焊臺(tái)(電極)。通過(guò)這些電極，半導(dǎo)體芯片4可以從外部訪問。也就是，數(shù)據(jù)可以經(jīng)由在IC卡1的表面上形成的多個(gè)電極發(fā)送到嵌入IC卡1內(nèi)部的半導(dǎo)體芯片4以及從那里接收。
供使用的半導(dǎo)體芯片4的裝配方法可能不僅包括如圖2中所示的方法，而且包括例如圖3中所示的面向下的焊接方案。也就是，可以使用這種方案，其中凸塊電極5d在半導(dǎo)體芯片4的外部端子上形成，且半導(dǎo)體芯片4裝配在封裝襯底5a上，芯片4的主表面指向封裝襯底5a。半導(dǎo)體芯片4經(jīng)由凸塊電極5d電連接到在封裝襯底5a上形成的布線。
現(xiàn)在，下面將描述半導(dǎo)體芯片4中形成的集成電路的布局結(jié)構(gòu)。圖4顯示在半導(dǎo)體芯片4中形成的各個(gè)元件的布局結(jié)構(gòu)的頂視圖。參考圖4，芯片4包括CPU(中央處理單元)12，ROM(只讀存儲(chǔ)器)13，RAM(隨機(jī)存取存儲(chǔ)器)14，EEPROM(電可擦除可編程只讀存儲(chǔ)器)15，模擬電路16，以及焊墊17。
CPU(電路)12稱作中央處理單元，是計(jì)算機(jī)的心臟。CPU 12從存儲(chǔ)設(shè)備中讀取命令并且解釋它以基于命令執(zhí)行各種計(jì)算和控制。為此，CPU 12需要高速處理。在半導(dǎo)體芯片4上形成的元件中包括在CPU 12中的MISFET(金屬絕緣物半導(dǎo)體場(chǎng)效應(yīng)晶體管)需要相對(duì)高的電流驅(qū)動(dòng)能力。換句話說(shuō)，CPU 12由具有低耐壓的MISFET形成。
ROM(電路)13是以永久形式將數(shù)據(jù)存儲(chǔ)于其中且不能更改數(shù)據(jù)的存儲(chǔ)器。它稱作只讀存儲(chǔ)器。ROM 13具有兩種類型的結(jié)構(gòu)，也就是MISFET串聯(lián)的NAND型，和MISFET并聯(lián)的NOR型。當(dāng)需要高封裝密度時(shí)使用NAND型，而當(dāng)需要高操作速度時(shí)經(jīng)常使用NOR型。因?yàn)镽OM 13也需要高速操作性能，構(gòu)成ROM 13的MISFET必須具有相對(duì)高的電流驅(qū)動(dòng)能力。換句話說(shuō)，ROM 13由具有低耐壓的MISFET形成。
RAM(電路)14是可以隨機(jī)方式，也就是根據(jù)需要讀取存儲(chǔ)的數(shù)據(jù)和寫入新數(shù)據(jù)的存儲(chǔ)器。它稱作允許隨機(jī)讀取和寫入的隨機(jī)存取存儲(chǔ)器。用作IC存儲(chǔ)器的RAM 14可以兩種類型獲得，也就是，使用動(dòng)態(tài)電路的DRAM(動(dòng)態(tài)RAM)和使用靜態(tài)電路的SRAM(靜態(tài)RAM)。DRAM是需要存儲(chǔ)操作的允許隨機(jī)讀取和寫入的存儲(chǔ)器，而SRAM是不需要存儲(chǔ)操作的允許隨機(jī)讀取和寫入的存儲(chǔ)器。因?yàn)镽AM 14也需要高速操作性能，構(gòu)成RAM 14的MISFET需要相對(duì)高的電流驅(qū)動(dòng)能力。換句話說(shuō)，RAM 14由具有低耐壓的MISFET形成。
EEPROM 15是一種可以用電力重寫以便允許寫入和擦除操作的非易失性存儲(chǔ)器。它稱作電可擦除可編程只讀存儲(chǔ)器。EEPROM 15的存儲(chǔ)單元由例如MONOS(金屬氧化物氮化物氧化物半導(dǎo)體)型晶體管，以及MNOS(金屬氮化物氧化物半導(dǎo)體)型晶體管組成以用于存儲(chǔ)(存儲(chǔ)器)。EEPROM 15的寫入和擦除操作利用例如Fowler-Nordheim隧道效應(yīng)。應(yīng)當(dāng)注意，使用熱電子和熱空穴的寫入和擦除操作也是可能的。
當(dāng)寫入EEPROM 5時(shí)，高電位差(大約12V)在MONOS晶體管中產(chǎn)生以用于存儲(chǔ)，所以需要具有相對(duì)高的耐壓的晶體管作為MONOS晶體管以用于存儲(chǔ)。
模擬電路16是處理隨著時(shí)間過(guò)去連續(xù)性變化的電壓或電流信號(hào)，也就是模擬信號(hào)的電路。模擬電路16具有例如放大電路，轉(zhuǎn)換電路，調(diào)制電路，振蕩電路，電源電路等。在芯片4上形成的元件中，具有相對(duì)高的耐壓的MISFET用于這些模擬電路16。
焊墊17是用于外部連接的電極。換句話說(shuō)，在半導(dǎo)體芯片4中形成的集成電路經(jīng)由焊墊17連接到外部。例如，焊墊17連接到圖2中所示的焊絲5b，并且焊絲5b連接到封裝襯底5a的焊臺(tái)。這樣，半導(dǎo)體芯片4經(jīng)由焊墊17電連接到外部。
現(xiàn)在，將參考圖5描述在半導(dǎo)體芯片4內(nèi)部形成的元件結(jié)構(gòu)的實(shí)例。圖5是顯示根據(jù)第一實(shí)施方案的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。圖5顯示CMISFET(互補(bǔ)金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管)形成于其中的區(qū)域的剖面。
在圖5中，元件分離區(qū)21在由例如單晶硅制成的半導(dǎo)體襯底20上形成。提供元件分離區(qū)21以分離元件并防止那些元件之間的干擾。每個(gè)元件在由元件分離區(qū)21分離的有源區(qū)中形成。
在由元件分離區(qū)21分離的有源區(qū)中，p型阱22在n通道型MISFET形成區(qū)中形成，而n型阱23在p通道型MISFET形成區(qū)中形成。p型阱22是p型雜質(zhì)例如硼(B)引入其中的半導(dǎo)體襯底20的半導(dǎo)體區(qū)，n型阱23是n型雜質(zhì)例如磷(P)或砷(As)引入其中的半導(dǎo)體襯底20的半導(dǎo)體區(qū)。
首先，下面將描述在p型阱22上形成的n通道型MISFETQ1的結(jié)構(gòu)。在n通道型MISFETQ1中，由例如氧化硅膜制成的柵極絕緣膜24在p型阱22上形成。在柵極絕緣膜24上，形成由例如多晶硅膜制成的柵電極25a。用于保護(hù)柵電極25a的覆蓋絕緣膜26在柵電極25a上形成。覆蓋絕緣膜26由例如氧化硅膜形成。
側(cè)壁27在柵電極25a的兩個(gè)側(cè)壁上形成。包含低含量n型雜質(zhì)的半導(dǎo)體擴(kuò)散區(qū)28在半導(dǎo)體襯底20上側(cè)壁27下形成。包含高含量n型雜質(zhì)的擴(kuò)散區(qū)29形成，與側(cè)壁27相配。側(cè)壁27由絕緣膜例如氧化硅膜制成。低含量n型雜質(zhì)擴(kuò)散區(qū)28和高含量n型雜質(zhì)擴(kuò)散區(qū)29具有引入到那里的n型雜質(zhì)，例如硼或砷。擴(kuò)散區(qū)28和擴(kuò)散區(qū)29分別形成LDD(輕摻雜漏極)結(jié)構(gòu)的源極區(qū)和漏極區(qū)。高含量n型雜質(zhì)擴(kuò)散區(qū)29具有的引入到其中的n型雜質(zhì)的含量比低含量n型雜質(zhì)擴(kuò)散區(qū)28高。
然后，下面將描述在n型阱23上形成的p通道型MISFETQ2的結(jié)構(gòu)。在p通道型MISFETQ2中，由例如氧化硅膜制成的柵極絕緣膜24在n型阱23上形成。在柵極絕緣膜24上，形成由例如多晶硅膜制成的柵電極25b。覆蓋絕緣膜26在柵電極25b上形成以保護(hù)電極25b。覆蓋絕緣膜26由例如氧化硅膜形成。
在柵電極25b的兩個(gè)側(cè)壁上，另外的側(cè)壁27形成。包含低含量p型雜質(zhì)的半導(dǎo)體擴(kuò)散區(qū)30在半導(dǎo)體襯底20上側(cè)壁27下形成。包含高含量p型雜質(zhì)的半導(dǎo)體擴(kuò)散區(qū)31形成，與側(cè)壁27相配。側(cè)壁27由絕緣膜，例如氧化硅膜制成。低含量p型雜質(zhì)擴(kuò)散區(qū)30和高含量p型雜質(zhì)擴(kuò)散區(qū)31具有引入到那里的p型雜質(zhì)，例如磷。低含量p型雜質(zhì)擴(kuò)散區(qū)30和高含量p型雜質(zhì)擴(kuò)散區(qū)31分別形成LDD結(jié)構(gòu)的源極區(qū)和漏極區(qū)。高含量p型雜質(zhì)擴(kuò)散區(qū)31具有的引入到其中的p型雜質(zhì)的含量比低含量p型雜質(zhì)擴(kuò)散區(qū)30高。
雖然沒有顯示，由例如硅化鈷制成的金屬硅化物層可以在第一實(shí)施方案的柵電極25a和25b，高含量n型雜質(zhì)擴(kuò)散區(qū)29，以及高含量p型雜質(zhì)擴(kuò)散區(qū)31上形成。在該情況下，覆蓋絕緣膜26不在柵電極25a和25b上形成。這種金屬硅化物層的形成可以降低表面接觸電阻。注意，其他材料的金屬硅化物層可能包括例如硅化鎳，硅化鈦等。
這樣，n通道型MISFETQ1和p通道型MISFETQ2在半導(dǎo)體襯底20上形成。接下來(lái)，下面將描述在n通道型MISFETQ1和p通道型MISFETQ2上形成的布線結(jié)構(gòu)。
氮化硅膜32和氧化硅膜33在n通道型MISFETQ1和p通道型MISFETQ2上形成。氮化硅膜32和氧化硅膜33形成層間絕緣膜，接觸孔34在其中形成。接觸孔34的底部到達(dá)高含量n型雜質(zhì)擴(kuò)散區(qū)29或高含量p型雜質(zhì)擴(kuò)散區(qū)31。
在接觸孔34內(nèi)部，嵌入導(dǎo)電膜以形成插塞35。插塞35由例如阻擋導(dǎo)電膜和鎢膜的層壓膜形成。阻擋導(dǎo)電膜具有防止構(gòu)成鎢膜的鎢擴(kuò)散到插塞35外部的功能。阻擋導(dǎo)電膜由例如鈦涂層和氮化鈦涂層的層壓膜(在下文稱作鈦/氮化鈦膜)形成。
用作第一布線層的布線36在插塞35上形成以電連接到插塞35。布線36由包括例如鈦/氮化鈦膜，鋁膜，和鈦/氮化鈦膜的層壓膜形成。注意，代替鋁膜，可以使用鋁合金膜。
然后，用作層間絕緣膜的氧化硅膜37形成以覆蓋布線36，并且插塞38形成以穿透氧化硅膜37。插塞38的底部到達(dá)布線36。用作第二布線層的布線39在插塞38上形成。
用作層間絕緣膜的氧化硅膜40形成以覆蓋布線39的周圍，并且插塞41形成以穿透氧化硅膜40。插塞41的底部到達(dá)布線39，并且插塞41和布線39彼此電連接。
用作最上布線層的布線42在插塞41上形成以電連接到插塞41。并且，氧化硅膜43形成以覆蓋布線42的周圍。有色薄膜44在氧化硅膜43上形成，并且氧化硅膜45在有色薄膜44上形成。用作表面保護(hù)膜的氮化硅膜46在氧化硅膜45上形成。表面保護(hù)膜是作為最上層形成的膜，并且具有保護(hù)半導(dǎo)體芯片不受機(jī)械應(yīng)力和雜質(zhì)摻入的功能。雖然在圖5中布線層的數(shù)目是三，這是說(shuō)明性的，并且本發(fā)明并不局限于此。本發(fā)明可以適用于布線層的數(shù)目大于、或小于、或等于三的情況。
根據(jù)第一實(shí)施方案的特征之一是提供有色薄膜44。換句話說(shuō)，半導(dǎo)體器件包括在半導(dǎo)體襯底20上形成的最上布線層(布線42)，在最上布線層上形成的層間絕緣膜(氧化硅膜43和氧化硅膜45)，以及在層間絕緣膜上形成的表面保護(hù)膜(氮化硅膜46)。半導(dǎo)體器件其特征在于削弱可見光和特定波長(zhǎng)范圍內(nèi)的激光的有色薄膜44在層間絕緣膜中形成。
因此，有色薄膜44的形成可以使在薄膜44下面形成的布線圖案不可見。這使得難以讀出在半導(dǎo)體芯片內(nèi)部形成的多層布線的布局信息，從而分析在芯片內(nèi)部形成的集成電路。也就是，在IC卡等中使用的半導(dǎo)體芯片可以保證信息的高安全性。
在已知的半導(dǎo)體器件中，沒有有色薄膜在層間絕緣膜中形成。也就是，氧化硅膜在層間絕緣膜中使用，并且氮化硅膜用作表面保護(hù)膜。因?yàn)檠趸枘ず偷枘た梢詡鬏斂梢姽?，作為底層形成的布線圖案可以使用例如顯微鏡等觀察。讀出布線圖案并分析在半導(dǎo)體芯片中形成的集成電路，這可能導(dǎo)致包括未授權(quán)篡改的濫用。
為了提高半導(dǎo)體芯片的安全性，已知一種技術(shù)，其涉及形成覆蓋一個(gè)功能模塊的相對(duì)大的整體圖案，從而使在整體圖案下面存在的功能模塊較不可識(shí)別。該技術(shù)具有截止光例如激光或閃光的顯著效應(yīng)，但是整體圖案可以由物理方法相對(duì)容易地去除。此外，提出一種所謂主動(dòng)式屏蔽技術(shù)，其涉及布置與電源布線和GND布線相鄰形成的布線圖案，并且當(dāng)電檢測(cè)到開路或短路時(shí)強(qiáng)制復(fù)位在半導(dǎo)體芯片中形成的集成電路。在該技術(shù)中，當(dāng)布線圖案由物理方法故意去除時(shí)，檢測(cè)開路或短路以復(fù)位集成電路。應(yīng)當(dāng)理解，該技術(shù)具有對(duì)物理攻擊的顯著抵抗。但是，因?yàn)楣鈧鬏斖ㄟ^(guò)布線之間的空間，主動(dòng)式屏蔽技術(shù)對(duì)使用光的攻擊敏感。換句話說(shuō)，主動(dòng)式屏蔽技術(shù)具有對(duì)通過(guò)用激光照射半導(dǎo)體芯片并且供給電流通過(guò)在芯片上形成的pn結(jié)而使得IC卡出現(xiàn)故障的測(cè)量的較差抵抗。類似地，提出另一種技術(shù)，其涉及形成偽圖案或偽布線以便使得難以讀取關(guān)于多層布線的布局的信息。該技術(shù)對(duì)使用光的攻擊敏感，因?yàn)楣鈴牟季€之間的空間傳輸。
為了解決使用光的攻擊，已知另一種技術(shù)，其涉及在半導(dǎo)體芯片中提供光檢測(cè)器。但是，可以在芯片中提供的光檢測(cè)器的數(shù)目是有限的。如果約束光束，例如聚集光或激光，施加到芯片而避開光檢測(cè)器的位置，它不能由那些檢測(cè)器檢測(cè)。而且，已知另一種技術(shù)，其中光阻擋材料在表面保護(hù)膜外部提供。但是，在該技術(shù)中，光阻擋材料可以容易地去除而對(duì)半導(dǎo)體芯片自身不具有任何影響。
在第一實(shí)施方案中，如圖5中所示，有色薄膜44提供在層間絕緣膜中。有色薄膜44具有削弱可見光的功能，這是第一功能。術(shù)語(yǔ)“可見光”指具有380nm或更多且800nm或更少的波長(zhǎng)的光。有色薄膜44不削弱整個(gè)波長(zhǎng)范圍內(nèi)的可見光，而可能具有削弱可見光的一部分的功能。也就是，有色薄膜44可能不僅是阻擋膜，而且是另外顏色的膜(任何適當(dāng)有色薄膜)。換句話說(shuō)，有色薄膜44可能不透明以允許可見光的整個(gè)波長(zhǎng)范圍內(nèi)的光穿過(guò)。因?yàn)檫@種有色薄膜44提供在層間絕緣膜中，在有色薄膜44下面形成的布線圖案(布線42，布線39，和布線36)不能讀出，甚至當(dāng)使用顯微鏡等觀察半導(dǎo)體芯片時(shí)。這使得難以分析在半導(dǎo)體芯片中形成的集成電路，從而提高半導(dǎo)體芯片的安全性。
有色薄膜44具有削弱特定波長(zhǎng)范圍內(nèi)的激光的功能，這是第二功能。這樣，甚至當(dāng)激光施加到半導(dǎo)體芯片時(shí)，激光不能到達(dá)在半導(dǎo)體襯底20上形成的pn結(jié)，從而防止可能由經(jīng)過(guò)pn結(jié)的電流引起的半導(dǎo)體器件的故障。也就是，有色薄膜44作為位于半導(dǎo)體襯底20上的上層而提供。有色薄膜44削弱并阻擋激光，使得可以防止激光施加到在半導(dǎo)體襯底20上形成的pn結(jié)。激光的特定波長(zhǎng)范圍是例如500nm或更多且600nm或更少的波長(zhǎng)范圍。例如，薄膜44具有波長(zhǎng)為532nm的激光的削弱功能。此外，激光的特定波長(zhǎng)范圍并不局限于此。薄膜可能具有削弱例如波長(zhǎng)為266nm，355nm或1064nm的激光的功能。也就是，薄膜44可能具有通常工業(yè)上使用的激光，例如Nd:YAG激光的削弱功能。
如上所述，第一實(shí)施方案的有色薄膜44具有第一和第二功能，從而提高對(duì)使用光的攻擊的抵抗。特別地，有色薄膜44在半導(dǎo)體襯底20的整個(gè)主表面上形成，從而具有不存在光傳輸通過(guò)的空間的優(yōu)點(diǎn)。因此，甚至當(dāng)施加約束光束，例如激光時(shí)，可以獲得較大的光阻擋效應(yīng)。
本發(fā)明的第一實(shí)施方案的特征之一是有色薄膜44在構(gòu)成最上布線層的布線42與用作表面保護(hù)膜的氮化硅膜46之間形成。換句話說(shuō)，每個(gè)用作層間絕緣膜的氧化硅膜43和45在布線42和氮化硅膜46之間形成，并且有色薄膜44在氧化硅膜43和氧化硅膜45之間形成。有色薄膜44在布線42上的這種形成使得讀取由布線42、布線39和布線36提供的全部布線圖案是不可能的。此外，不能讀出在半導(dǎo)體襯底20上形成的元件形成圖案(n通道型MISFETQ1，p通道型MISFETQ2，存儲(chǔ)單元等)。因此，可以提高半導(dǎo)體芯片的安全性。
另一方面，有色薄膜44在用作表面保護(hù)膜的氮化硅膜46下面形成可以提高對(duì)物理攻擊的抵抗。也就是，在例如日本未經(jīng)審查專利公布No.2000-183291中公開的已知結(jié)構(gòu)中，如相關(guān)技術(shù)中描述的，有色薄膜44在用作表面保護(hù)膜的氮化硅膜46上形成。有色薄膜44將能夠被去除而不影響半導(dǎo)體芯片。相反，如在第一實(shí)施方案中描述的，因?yàn)橛猩∧?4在氮化硅膜46下面形成，首先用作表面保護(hù)膜的氮化硅膜46需要去除。在去除氧化硅膜45之后，去除有色薄膜44。此時(shí)，布線42等可能損壞，這導(dǎo)致布線42的圖案分析的不便。有色薄膜44在氮化硅膜46下面形成使得去除膜44而不影響半導(dǎo)體芯片是困難的。換句話說(shuō)，這可以提高對(duì)有色薄膜44的物理攻擊的抵抗。
如上所述，有色薄膜44的提供可以提高對(duì)使用光的攻擊的抵抗。此外，因?yàn)橛猩∧?4位于用作表面保護(hù)膜的氮化硅膜46下面，可以提高對(duì)物理攻擊的抵抗。
隨后，下面將描述在有色薄膜44中使用的材料。首先，有色薄膜44可以使用有色絕緣膜制成。有色絕緣膜可能包括，例如金屬氧化物添加到其中的氧化硅膜。更具體地說(shuō)，氧化硅膜由SOG(旋涂玻璃)膜形成，它由SOG制成。當(dāng)形成SOG膜時(shí)，氧化鈷作為金屬氧化物混合從而形成有色絕緣膜。此時(shí)，有色絕緣膜的厚度需要阻擋可見光和特定波長(zhǎng)范圍內(nèi)的激光的一部分或全部，例如是100nm或更多且2μm或更少，這可以提供阻擋光的充分效應(yīng)。因?yàn)橛猩∧?4由包含氧化鈷的氧化硅膜形成，薄膜44變得難以用FIB等去除，使得可以提高半導(dǎo)體器件的安全性。也就是，如果有色薄膜44由金屬膜等形成，和整體圖案一樣，它可以使用物理方法例如FIB容易地去除。但是，和包含氧化鈷的氧化硅膜一樣，將有色材料混合到氧化硅膜自身中可以使得難以去除有色薄膜。這可以保證半導(dǎo)體器件的安全性。
此外，有色導(dǎo)電膜可以用作有色薄膜44。因?yàn)樵诘谝粚?shí)施方案中，有色薄膜44位于用作最上布線層的布線42上，有色導(dǎo)電膜也可以用作膜44。有色導(dǎo)電膜可能包括例如石墨(碳)膜。石墨膜是黑色，因此可以充分地阻擋可見光和特定波長(zhǎng)范圍內(nèi)的激光。例如，當(dāng)石墨膜用作有色薄膜44時(shí)，厚度為例如30nm或更多且50nm或更少的膜44可以提供充分的效應(yīng)。石墨膜可以使用等離子CVD(化學(xué)汽相沉積)方法形成，例如。
根據(jù)本發(fā)明第一實(shí)施方案的半導(dǎo)體器件如上所述構(gòu)造，并且下面將參考附隨附圖描述其制造方法。
首先，如圖6中所示，元件分離區(qū)21在半導(dǎo)體襯底20中形成。元件分離區(qū)21可以使用例如STI(淺溝道隔離)方法形成。也就是，元件隔離區(qū)21可以通過(guò)在半導(dǎo)體襯底20中形成元件分離凹槽，將氧化硅膜嵌入凹槽中，以及使用CMP(化學(xué)機(jī)械拋光)方法研磨膜來(lái)形成。在由元件分離區(qū)21分離的有源區(qū)中，使用普通技術(shù)形成n通道型MISFETQ1。類似地，也形成p通道型MISFETQ2，但是省略其表示。
然后，如圖7中所示，氮化硅膜32在n通道型MISFETQ1形成于其上的半導(dǎo)體襯底20上形成，且氧化硅膜33在氮化硅膜32上形成。氮化硅膜32和氧化硅膜33可以使用例如CVD方法形成。氮化硅膜32和氧化硅膜33形成層間絕緣膜。隨后，使用光刻技術(shù)和刻蝕技術(shù)形成接觸孔34以穿透氧化硅膜33和氮化硅膜32。包括鈦/氮化鈦膜和鎢膜的層壓膜在氧化硅膜33上形成，包括接觸孔34的內(nèi)部。鈦/氮化鈦膜可以使用例如濺射方法形成，且鎢膜可以使用例如CVD方法形成。此后，在氧化硅膜33上形成的多余的鈦/氮化鈦和鎢膜使用CMP方法去除以形成插塞35。
隨后，如圖8中所示，鈦/氮化鈦膜、鋁膜和鈦/氮化鈦膜在插塞35形成于其中的氧化硅膜33上形成。這些層壓膜可以使用例如濺射方法形成。層壓膜使用光刻技術(shù)和刻蝕技術(shù)形成圖案以形成構(gòu)成第一布線層的布線36。注意，代替鋁膜，可以形成鋁合金膜。
然后，如圖9中所示，氧化硅膜37在布線36形成于其上的氧化硅膜33上形成。氧化硅膜37是層間絕緣膜，并且可以使用例如CVD方法形成。連接孔使用光刻技術(shù)和刻蝕技術(shù)在氧化硅膜37中形成。然后，形成包括鈦/氮化鈦膜和鎢膜的層壓以嵌入連接孔中，并且在氧化硅膜37上形成的多余的鈦/氮化鈦和鎢膜由CMP方法去除以形成插塞38。插塞38形成以便電連接到布線36。
隨后，如圖10中所示，鈦/氮化鈦膜、鋁膜和鈦/氮化鈦膜在插塞38形成于其中的氧化硅膜37上形成。這些層壓膜可以使用例如濺射方法形成。層壓膜使用光刻技術(shù)和刻蝕技術(shù)形成圖案以形成構(gòu)成第二布線層的布線39。
然后，如圖11中所示，氧化硅膜40在布線39形成于其上的氧化硅膜37上形成。氧化硅膜40是層間絕緣膜，并且可以使用例如CVD方法形成。連接孔使用光刻技術(shù)和刻蝕技術(shù)在氧化硅膜40中形成。然后，形成包括鈦/氮化鈦膜和鎢膜的層壓以嵌入連接孔中，并且在氧化硅膜40上形成的多余的鈦/氮化鈦和鎢膜由CMP方法去除以形成插塞41。插塞41形成以便電連接到布線39。
隨后，如圖12中所示，鈦/氮化鈦膜、鋁膜和鈦/氮化鈦膜在插塞41形成于其中的氧化硅膜40上形成。這些層壓膜可以使用例如濺射方法形成。層壓膜使用光刻技術(shù)和刻蝕技術(shù)形成圖案以形成構(gòu)成最上布線層的布線42a和42b。
然后，如圖13中所示，氧化硅膜43在氧化硅膜40上形成以覆蓋布線42a和42b。氧化硅膜43可以使用例如CVD方法形成。如圖14中所示，削弱可見光和特定波長(zhǎng)范圍內(nèi)的激光的有色薄膜44在氧化硅膜43上形成。作為有色薄膜44的實(shí)例，下面將參考圖15描述包含氧化鈷的氧化硅膜的形成。將基于圖15參考包含氧化鈷的氧化硅膜用作有色薄膜44的一個(gè)實(shí)例的情況。
首先，制備二氧化硅溶解于其中的溶液(步驟S101)。氧化鈷混合到二氧化硅溶解于其中的溶液中(步驟S102)。此后，包含氧化鈷和二氧化硅的溶液涂敷到氧化硅膜43(半導(dǎo)體襯底20上)(步驟S103)。然后，熱處理施加到半導(dǎo)體襯底20(步驟S104)。這可以形成包括含氧化鈷的氧化硅膜(SOG膜)的有色薄膜44(步驟S105)。此時(shí)，有色薄膜44形成以具有100nm或更多且2μm或更少的厚度。當(dāng)具有這種厚度的有色薄膜44不能在一次處理中形成時(shí)，圖15中所示的處理執(zhí)行多次以實(shí)現(xiàn)厚度為100nm至2μm的膜44。
雖然包含氧化鈷的氧化硅膜已經(jīng)作為有色薄膜44的一個(gè)實(shí)例在上面描述，例如，石墨膜可以作為有色薄膜44而形成。在石墨膜的形成中，例如，可以使用等離子CVD方法。此時(shí)，石墨膜形成以具有30nm或更多且50nm或更少的厚度。
然后，如圖16中所示，氧化硅膜45在有色薄膜44上形成。氧化硅膜45可以使用例如CVD方法形成。氧化硅膜43和氧化硅膜45用作層間絕緣膜，并且有色薄膜44在層間絕緣膜中形成。
隨后，如圖17中所示，氮化硅膜46在氧化硅膜45上形成。氮化硅膜46用作防止污染、濕氣等從外部侵入的表面保護(hù)膜，并且可以使用例如CVD方法形成。如圖18中所示，穿透氧化硅膜43，有色薄膜44，氧化硅膜45和氮化硅膜46的開口使用光刻技術(shù)和刻蝕技術(shù)形成。此時(shí)，布線42b的一部分暴露在開口的底部以形成焊墊47。
這樣，可以形成根據(jù)第一實(shí)施方案的半導(dǎo)體器件。
根據(jù)第一實(shí)施方案，有色薄膜44提供在最上布線層與表面保護(hù)膜之間，從而提高對(duì)使用光的攻擊的抵抗以及對(duì)使用物理方法的攻擊的抵抗。因?yàn)橛猩∧?4由包含氧化鈷的氧化硅膜構(gòu)成，僅混合氧化鈷的步驟增加到氧化硅膜(SOG膜)的正常制造步驟中，有利地形成有色薄膜44。因此，根據(jù)本發(fā)明的第一實(shí)施方案，半導(dǎo)體器件的安全性可以確定以低制造成本提高。類似地，同樣在石墨膜作為有色薄膜的使用中，它可以使用等離子CVD方法形成，這可以在正常制造步驟中使用，使得半導(dǎo)體器件的安全性可以確定以低制造成本提高。
第二優(yōu)選實(shí)施方案在第一實(shí)施方案的一個(gè)實(shí)例的上面描述中，有色薄膜在最上布線層與表面保護(hù)膜之間形成的層間絕緣體或絕緣膜中形成。在第二優(yōu)選實(shí)施方案中，有色薄膜在布線層之間形成的層間絕緣體或絕緣膜中形成，這將在下面描述。
圖19是顯示根據(jù)第二實(shí)施方案的半導(dǎo)體器件的剖面的剖面圖。參考圖19，第二實(shí)施方案不同于第一實(shí)施方案在于，有色薄膜44在構(gòu)成第二布線層的布線39與構(gòu)成最上布線層的布線42之間形成。也就是，雖然在第一實(shí)施方案中，有色薄膜44在最上布線層上面形成，但是在第二實(shí)施方案中有色薄膜44可以在第二布線層與最上布線層之間的層間絕緣膜中形成。換句話說(shuō)，氧化硅膜50在布線39上形成，且有色薄膜44在氧化硅膜50上形成。氧化硅膜51在有色薄膜44上形成，且布線42在氧化硅膜51上形成。
甚至當(dāng)這樣形成有色薄膜44時(shí)，半導(dǎo)體器件的安全性可以提高。這是因?yàn)橛猩∧?4削弱并阻擋可見光，并且在有色薄膜44下面的布線圖案(布線39和布線36)的布局結(jié)構(gòu)變得難以讀取。此外，因?yàn)橛猩∧?4削弱并阻擋特定波長(zhǎng)范圍內(nèi)的激光，可以防止在半導(dǎo)體襯底20上形成的pn結(jié)等用激光照射，從而使得難以基于半導(dǎo)體器件的故障分析信息。
在第二實(shí)施方案中，因?yàn)樽钌喜季€層在有色薄膜44上形成，最上布線層自身不受有色薄膜44保護(hù)。但是，在有色薄膜44下面形成的布線39和布線36難以觀察。因此，不能分析構(gòu)成集成電路的全部布線，使得保證安全性而沒有問題。也就是，即使不是全部布線都難以讀出，半導(dǎo)體器件的安全性可以通過(guò)使布線的一部分難以讀取來(lái)保證。
此外，在第二實(shí)施方案中，因?yàn)橛猩∧?4位于比在第一實(shí)施方案中更低的位置，去除有色薄膜44更困難，從而提高對(duì)物理攻擊的抵抗。換句話說(shuō)，在第二實(shí)施方案中，為了去除有色薄膜44，必須去除氮化硅膜46，氧化硅膜43，布線42，氧化硅膜51等。有色薄膜44的去除涉及復(fù)雜的步驟。此外，為了去除有色薄膜44，需要去除布線42。即使去除有色薄膜44，半導(dǎo)體器件不能正常地操作，這可以使得信息的分析困難。
現(xiàn)在，下面將描述有色薄膜44的材料。在第二實(shí)施方案中，如圖19中所示，有色薄膜44與插塞41接觸。因此，有色薄膜44期望由絕緣膜制成。如果有色薄膜由導(dǎo)電膜制成，它將使所有插塞41導(dǎo)電。因此，有色薄膜44可以由例如包含氧化鈷的氧化硅膜形成。
第二實(shí)施方案的半導(dǎo)體器件如上所述構(gòu)造，并且下面將參考附隨附圖描述其制造方法。
第二實(shí)施方案中圖6-10的步驟與第一實(shí)施方案中那些相同。隨后，如圖20中所示，氧化硅膜50在包括布線39的氧化硅膜37上形成。氧化硅膜50是層間絕緣膜，并且可以使用例如CVD方法形成。然后，如圖21中所示，有色薄膜44在氧化硅膜50上形成。有色薄膜44可以由例如包含氧化鈷的氧化硅膜形成。包含氧化鈷的氧化硅膜的制造過(guò)程可以與第一實(shí)施方案中相同。也就是，首先制備二氧化硅溶解于其中的溶液。氧化鈷混合到二氧化硅溶解于其中的溶液中。此后，包含氧化鈷和二氧化硅的溶液涂敷到氧化硅膜50(半導(dǎo)體襯底20上)。然后，熱處理施加到半導(dǎo)體襯底20。這可以形成包括含氧化鈷的氧化硅膜(SOG膜)的有色薄膜44。有色薄膜44形成以具有100nm或更多且2μm或更少的厚度。
然后，如圖22中所示，氧化硅膜51使用例如CVD方法在有色薄膜44上形成。連接孔使用光刻技術(shù)和刻蝕技術(shù)形成以通過(guò)氧化硅膜51和有色薄膜44到達(dá)氧化硅膜50。此時(shí)，布線39暴露在連接孔的底部。氧化硅膜50和氧化硅膜51用作有色薄膜44形成于其中的層間絕緣膜。
隨后，包括鈦/氮化鈦膜和鎢膜的層壓膜形成以嵌入連接孔中，并且在氧化硅膜51上形成的多余的鈦/氮化鈦和鎢膜由CMP方法去除以形成插塞41。插塞41電連接到布線39。
然后，如圖23中所示，鈦/氮化鈦膜、鋁膜和鈦/氮化鈦膜在插塞41形成于其中的氧化硅膜51上形成。這些層壓膜可以使用例如濺射方法形成。層壓膜使用光刻技術(shù)和刻蝕技術(shù)形成圖案以形成構(gòu)成最上布線層的布線42a和42b。
隨后，如圖24中所示，氧化硅膜43在包括布線42a和42b的氧化硅膜51上形成。氧化硅膜43是層間絕緣膜，并且可以使用例如CVD方法形成。氮化硅膜46在氧化硅膜43上形成。氮化硅膜46是用作表面保護(hù)膜的膜，并且可以使用例如CVD方法形成。
如圖25中所示，穿透氧化硅膜43和氮化硅膜46的開口使用光刻技術(shù)和刻蝕技術(shù)形成。此時(shí)，布線42b的一部分暴露在開口的底部以形成焊墊47。這樣，可以形成第二實(shí)施方案的半導(dǎo)體器件。
雖然在第二優(yōu)選實(shí)施方案中，如圖19中所示，有色薄膜44在位于構(gòu)成第二布線層的布線39與構(gòu)成最上布線層的布線42之間的層間絕緣膜中形成，例如，有色薄膜44可以在構(gòu)成第一布線層的布線36與構(gòu)成第二布線層的布線39之間的層間絕緣膜中形成以獲得相同效應(yīng)。此外，如圖26中所示，有色薄膜44可以在n通道型MISFETQ1和p通道型MISFETQ2形成于其上的半導(dǎo)體襯底20與構(gòu)成第一布線層的布線36之間的層間絕緣膜中形成以獲得相同效應(yīng)。在圖26中，氧化硅膜52在半導(dǎo)體襯底20上形成，并且有色薄膜44在氧化硅膜52上形成。并且，氧化硅膜53在有色薄膜44上形成，以及構(gòu)成第一布線層的布線36在氧化硅膜53上形成。在該情況下，有色薄膜44在最下布線層下面形成，從而使得膜44的去除更困難。
如圖27中所示，多個(gè)有色薄膜可以提供在一個(gè)或多個(gè)層間絕緣膜中。參考圖27，氧化硅膜50在構(gòu)成第二布線層的布線39上形成，且有色薄膜44a在氧化硅膜50上形成。氧化硅膜51在有色薄膜44a上形成，并且構(gòu)成最上布線層的布線42在氧化硅膜51上形成。氧化硅膜43在布線42上形成，且有色薄膜44b在氧化硅膜43上形成。氧化硅膜45在有色薄膜44b上形成。因此，有色薄膜44a在第二布線層與最上布線層之間形成，而有色薄膜44b在最上布線層與氮化硅膜46之間形成，使得半導(dǎo)體器件的安全性可以進(jìn)一步提高。例如，多個(gè)有色薄膜的形成可以使得在有色薄膜下面形成的布線圖案更不可見，同時(shí)增強(qiáng)對(duì)使用激光的攻擊的抵抗。多個(gè)有色薄膜的去除涉及復(fù)雜的過(guò)程，這可以增強(qiáng)對(duì)物理攻擊的抵抗。
當(dāng)僅一個(gè)有色薄膜不具有足夠的光阻抗效應(yīng)時(shí)，多個(gè)有色薄膜提供在布線層之間，從而保證光阻擋效應(yīng)。也就是，當(dāng)僅一個(gè)有色薄膜不具有足夠的厚度以保證光阻擋效應(yīng)時(shí)，有色薄膜可以在多個(gè)層間絕緣膜中或多個(gè)層間絕緣膜處形成以保證光阻擋效應(yīng)。
注意在圖27中，描述有色薄膜44a和44b提供在第二布線層與最上布線層之間以及最上布線層與表面保護(hù)層之間的實(shí)例。但是，本發(fā)明并不局限于此，并且有色薄膜可以例如在第一布線層與第二布線層之間，以及第二布線層與最上布線層之間形成。此外，可以形成三個(gè)或更多有色薄膜。
第三優(yōu)選實(shí)施方案雖然在第一和第二實(shí)施方案中，已經(jīng)描述在層間絕緣膜中形成的有色薄膜，但是在第三優(yōu)選實(shí)施方案中，在與布線層相同的層中形成的有色薄膜將作為一個(gè)實(shí)例在下面描述。
現(xiàn)在，將描述根據(jù)第三實(shí)施方案的半導(dǎo)體器件的制造方法。首先，第三實(shí)施方案中圖6和7的步驟與第一實(shí)施方案中那些相同。隨后，如圖28中所示，氮化硅膜55，氧化硅膜56，有色薄膜44和氧化硅膜57以該順序?qū)訅涸诓迦?5形成于其中的氧化硅膜33上。氮化硅膜55用作防止銅布線的銅原子擴(kuò)散的阻擋絕緣膜，銅布線在下面的步驟中形成到半導(dǎo)體襯底20中。氮化硅膜55，氧化硅膜56和氧化硅膜57可以使用例如CVD方法形成。
有色薄膜44由例如包含氧化鈷的氧化硅膜制成，并且可以由例如在第一實(shí)施方案中描述的方法形成。例如，制備二氧化硅溶解于其中的溶液。氧化鈷混合到二氧化硅溶解于其中的溶液中。此后，包含氧化鈷和二氧化硅的溶液涂敷到氧化硅膜56(半導(dǎo)體襯底20上)。然后，熱處理施加到半導(dǎo)體襯底20。這可以形成包括含氧化鈷的氧化硅膜(SOG膜)的有色薄膜44。有色薄膜44的厚度是100nm或更多且2μm或更少。
然后，如圖29中所示，布線凹槽58使用光刻技術(shù)和刻蝕技術(shù)形成以穿透氧化硅膜57，有色薄膜44，氧化硅膜56和氮化硅膜55。插塞35暴露在布線凹槽58的底部。
隨后，如圖30中所示，鈦/氮化鈦膜59和銅膜60在包括布線凹槽58的氧化硅膜57上形成。鈦/氮化鈦膜59可以使用例如濺射方法形成，且銅膜60可以使用例如電鍍方法形成。
然后，如圖31中所示，在氧化硅膜57上形成的多余的鈦/氮化鈦膜59和多余的銅膜60使用例如CMP方法去除以在布線凹槽58中形成嵌入式布線61。此時(shí)，有色薄膜44可以在與嵌入式布線61相同的層中形成。換句話說(shuō)，有色薄膜44在嵌入式布線16形成于其中的相同的層間絕緣膜中形成。在該情況下，有色薄膜44可以使得難以觀察薄膜下面的結(jié)構(gòu)，從而提高半導(dǎo)體器件的安全性。因?yàn)榍度胧讲季€61在與有色薄膜44相同的層中形成，當(dāng)去除有色薄膜44時(shí)嵌入式布線61可能損壞。這可以使得難以分析半導(dǎo)體器件。也就是，有色薄膜44在與嵌入式布線16相同的層中形成可以提高半導(dǎo)體器件對(duì)物理攻擊的抵抗。
如圖31中所示，有色薄膜44與嵌入式布線61接觸，因此需要由絕緣材料形成。例如，可以如上所述使用包含氧化鈷的氧化硅膜。
在下面的步驟中，布線層使用形成嵌入式布線的單鑲嵌方法，或者同時(shí)形成嵌入式布線和插塞的雙鑲嵌方法形成，并且第三實(shí)施方案中的這些步驟將省略。
雖然在第三實(shí)施方案中，在與構(gòu)成第一布線層的嵌入式布線61相同的層中形成的有色薄膜44作為一個(gè)實(shí)例描述，但是本發(fā)明并不局限于此。有色薄膜可以在與第二布線層相同的層中，或者與最上布線層相同的層中形成。
應(yīng)當(dāng)注意，雖然在第一和第二實(shí)施方案中，已經(jīng)描述使用鋁膜的布線，但是銅布線可以應(yīng)用于本發(fā)明。例如，當(dāng)形成嵌入式銅布線時(shí)，有色薄膜可以在多個(gè)嵌入式布線層之間形成的一個(gè)或多個(gè)層間絕緣膜中使用。此外，雖然在第三實(shí)施方案中，銅布線已經(jīng)作為實(shí)例說(shuō)明，但是嵌入式布線可以由鋁膜形成并且有色薄膜可以在與嵌入式布線相同的層中形成。
第四優(yōu)選實(shí)施方案在第一至第三實(shí)施方案中，已經(jīng)說(shuō)明有色薄膜作為一個(gè)實(shí)例的使用。在第四實(shí)施方案中，將說(shuō)明具有不同折射率的膜的層壓結(jié)構(gòu)用來(lái)阻擋特定波長(zhǎng)范圍內(nèi)的激光的實(shí)例。
圖32是顯示根據(jù)第四實(shí)施方案的半導(dǎo)體器件的剖面的剖面圖。圖32隨后與圖5相同，除了下面的結(jié)構(gòu)，這將僅在下面描述。圖32不同于圖5在于，阻擋特定波長(zhǎng)范圍內(nèi)的激光的層壓膜在構(gòu)成最上布線層的布線42與用作表面保護(hù)膜的氮化硅膜46之間形成。換句話說(shuō)，氧化硅膜65，碳化硅膜66和氧化硅膜67在布線42上形成。因?yàn)檠趸枘?5和67在折射率方面不同于碳化硅膜66，可以調(diào)節(jié)這些膜的每個(gè)的厚度以阻擋特定波長(zhǎng)范圍內(nèi)的激光。例如，將氧化硅膜65和67以及碳化硅膜66的厚度設(shè)置為各自的期望值可以表現(xiàn)出削弱波長(zhǎng)為532nm的激光的功能。激光的特定波長(zhǎng)并不局限于此，并且層壓膜可以具有削弱波長(zhǎng)為例如266nm，355nm，1064nm等的激光的功能。也就是，層壓膜可能具有通常工業(yè)上使用的激光，例如Nd:YAG激光的削弱功能。
這樣，由具有不同折射率的膜組成的這種層壓膜的形成可以提高對(duì)使用激光的攻擊的抵抗以及半導(dǎo)體器件的安全性。因?yàn)橛删哂胁煌凵渎实哪そM成的層壓膜提供在表面保護(hù)膜下面，去除層壓膜是困難的，從而提高半導(dǎo)體器件對(duì)物理攻擊的阻抗。
雖然在第四實(shí)施方案中，由具有不同折射率的膜組成的層壓膜作為一個(gè)實(shí)例在最上布線層(布線42)與表面保護(hù)膜(氮化硅膜46)之間形成，本發(fā)明并不局限于此。例如，由具有不同折射率的膜組成的層壓膜可以在第二布線層(布線39)與最上布線層(布線42)之間形成以獲得相同效應(yīng)。
此外，氧化鈷包含在氧化硅膜65和67的任何一個(gè)中以形成有色薄膜，這提供阻擋可見光的效應(yīng)。也就是，有色薄膜和碳化硅膜66之間折射率差異的使用可以削弱特定波長(zhǎng)范圍內(nèi)的激光。另外，有色薄膜可以削弱可見光。
雖然在第四實(shí)施方案中，由具有不同折射率的膜組成的層壓膜由氧化硅膜和碳化硅膜形成，本發(fā)明并不局限于此。可以選擇具有不同折射率的任何膜，并且可以調(diào)節(jié)那些膜的厚度以阻擋特定波長(zhǎng)范圍內(nèi)的激光。
第四實(shí)施方案的半導(dǎo)體器件如上所述構(gòu)造，并且下面將參考附隨附圖描述其制造方法。
第四實(shí)施方案中圖6-12的步驟與第一實(shí)施方案中那些相同。隨后，如圖33中所示，形成削弱特定波長(zhǎng)范圍內(nèi)的光的薄膜。更具體地說(shuō)，氧化硅膜65在包括布線42a和42b的氧化硅膜40上形成。碳化硅膜66在氧化硅膜65上形成。氧化硅膜65和碳化硅膜66可以使用例如CVD方法形成。然后，如圖34中所示，氧化硅膜67在碳化硅膜66上形成。氧化硅膜37也使用例如CVD方法形成。
這樣，可以形成削弱特定波長(zhǎng)范圍內(nèi)的光的薄膜。也就是，可以形成包含具有不同折射率的氧化硅膜65，碳化硅膜66和氧化硅膜67的層壓膜。此時(shí)，形成這些膜使得層壓膜的每個(gè)的厚度可以設(shè)置為期望值，從而具有削弱特定波長(zhǎng)范圍內(nèi)的激光的功能。
然后，如圖35中所示，氮化硅膜46在氧化硅膜67上形成。氮化硅膜46用作表面保護(hù)膜，并且可以使用例如CVD方法形成。
然后，如圖36中所示，穿透氧化硅膜65，碳化硅膜66，氧化硅膜67和氮化硅膜46的開口使用光刻技術(shù)和刻蝕技術(shù)形成。此時(shí)，布線42b的一部分暴露在開口的底部以形成焊墊47。這樣，第四實(shí)施方案的半導(dǎo)體器件可以形成。
雖然由發(fā)明者提出的本發(fā)明已經(jīng)基于實(shí)施方案詳細(xì)描述和說(shuō)明，但是對(duì)本領(lǐng)域技術(shù)人員將顯然，本發(fā)明并不局限于此，并且可以對(duì)實(shí)施方案做各種修改而不背離本發(fā)明的本質(zhì)和范圍。
第一至第四實(shí)施方案中所示技術(shù)與已知技術(shù)，例如主動(dòng)式屏蔽技術(shù)或偽布線技術(shù)的結(jié)合可以進(jìn)一步提高半導(dǎo)體器件的安全性。
本發(fā)明可以廣泛地應(yīng)用于制造半導(dǎo)體器件，例如IC卡的半導(dǎo)體制造工業(yè)。
權(quán)利要求
1.一種半導(dǎo)體器件，包括(a)在半導(dǎo)體襯底上形成的最上布線層；(b)在最上布線層上形成的層間絕緣膜；以及(c)在層間絕緣膜上形成的表面保護(hù)膜，其中削弱可見光和特定波長(zhǎng)范圍內(nèi)的激光的有色薄膜在層間絕緣膜中或?qū)娱g絕緣膜處形成。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中有色薄膜是絕緣膜。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中有色薄膜是導(dǎo)電膜。
4.根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中有色薄膜具有100nm或更多且2μm或更少的厚度。
5.根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中有色薄膜由包含金屬氧化物的氧化硅膜形成。
6.根據(jù)權(quán)利要求5的半導(dǎo)體器件，其中氧化硅膜是SOG(旋涂玻璃)膜。
7.根據(jù)權(quán)利要求6的半導(dǎo)體器件，其中金屬氧化物是氧化鈷。
8.根據(jù)權(quán)利要求3的半導(dǎo)體器件，其中有色薄膜由石墨膜形成。
9.根據(jù)權(quán)利要求8的半導(dǎo)體器件，其中石墨膜具有30nm或更多且50nm或更少的厚度。
10.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中有色薄膜適用于削弱波長(zhǎng)為500nm或更多且600nm或更少的激光。
11.一種半導(dǎo)體器件，包括(a)在半導(dǎo)體襯底上形成的第一布線層；(b)在第一布線層上形成的層間絕緣膜；以及(c)在層間絕緣膜上形成的第二布線層，其中削弱可見光和特定波長(zhǎng)范圍內(nèi)的激光的有色薄膜在層間絕緣膜中或?qū)娱g絕緣膜處形成。
12.一種半導(dǎo)體器件，包括(a)在半導(dǎo)體襯底上形成的MISFET(金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管)；(b)在MISFET上形成的層間絕緣膜；以及(c)在層間絕緣膜上形成的布線層，其中削弱可見光和特定波長(zhǎng)范圍內(nèi)的激光的有色薄膜在層間絕緣膜中或?qū)娱g絕緣膜處形成。
13.一種半導(dǎo)體器件，包括(a)在半導(dǎo)體襯底上形成的層間絕緣膜；以及(b)形成為嵌入層間絕緣膜中的嵌入式布線，其中削弱可見光和特定波長(zhǎng)范圍內(nèi)的激光的有色薄膜在層間絕緣膜中或?qū)娱g絕緣膜處形成。
14.一種半導(dǎo)體器件，包括(a)在半導(dǎo)體襯底上形成的第一層間絕緣膜；(b)在第一層間絕緣膜上形成的布線；以及(c)在布線上形成的第二層間絕緣膜，其中削弱可見光和特定波長(zhǎng)范圍內(nèi)的激光的有色薄膜在第一和第二層間絕緣膜的每個(gè)中或第一和第二層間絕緣膜的每個(gè)處形成。
15.一種半導(dǎo)體器件，包括(a)在半導(dǎo)體襯底上形成的最上布線層；(b)在最上布線層上形成的層間絕緣膜；以及(c)在層間絕緣膜上形成的表面保護(hù)膜，其中削弱特定波長(zhǎng)范圍內(nèi)的光的薄膜在層間絕緣膜中或?qū)娱g絕緣膜處形成。
16.根據(jù)權(quán)利要求15的半導(dǎo)體器件，其中該薄膜由具有不同折射率的多個(gè)膜形成。
17.根據(jù)權(quán)利要求16的半導(dǎo)體器件，其中該薄膜由包括氧化硅膜和碳化硅膜的層壓膜形成。
18.一種制造半導(dǎo)體器件的方法，包括步驟(a)在半導(dǎo)體襯底上形成布線層；(b)在布線層上形成層間絕緣膜；以及(c)在層間絕緣膜上形成表面保護(hù)膜，其中(b)步驟包括步驟(d)形成削弱可見光和特定波長(zhǎng)范圍內(nèi)的激光的有色薄膜。
19.根據(jù)權(quán)利要求18的方法，其中(d)步驟包括子步驟(d1)將金屬氧化物混合到包含二氧化硅的溶液中；(d2)將金屬氧化物混合到其中的溶液涂敷到半導(dǎo)體襯底；以及(d3)通過(guò)對(duì)半導(dǎo)體襯底施加熱處理以蒸發(fā)溶液中的溶劑來(lái)形成包含金屬氧化物的氧化硅膜。
20.根據(jù)權(quán)利要求19的方法，其中金屬氧化物是氧化鈷。
21.根據(jù)權(quán)利要求18的方法，其中有色薄膜是由等離子CVD(化學(xué)汽相沉積)方法形成的石墨膜。
22.一種制造半導(dǎo)體器件的方法，包括步驟(a)在半導(dǎo)體襯底上形成第一布線層；(b)在第一布線層上形成層間絕緣膜；以及(c)在層間絕緣膜上形成第二布線層，其中(b)步驟包括形成削弱可見光和特定波長(zhǎng)范圍內(nèi)的激光的有色薄膜的步驟。
23.一種制造半導(dǎo)體器件的方法，包括步驟(a)在半導(dǎo)體襯底上形成布線層；(b)在布線層上形成層間絕緣膜；以及(c)在層間絕緣膜上形成表面保護(hù)膜，其中(b)步驟包括步驟(d)形成削弱特定波長(zhǎng)范圍內(nèi)的光的薄膜。
24.根據(jù)權(quán)利要求23的方法，其中(d)步驟涉及形成包括具有不同折射率的膜的層壓膜。
25.根據(jù)權(quán)利要求24的方法，其中(d)包括子步驟(d1)形成氧化硅膜；以及(d2)在氧化硅膜上形成碳化硅膜，該碳化硅膜的折射率不同于氧化硅膜的折射率。
全文摘要
提供一種提高存儲(chǔ)在半導(dǎo)體器件中的信息的安全性的技術(shù)。多層布線層在半導(dǎo)體襯底上形成。布線在那些多層布線層中的最上布線層上形成。在布線上，以下面的順序形成氧化硅膜、有色薄膜和氧化硅膜，用作表面保護(hù)膜的氮化硅膜形成于其上。換句話說(shuō)，本發(fā)明其特征在于有色薄膜在構(gòu)成最上布線層的布線與用作表面保護(hù)膜的氮化硅膜之間形成。有色薄膜具有削弱可見光和特定波長(zhǎng)范圍內(nèi)的激光的功能，并且由例如包含氧化鈷的氧化硅膜形成。
文檔編號(hào)H01L21/70GK101047152SQ20071000526
公開日2007年10月3日 申請(qǐng)日期2007年2月12日 優(yōu)先權(quán)日2006年3月27日
發(fā)明者渡部浩三, 神永道臺(tái), 堀田勝?gòu)?申請(qǐng)人:株式會(huì)社瑞薩科技