專利名稱：制造絕緣體上半導(dǎo)體結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于電子器件或光電器件的絕緣體上半導(dǎo)體(SeOI)結(jié) 構(gòu)的制造，所述絕緣體上半導(dǎo)體結(jié)構(gòu)類似于SOI結(jié)構(gòu)("絕緣體上硅結(jié)構(gòu)") 且具有高的導(dǎo)熱性。
背景技術(shù)：
SeOI結(jié)構(gòu)包括襯底、介電層以及頂部半導(dǎo)體層，介電層使頂層與襯 底電絕緣。
SeOI結(jié)構(gòu)通常通過經(jīng)由所述介電層的晶片鍵合技術(shù)來制造，所述介 電層起到頂層與襯底之間的電絕緣體以及鍵合層這兩者的作用。
作為良熱導(dǎo)體的所述SeOI結(jié)構(gòu)尤其應(yīng)用于發(fā)散從要在SeOI的頂層 中制造的元件中釋放的熱量。這對于像高功頻元件那樣的能夠釋放大量 熱量的元件而言尤其有用。
為了這個(gè)目的，已知提供了一種具有高導(dǎo)熱性的(多種)材料(如 單晶SiC或多晶SiC)的襯底。
對于這些種類的結(jié)構(gòu)而言，還應(yīng)該理解，其具有作為熱能的良好導(dǎo) 體的介電層。
為了這個(gè)目的，己知在襯底與頂層之間設(shè)置了一種介電氮化物層(如 Si3N^SixNyOz)。
然而，由于氮化物材料具有糟糕的鍵合特性這一事實(shí)，很難通過晶 片鍵合的方式來制造這些SeOI結(jié)構(gòu)。
Si02具有更好的鍵合特性，但其具有低導(dǎo)熱性。
因此，存在如下需求，即制造實(shí)現(xiàn)了高質(zhì)量鍵合且具有高導(dǎo)熱性的 SeOI結(jié)構(gòu)。

發(fā)明內(nèi)容
為了實(shí)現(xiàn)這些目的并克服現(xiàn)有技術(shù)中的缺陷，本發(fā)明根據(jù)其第一方 面提出了一種對用于電子器件或光電器件的結(jié)構(gòu)進(jìn)行處理的過程，該結(jié) 構(gòu)順次包括
一襯底，
一介電層，該介電層具有的導(dǎo)熱性大致高于由半導(dǎo)體材料的氧化物 制成的氧化物層的導(dǎo)熱性，
氧化物層，該氧化物層由所述半導(dǎo)體材料的氧化物制成， 一薄半導(dǎo)體層，該薄半導(dǎo)體層由所述半導(dǎo)體材料制成， 其特征在于，該過程包括在惰性氣氛或還原性氣氛中使用為激勵(lì)所述氧 化物層的大量氧擴(kuò)散通過所述半導(dǎo)體層，從而使所述氧化物層的厚度減 小預(yù)定值而選擇的溫度值和持續(xù)時(shí)間來對所述結(jié)構(gòu)進(jìn)行熱處理的步驟。
在第二方面中，本發(fā)明提出了一種制造用于電子器件或光電器件的 結(jié)構(gòu)的過程，其特征在于，該過程包括以下步驟
(a) 提供具有確定厚度的半導(dǎo)體層，所述半導(dǎo)體層由半導(dǎo)體材料制
成；
(b) 提供受納晶片(receiving wafer):該受納晶片順次包括襯底和 由介電材料制成的頂部介電層，所述介電材料具有的導(dǎo)熱性高于由所述 半導(dǎo)體材料的氧化物制成的氧化物層的導(dǎo)熱性；
(c) 將所述薄半導(dǎo)體層鍵合到所述受納晶片，使得所述介電層被夾 在所述薄半導(dǎo)體層與所述襯底之間，該鍵合步驟包括在由所述半導(dǎo)體材 料的氧化物制成的鍵合界面形成氧化物層的步驟；因此形成了順次包括 所述襯底、所述介電層、所述氧化物層以及所述薄半導(dǎo)體層的結(jié)構(gòu)；
(d) 在惰性氣氛或還原性氣氛中使用為使所述氧化物層的大量氧擴(kuò) 散通過所述薄半導(dǎo)體層，從而使所述氧化物層的厚度減小預(yù)定值而選擇 的溫度值和溫度持續(xù)時(shí)間來對所述結(jié)構(gòu)進(jìn)行熱處理。
由于所述結(jié)構(gòu)的構(gòu)造，鍵合功能(由所述氧化物層確保)與電絕緣 功能(由所述介電層確保)相分離。
因此，能夠制造具有導(dǎo)熱性非常好的介電層的SeOI，同時(shí)確保高質(zhì)
6量的鍵合(例如類似于經(jīng)由氧化物層的鍵合)。實(shí)際上，在將氧化物層用 于確保所述半導(dǎo)體層與所述襯底之間的高質(zhì)量鍵合時(shí)，所述氧化物層會(huì)
在熱處理過程中被分解(步驟(d))，而留下所述介電層作為SeOI的唯 一介電層。
這種制造結(jié)構(gòu)的過程的一些其它特點(diǎn)包括
一將步驟(C)的所述氧化物層形成在所述介電層上；
一或者，將步驟(C)的所述氧化物層形成在所述薄半導(dǎo)體層上；
一或者，將步驟(C)的所述氧化物層形成在所述介電層和所述半導(dǎo)
體層上；
一步驟(a)包括提供其中具有所述半導(dǎo)體層的供體晶片的步驟，該
過程還包括在步驟(c)與步驟(d)之間削減所述供體襯底以只
保留鍵合到所述襯底上的所述半導(dǎo)體層的步驟； 一該過程在步驟(a)之前還包括將原子物質(zhì)(atom species)注入所
述供體晶片以在所述半導(dǎo)體層之下形成弱化區(qū)的步驟，而且所述
削減所述供體晶片的步驟包括提供能量以使所述半導(dǎo)體層在所述
弱化區(qū)與所述供體晶片脫離的步驟； 一根據(jù)確定的配置首先選擇所述溫度，之后選擇所述確定的厚度以
確定所述持續(xù)時(shí)間，或者選擇所述持續(xù)時(shí)間以確定所述確定的厚
度，做出這些選擇以將所述氧化物層的厚度減小確定的值； 一所述溫度介于IIO(TC與125(TC之間，例如為大約1200°C; 一選擇確定的厚度和溫度以使步驟(d)中的所述氧化物層的平均還
原速率為至少0.5埃每分鐘； 一所述半導(dǎo)體層的厚度介于大約250埃與大約5000埃之間，所述溫
度大約為1200'C，而所述持續(xù)時(shí)間介于大約5分鐘與5小時(shí)之間； 一所述氧化物層具有的厚度介于大約100埃與大約500埃之間； 一進(jìn)行所述熱處理從而基本上去除整個(gè)所述氧化物層； 一在所述熱處理后留下所述氧化物層的一部分； 一考慮到將在所述半導(dǎo)體層中制造的元件，所述介電層具有足以在
步驟(d)后使所述半導(dǎo)體層與所述襯底電絕緣的厚度；—所述介電層由氮化物材料、金剛石、氧化鋁(A1203)、氮化鋁(AIN)、
藍(lán)寶石制成； —所述介電層含有Si3N4;
一所述介電層的厚度在1000A到5000A的范圍內(nèi)； 所述襯底由如SiC那樣的具有高導(dǎo)熱性的材料制成。


通過閱讀下面的說明，以下附圖所例示的本發(fā)明的其它特點(diǎn)、目的、 以及優(yōu)點(diǎn)將變得更加清楚.-
圖1示出了根據(jù)本發(fā)明的結(jié)構(gòu)的示意性剖面圖。
圖2A至圖2E示出了制造所述結(jié)構(gòu)的過程的不同步驟。
圖3和圖4是例示了擴(kuò)散現(xiàn)象的所述結(jié)構(gòu)的示意性剖面圖。
圖5是示出了在根據(jù)本發(fā)明的熱處理后的所述結(jié)構(gòu)內(nèi)的氧氣分布的圖。
圖6示出了在根據(jù)本發(fā)明的熱處理后以橢圓偏振測量法 (ellipsometry)測量的在SOI晶片內(nèi)經(jīng)熱處理的BOX的BOX厚度與BOX 的整個(gè)面積的差異。
具體實(shí)施例方式
參照圖l，示出了將對其執(zhí)行根據(jù)本發(fā)明的處理的結(jié)構(gòu)60。 結(jié)構(gòu)60包括襯底10、介電層30、氧化物層40以及薄半導(dǎo)體層50。 介電層30由其導(dǎo)熱性高于由所述半導(dǎo)體材料的氧化物制成的氧化 物層的導(dǎo)熱性的材料制成。該介電層30可由氮化物材料制成，或由金剛 石、氧化鋁(A1203)、氮化鋁(AIN)、藍(lán)寶石制成。
該結(jié)構(gòu)60會(huì)經(jīng)受熱處理以分解氧化物層40并且獲得包括襯底10、 介電層30以及半導(dǎo)體層50'的SeOI結(jié)構(gòu)。優(yōu)選的是，半導(dǎo)體層50'包括 經(jīng)脫氧的氧化物層40以及所述薄半導(dǎo)體層50(見圖2E)。另選的是，SeOI 結(jié)構(gòu)包括襯底10、介電層30以及半導(dǎo)體層50',該半導(dǎo)體層50'包括由 氧化物層40的部分分解而形成的非常薄的氧化物層、以及所述薄半導(dǎo)體層50。
襯底10加固了整個(gè)結(jié)構(gòu)60。為了這個(gè)目的，襯底10具有足夠的厚 度， 一般而言是數(shù)百微米。
襯底10可由例如Si、 Ge、 SiC、 GaN、藍(lán)寶石、玻璃、石英、或其 他材料的單個(gè)塊狀材料形成。優(yōu)選的是，襯底10由具有高導(dǎo)熱性的材料 如單晶硅SiC或多晶硅SiC制成。
另選的是，襯底IO是由至少兩種材料相互堆疊而形成的復(fù)合結(jié)構(gòu)。
半導(dǎo)體層50由至少一種半導(dǎo)體材料制成。
半導(dǎo)體層50可由Si、 SiC、 Ge、 SiGe、 SiGeC、 III-V材料、II-VI材
料或其它半導(dǎo)體材料制成。半導(dǎo)體層50可另選地是上述這些材料中的至 少兩種材料的組合或疊加和/或多個(gè)子層的疊加。
半導(dǎo)體材料是單晶質(zhì)、多晶質(zhì)或非晶質(zhì)。半導(dǎo)體材料可以是有雜質(zhì) 的或沒有雜質(zhì)的、多孔的或非多孔的。
半導(dǎo)體層50以利于受納電子元件或光電元件的方式形成。
根據(jù)本發(fā)明，使半導(dǎo)體層50很薄是有利的。有利的是半導(dǎo)體層的厚 度小于大約5000埃，尤其是小于2500埃。例如，半導(dǎo)體層50可具有介 于大約250埃與2500埃之間的厚度，或者具有介于大約250埃與1200 埃之間的厚度。特別地是，可以在500埃與1000埃之間選擇半導(dǎo)體層50 的厚度以加速氧擴(kuò)散。
所述氧化物層40隱埋在結(jié)構(gòu)60中，位于介電層30與半導(dǎo)體層50 之間。
氧化物層40由所述半導(dǎo)體材料的氧化物制成。如果半導(dǎo)體層50由 多個(gè)半導(dǎo)體子層構(gòu)成，則氧化物層40由相鄰的子層的半導(dǎo)體材料的氧化 物制成。
例如，如果半導(dǎo)體層50由Si制成，則氧化物層40由Si02制成。 該氧化物層40被配置為具有粘著特性。應(yīng)該注意的是，該氧化物層
40未被配置為具有使將要形成在半導(dǎo)體層50中的電子元件或光電元件與
襯底10電絕緣的電絕緣特性。 氧化物層40可以很薄。
9可將氧化物層40的厚度選為小于500?；虮仍摵穸雀?。例如，該 厚度可以介于大約100埃與大約500埃之間，或介于大約200埃與大約 500埃之間。
如果半導(dǎo)體層50最初根據(jù)Smart Cut (智能剝離)技術(shù)通過(經(jīng) 由氧化物層40的)鍵合轉(zhuǎn)變而來，并且如果還執(zhí)行了熱處理以增加氧化 物層40的密度，則可以認(rèn)為選擇350埃與500埃之間的厚度是最優(yōu)的。 實(shí)際上，可以這樣來選擇該厚度，即該厚度既確保了高質(zhì)量的Smart Cut 技術(shù)(例如使得可以在界面處捕獲水)，且又可以在相對短的時(shí)間內(nèi)分解 氧化物層40。
介電層30隱埋在結(jié)構(gòu)60中，位于襯底100與氧化物層40之間。 介電層30由具有高導(dǎo)熱性的介電材料如所述半導(dǎo)體材料的氮化物 (如Si3N4、 SixOyNz)、金剛石、氧化鋁(A1203)、氮化鋁(AIN)、或藍(lán)
寶石制成。
當(dāng)介電層30的導(dǎo)熱性高于氧化物層40的導(dǎo)熱性時(shí)，或者更具體地 說，當(dāng)介電層30的導(dǎo)熱性在室溫條件下大于10W'cm+K—"時(shí)，介電層30 被認(rèn)為具有高導(dǎo)熱性。
該介電層30可以很薄。
該介電層30被配置為具有使將要形成在半導(dǎo)體層50中的電子元件 或光電元件與襯底10至少部分電絕緣的電絕緣特性。應(yīng)該注意的是，介 電層30未被配置為還具有粘著特性。
此外，介電層30被配置為傳導(dǎo)確定量的熱量。
如果介電層30由氮化物材料(如SbN4)、金剛石、氧化鋁(A1203)、 氮化鋁(AIN)、藍(lán)寶石制成，則其厚度可以類似于或小于5000埃，如在 1000-5000埃的范圍內(nèi)。另外，該厚度可以介于大約IOO埃與大約1000 埃之間或介于大約200埃與大約500埃之間。其厚度還可以是幾埃。
而且，優(yōu)選地將該介電層30形成為具有一致的厚度。所獲得的一致 度值可以是+/-3%或更小。
如圖2A至圖2E所示，可以通過在第一晶片70與第二晶片80之間 的晶片鍵合技術(shù)進(jìn)行結(jié)構(gòu)60的制造。特別的是，參照圖2A，可以首先通過向第一晶片70提供所述襯底
10和作為頂層的所述介電層30來執(zhí)行所述制造。
在優(yōu)選的實(shí)施方式中，介電層30形成在襯底10上。 該介電形成的目的是為了提供具有預(yù)定厚度的隱埋介電層，以便在
鍵合后形成對熱能具有高導(dǎo)熱性的SeOI結(jié)構(gòu)的絕緣體部分，該結(jié)構(gòu)的該
絕緣體部分是介電層30。
介電層30可以是通過對襯底10的頂部進(jìn)行氮化所形成的氮化物層。 例如，如果襯底10具有由Si或SiGe制成的表層，則通過氮化可以
在該表面上形成SisN4層20。
另選的是，可以通過淀積(例如，CVD)由介電材料制成的聚集體 (aggregate)來形成介電層30。
例如，可以淀積Si3N4或金剛石的聚集體。
控制介電形成的參數(shù)(如溫度、氣流)，使得介電層30成為將在半 導(dǎo)體層50中制造的元件與襯底10之間的介電阻擋。具體來說，介電層 30的材料、厚度、以及最終的本征結(jié)構(gòu)(intrinsic structure)都是基于此 目的而選擇的。
應(yīng)該注意的是，與現(xiàn)有技術(shù)相同，介電層30并非旨在成為鍵合層。
因此，在鍵合界面處不會(huì)發(fā)現(xiàn)缺陷，且其質(zhì)量更好。
此外，可以選擇介電形成參數(shù)以改善與襯底IO的界面，減少所述界
面處的缺陷，并且獲得良好的厚度均勻性。
之后，可以降低介電層30的厚度使其小于鍵合層的標(biāo)準(zhǔn)厚度。 根據(jù)本發(fā)明有利的是，介電層30很薄。例如，介電層30在鍵合后
具有介于大約1000埃與5000埃之間的厚度，或者具有介于大約200埃
與大約500埃之間的厚度，或者具有介于350埃與500埃之間的厚度。 當(dāng)然，為了傳導(dǎo)確定量的熱能，介電層30還必需足夠厚。 參照圖2B，第二個(gè)步驟包括提供其中具有半導(dǎo)體層50的所述第二
晶片80的步驟，所述半導(dǎo)體層50位于所述第二晶片80的限定了前表層
的的表面處。
第二晶片80可由單個(gè)塊狀材料制成，半導(dǎo)體層50則位于該塊狀材料內(nèi)或在該塊狀材料上生長。
另選的是，第二晶片80可以是包括支撐襯底和多層結(jié)構(gòu)(未示出)
的復(fù)合晶片。具體來說，第二晶片80可包括在支撐襯底與半導(dǎo)體層50 之間的緩沖結(jié)構(gòu)，設(shè)置該緩沖結(jié)構(gòu)是為了調(diào)整這兩個(gè)元件之間的晶格參 數(shù)和/或限制缺陷。例如，第二晶片80包括Si支撐襯底、SiGe緩沖層(其 中，從支撐襯底開始Ge濃度持續(xù)增加)、以及在SiGe緩沖層上的SiGe 或Ge和/或應(yīng)變Si半導(dǎo)體層50?？梢栽谶@些材料中加入一些碳。 有利的是，半導(dǎo)體層50是外延生長的。
使用LPD (或更具體地說是LPCVD)、 CVD以及MBE (分別表示 》夜相淀積(Liquid Phase Deposition)、化學(xué)氣相淀積(Chemical Vapour Deposition)、以及分子束外延(Molecular Beam Epitaxy ))的己矢口技術(shù)， 能夠獲得外延層的晶體生長。
參照圖2C，第三個(gè)步驟包括以下步驟以使得半導(dǎo)體層50朝向介 電層30的方式將第一晶片70鍵合到第二晶片80。
有利的是，首先通過己知鍵合技術(shù)(參見例如"Semiconductor Wafer
Bonding Science and Technology" ， Q.-Y.Tong and U. G6sele, Wiley
Interscience publication, Johnson Wiley & Sons, Inc，以獲得更多細(xì)節(jié))來
執(zhí)行鍵合。因此，例如可以完成親水表面或經(jīng)親水處理的表面的分子鍵 合。
在鍵合前可以執(zhí)行己知的清潔步驟。
可選地，在對將要鍵合的兩個(gè)表面中的一個(gè)和/或另一個(gè)進(jìn)行等離子 處理之后，執(zhí)行常規(guī)的退火或RTA ( rapid thermal annealing，快速熱退火)處理。
參照圖2C，在鍵合前，在半導(dǎo)體層50和/或介電層30上形成所述氧
化物層40，以使其在鍵合后隱埋在鍵合界面處。
該氧化物層40通過特定方式形成在半導(dǎo)體層50和/或介電層30上。
氧化物層40可以通過對半導(dǎo)體層50的頂部的氧化而形成。
例如，如果半導(dǎo)體層50由Si或SiGe制成，則可以通過氧化在表面
上形成Si02層40。另選的是，可以通過在半導(dǎo)體層50和/或介電層30上淀積由氧化物 材料構(gòu)成的聚集體而形成氧化物層40。
例如，可以淀積Si02聚集體。
對形成氧化物的參數(shù)進(jìn)行控制，使得氧化物層40成為厚度足以確保 第一晶片70與第二晶片80之間的足夠粘著性的鍵合層。
尤其是，如果計(jì)劃在第一晶片70中執(zhí)行Smart Cut⑧技術(shù)，則氧化物 層40必需具有足夠的厚度以避免與在鍵合界面捕獲的水和顆粒相關(guān)的問 題，這些問題在后續(xù)熱處理過程中，將在半導(dǎo)體層50中造成一些界面缺 陷和/或氣泡。
另一方面，該厚度優(yōu)選地不要太大，以避免分解熱處理持續(xù)時(shí)間太長。
氧化物層40可具有小于600埃的厚度，或者小于500埃的厚度，或 者介于200埃與500埃之間的厚度。如前面已說明的那樣，優(yōu)選的厚度 介于350埃與500埃之間。
參照圖2C，如前面己說明的那樣，第二晶片80與第一晶片70鍵合 在一起，使得氧化物層40位于界面處。
可選的是，額外執(zhí)行至少一個(gè)熱處理的步驟以加強(qiáng)界面處的鍵合。
參照圖2D，所述結(jié)構(gòu)60是通過對第二晶片80進(jìn)行削減以去除后部 而獲得的。僅保留了半導(dǎo)體層50。
可以單獨(dú)或組合使用任意的晶片削減技術(shù)，諸如化學(xué)刻蝕技術(shù)、研 磨并拋光、技術(shù)人員所熟知的Smart Cut⑧技術(shù)(參見例如Jean-Pierre Colinge 的《Kluwer Academic Publishers》中 (p.50 et 51 ) 的 《Silicon-On-Insulator Technology: Materials to VLSI, 2nd Edition》)。
特別是，如果使用Smart Cut㊣技術(shù)，則在鍵合前以選定的能量和劑 量將原子物質(zhì)(諸如氫、氦或它們的組合、和/或其它原子物質(zhì))注入第 二晶片80，以在第二晶片80內(nèi)的接近半導(dǎo)體層50的厚度的深度處產(chǎn)生 弱化區(qū)?？梢栽谛纬裳趸飳?0之前或之后執(zhí)行注入。最后， 一旦執(zhí)行 了鍵合，Smart Cut 技術(shù)包括供應(yīng)適當(dāng)能量(諸如熱能和/或機(jī)械能)，以 在弱化區(qū)斷開鍵合，并由此使后部60從半導(dǎo)體層50脫離。為了獲得光滑且均勻的半導(dǎo)體層50，可以在削減步驟之后執(zhí)行可選
的精加工步驟(通過拋光、CMP、清潔.......)。此精加工步驟可在接下
來要描述的熱處理之前或之后執(zhí)行。
根據(jù)本發(fā)明，也能夠不受限制地提供其它步驟。
所獲得的結(jié)構(gòu)60順次包括襯底10、介電層30、氧化物層40、以及 薄半導(dǎo)體層50。
接下來執(zhí)行根據(jù)本發(fā)明的熱處理以還原或去除氧化物層40的厚度。 在惰性氣氛或還原性氣氛例如氬氣氛或氫氣氛或它們的混合中執(zhí)行 熱處理。
參照圖2E，執(zhí)行熱處理使得通過經(jīng)由半導(dǎo)體層50的氧擴(kuò)散來在厚 度上還原氧化物層40或?qū)⑵渫耆纸狻?br> 最終的結(jié)構(gòu)100是SeOI結(jié)構(gòu)，其具有由介電層30并最終由氧化物 層40的很薄的剩余部分形成的絕緣體部分。
SeOI結(jié)構(gòu)100的半導(dǎo)體部分50，是半導(dǎo)體層50和氧化物層40的經(jīng) 脫氧部分。應(yīng)該注意，在所述熱處理過程中，半導(dǎo)體層50的一部分可能 因惰性氣體處理而已蒸發(fā)。
為了例示由氧擴(kuò)散而引起的對氧化物層40的還原，圖3和圖4分別 示出了結(jié)構(gòu)60的剖面圖，其中一個(gè)是在擴(kuò)散過程中，而另一個(gè)是在擴(kuò)散 之后。
結(jié)構(gòu)60包括由厚度為d。x的氧化物層40隔開的兩個(gè)擴(kuò)散域 一左側(cè)(頂部半導(dǎo)體層50)以及 右側(cè)(襯底IO—介電層30)。
假設(shè)氧氣的擴(kuò)散是一維的——擴(kuò)散公式為
<formula>formula see original document page 14</formula>
其中X軸相對于層平面橫向延伸，其原點(diǎn)位于氧化物層40的中央，并
且其在半導(dǎo)體層50中指向正值，而在塊狀襯底10中指向負(fù)值。 C(x,t)是在時(shí)間t和位置x的氧濃度。 D(T)是在半導(dǎo)體中氧的擴(kuò)散系數(shù)(單位cm2/s)。 圖5示意性地示出了在熱處理過程中氧在所述結(jié)構(gòu)中的分布。如果頂部半導(dǎo)體層50足夠薄，則氧化物層40的一些氧可擴(kuò)散通過 該半導(dǎo)體層50并在該半導(dǎo)體層50的表面處蒸發(fā)到所述氣氛中。
從邊界條件可以推導(dǎo)出，擴(kuò)散因選擇惰性氣氛作為所述氣氛而被加速。
特別是，如果惰性氣氛含有氫并且所述半導(dǎo)體層50是硅，則在所述 半導(dǎo)體層50的表面發(fā)生下列反應(yīng)
如果氣氛是H2，貝U Si02 + H2—H20 + SiOT
如果氣氛是Ar，則Si02+ Si— 2SiO丫 為了提高擴(kuò)散的效率，可以對半導(dǎo)體層50的表面進(jìn)行在先脫氧。 介電層30防止擴(kuò)散通過襯底10。
接著，在確定的時(shí)間之后，如果半導(dǎo)體層50的厚度相對于氧擴(kuò)散長 度(D-t)'。較小，經(jīng)過申請人計(jì)算，擴(kuò)散時(shí)間是可接受的。
在這種情況下，在大約1200'C，所確定的時(shí)間是大約100s。 在這種條件下，穩(wěn)態(tài)流量被定義為 F=D(T) * C0(T)/dSe，
其中dse是半導(dǎo)體層50的厚度，而Q(T)是在退火溫度條件下半導(dǎo)體中
的平衡氧溶解度(叫uilibrium oxygen solubility)。
用于將氧化物層40的厚度dox降低預(yù)定值A(chǔ)d。x的氧分解時(shí)間是
. (i&承Zl丄 、r
D(r)*c(r)
其中N是氧化物中氧原子的濃度。
例如，如果半導(dǎo)體層50由單晶硅Si制成，N=4.22e22,并且氧化物 層40由Si02制成，且如果dSe=1000埃且Ad。x=20埃，則: time = 1.86e —12 * exp(4.04eV/kT)
申請人論證了，影響時(shí)間的主要參數(shù)是退火溫度以及頂部半導(dǎo)體層 50的厚度。
例如，基于數(shù)值模擬，在Ar氣氛或H2氣氛中，在頂部Si層厚度為 1000埃的情況下，分解20埃的界面Si02的最低退火條件是 一 1100°C，兩個(gè)小時(shí)，或者 一 1200°C， 10分鐘，或者
15一 1250°C， 4分鐘。
之后，選擇熱處理的溫度及持續(xù)時(shí)間以激勵(lì)氧化物層40的大量氧擴(kuò) 散通過半導(dǎo)體層50。
之后，氧化物層40的厚度減小預(yù)定的值。
此外，也可以在形成半導(dǎo)體層50時(shí)選擇其厚度，以便激勵(lì)所述擴(kuò)散。
特別是，半導(dǎo)體層50的厚度和熱處理的溫度決定了氧化物層40的 平均還原速率。厚度越大，則速率越低。溫度越高，則速率越高。
例如，可預(yù)先確定所述厚度和溫度，使得氧化物層40的平均還原速 率達(dá)到至少大約0.5埃每分鐘。為了這個(gè)目標(biāo)，針對大約1200。C的溫度， 選擇(110) Si單晶硅層10的厚度為小于2500埃。
之后僅需要控制熱處理的持續(xù)時(shí)間，以將氧化物層10的厚度準(zhǔn)確地 減小預(yù)定的值。
另選的是，選擇半導(dǎo)體層50的厚度，以便通過以預(yù)定持續(xù)時(shí)間和預(yù) 定溫度執(zhí)行熱處理，來將氧化物層40削減預(yù)定的值。
可將預(yù)定溫度選擇為大約100(TC-130(TC，且特別地是大約IIOO'C
或i2oo°c。
半導(dǎo)體層50的厚度可以介于大約250埃與大約1000埃之間，預(yù)定 溫度為大約12(XTC，而預(yù)定持續(xù)時(shí)間介于大約5分鐘與5小時(shí)之間。
執(zhí)行熱處理，以便將氧化物層40削減預(yù)定厚度。
通過精確調(diào)整熱處理的參數(shù)，能夠精確控制對氧化物層40中的材料 的還原，從而最終獲得具有期望厚度的氧化物層40。
根據(jù)本發(fā)明，能夠準(zhǔn)確地控制SeOI的氧化物層40的厚度。
特別是，能夠去除整個(gè)氧化物層40。
另選的是，能夠保留很薄的氧化物層(大約IO埃-IOO埃)，從而改 善界面處的電特性(即降低小孔砂眼)。
此外，能夠以其厚度大于極限厚度的氧化物層40來執(zhí)行半導(dǎo)體層 50與襯底10之間的鍵合，其中超過所述極限厚度就可避免半導(dǎo)體層50 的變形和氣泡。
另外，隨著半導(dǎo)體層50劣化風(fēng)險(xiǎn)的降低，半導(dǎo)體層50的厚度也能夠降低，同時(shí)仍遵守制造規(guī)范。
因此，要在半導(dǎo)體層50中制造的元件能夠更小型化并且具有比現(xiàn)有 技術(shù)更低的功耗。
本發(fā)明的主要優(yōu)點(diǎn)是即使執(zhí)行了擴(kuò)散熱處理，也仍能夠保持介電層 30的初始結(jié)構(gòu)。實(shí)際上，介電層30不用于鍵合，因此能夠保持其初始介 電特性和熱特性。
之后在不考慮下次熱處理的情況下，能夠?qū)殡妼?0的介電特性進(jìn)
行非常精確地初始校準(zhǔn)。
權(quán)利要求
1、一種對用于電子器件或光電器件的結(jié)構(gòu)進(jìn)行處理的過程，所述結(jié)構(gòu)順次包括—襯底，—介電層，該介電層所具有的導(dǎo)熱性大致高于由半導(dǎo)體材料的氧化物制成的氧化物層的導(dǎo)熱性，—氧化物層，該氧化物層由所述半導(dǎo)體材料的氧化物制成，—薄半導(dǎo)體層，該薄半導(dǎo)體層由所述半導(dǎo)體材料制成，其特征在于，該過程包括在惰性氣氛或還原性氣氛中，使用為激勵(lì)所述氧化物層的大量氧擴(kuò)散通過所述半導(dǎo)體層從而使所述氧化物層的厚度減小預(yù)定值而選擇的溫度值和持續(xù)時(shí)間來對所述結(jié)構(gòu)進(jìn)行熱處理的步驟。
2、 一種制造用于電子器件或光電器件的結(jié)構(gòu)的過程，其特征在于，該過程包括以下步驟(a) 設(shè)置具有確定的厚度的半導(dǎo)體層，所述半導(dǎo)體層由半導(dǎo)體材料制成；(b) 設(shè)置受納晶片，該受納晶片順次包括襯底以及由介電材料制成 的頂部介電層，所述頂部介電層具有的導(dǎo)熱性高于由所述半導(dǎo)體材料的 氧化物制成的氧化物層的導(dǎo)熱性；(c) 將薄半導(dǎo)體層鍵合到所述受納晶片，使得所述介電層被夾在所 述薄半導(dǎo)體層與所述襯底之間，該鍵合步驟包括在由所述半導(dǎo)體材料的 氧化物制成的鍵合界面處形成氧化物層的步驟；因此所形成的結(jié)構(gòu)順次 包括所述襯底、所述介電層、所述氧化物層以及所述薄半導(dǎo)體層；(d) 在惰性氣氛或還原性氣氛中使用為使所述氧化物層的大量氧擴(kuò) 散通過所述薄半導(dǎo)體層從而使所述氧化物層的厚度減小預(yù)定值而選擇的 溫度值和溫度持續(xù)時(shí)間來對所述結(jié)構(gòu)進(jìn)行熱處理。
3、 根據(jù)權(quán)利要求2所述的制造結(jié)構(gòu)的過程，其中，步驟(c)的所述氧化物層形成在所述介電層上。
4、 根據(jù)權(quán)利要求2所述的制造結(jié)構(gòu)的過程，其中，步驟(c)的所述氧化物層形成在所述薄半導(dǎo)體層上。
5、 根據(jù)權(quán)利要求2所述的制造結(jié)構(gòu)的過程，其中，步驟(c)的所述氧化物層制成在所述介電層和所述半導(dǎo)體層上。
6、 根據(jù)權(quán)利要求2至5中任一項(xiàng)所述的制造結(jié)構(gòu)的過程，其中，步 驟(a)包括提供內(nèi)部具有所述半導(dǎo)體層的供體晶片的步驟，其中，所述 過程在步驟(c)與步驟(d)之間還包括削減所述供體襯底，以只保留 鍵合到所述襯底上的所述半導(dǎo)體層的步驟。
7、 根據(jù)權(quán)利要求6所述的制造結(jié)構(gòu)的過程，其中，該過程在步驟(a) 之前還包括將原子物質(zhì)注入所述供體晶片以在所述半導(dǎo)體層之下形成弱 化區(qū)的步驟，并且其中所述削減所述供體晶片的步驟包括提供能量以使 所述半導(dǎo)體層在所述弱化區(qū)處與所述供體晶片相脫離的步驟。
8、 根據(jù)權(quán)利要求2至7中任一項(xiàng)所述的制造結(jié)構(gòu)的過程，其中，根 據(jù)確定的配置首先選擇所述溫度，之后選擇所述確定的厚度以確定所述 持續(xù)時(shí)間，或者選擇所述持續(xù)時(shí)間以確定所述確定的厚度，做出這些選 擇以將所述氧化物層的所述厚度減小確定的值。
9、 根據(jù)權(quán)利要求9所述的制造結(jié)構(gòu)的過程，其中，所述溫度介于 IIOO'C與125(TC之間，例如為大約120(TC。
10、 根據(jù)權(quán)利要求2至7中任一項(xiàng)所述的制造結(jié)構(gòu)的過程，其中， 選擇確定的厚度和溫度以使步驟(d)中的所述氧化物層的平均還原速率 為至少大約0.5埃每分鐘。
11、 根據(jù)權(quán)利要求1至7中任一項(xiàng)所述的過程，其中，所述半導(dǎo)體 層的所述厚度介于大約250埃與大約5000埃之間，所述溫度大約為 120(TC ，而所述持續(xù)時(shí)間介于大約5分鐘與5小時(shí)之間。
12、 根據(jù)權(quán)利要求1至7中任一項(xiàng)所述的過程，其中，所述氧化物 層具有介于大約100埃與大約500埃之間的厚度。
13、 根據(jù)上述任一項(xiàng)權(quán)利要求所述的過程，其中，進(jìn)行所述熱處理 從而基本上去除整個(gè)所述氧化物層。
14、 根據(jù)權(quán)利要求1至12中任一項(xiàng)所述的過程，其中，在所述熱處 理后留下了所述氧化物層的一部分。
15、 根據(jù)上述任一項(xiàng)權(quán)利要求所述的過程，其中，考慮到將在所述 半導(dǎo)體層中制造的元件，所述介電層具有足以在步驟(d)之后將所述半 導(dǎo)體層與所述襯底電絕緣的厚度。
16、 根據(jù)權(quán)利要求1至15中任一項(xiàng)所述的過程，其中，所述介電層 具有高于10 Wxm+K'1的導(dǎo)熱性。
17、 根據(jù)權(quán)利要求1至16中任一項(xiàng)所述的過程，其中，所述介電層 由氮化物、金剛石、氧化鋁(A1203)、氮化鋁(AIN)或藍(lán)寶石制成。
18、 根據(jù)上述任一項(xiàng)權(quán)利要求所述的過程，其中，所述介電層包括 Si3N4。
19、 根據(jù)上述兩項(xiàng)權(quán)利要求中任一項(xiàng)所述的過程，其中，所述介電 層具有1000埃到5000埃范圍內(nèi)的厚度。
20、 根據(jù)上述任一項(xiàng)權(quán)利要求所述的過程，其中，所述襯底由如SiC 的具有高導(dǎo)熱性的材料制成。
全文摘要
本發(fā)明涉及對用于電子器件或光電器件的結(jié)構(gòu)進(jìn)行處理的過程，所述結(jié)構(gòu)順次包括襯底、所具有的導(dǎo)熱性大致高于由半導(dǎo)體材料的氧化物制成的氧化物層的導(dǎo)熱性的介電層、由所述半導(dǎo)體材料的氧化物制成的氧化物層、由所述半導(dǎo)體材料制成的薄半導(dǎo)體層，其特征在于，該過程包括在惰性氣氛或還原性氣氛中，使用為激勵(lì)所述氧化物層的大量氧擴(kuò)散通過所述半導(dǎo)體層從而使所述氧化物層的厚度減小預(yù)定值而選擇的溫度值和持續(xù)時(shí)間來對所述結(jié)構(gòu)進(jìn)行熱處理的步驟。本發(fā)明還涉及包括所述熱處理的制造用于電子器件或光電器件的結(jié)構(gòu)的過程。
文檔編號(hào)H01L21/02GK101548369SQ200680056525
公開日2009年9月30日 申請日期2006年12月26日 優(yōu)先權(quán)日2006年12月26日
發(fā)明者奧列格·科農(nóng)丘克 申請人:硅絕緣體技術(shù)有限公司