專利名稱：形成具有高反型層遷移性的碳化硅mosfets的方法
形成具有高反型層遷移性的碳化硅MOSFETS的方法相關(guān)申請本申請要求獲得在2005年9月16日提交的美國臨時專利申請 60/717,953的優(yōu)先權(quán)，該申請的公開內(nèi)容通過參考在其全文中的說明在 jt匕^皮引入。政府利益聲明本發(fā)明至少部分地是在美國空軍(合同號FA8650 - 04 -2 -2410)和 ARL/MTO (合同號W911NF- 04 -2 - 0022 )的支持下完成。政府在本 發(fā)明中具有某些權(quán)利。發(fā)明領(lǐng)域本發(fā)明涉及制造電源裝置的方法和獲得的裝置等等，特別地涉及碳 化硅電源裝置和制造碳化硅電源裝置的方法。 背景電源半導(dǎo)體裝置被廣泛地用于傳送大電流和支持高電壓?，F(xiàn)代電源 裝置通常從單晶硅半導(dǎo)體材料被制成。 一種廣泛地使用的電源裝置是電 源金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。在電源MOSFET中，控 制信號被傳遞給柵電極，該柵電極與半導(dǎo)體表面通過插入的絕緣體被隔 開，該絕緣體可以是，但不限于二氧化硅。電流傳導(dǎo)通過多數(shù)載流子的 遷移而發(fā)生，而不存在少數(shù)載流子的注入，該少數(shù)載流子的注入被用于 雙極晶體管運行中。電源MOSFETs可以提供極好的安全工作區(qū)域，和 可以;故并行輸入晶胞結(jié)構(gòu)。對于本領(lǐng)域技術(shù)人員是熟知的，電源MOSFETs可以包括橫向結(jié)構(gòu) 或垂直結(jié)構(gòu)。在橫向結(jié)構(gòu)中，漏極、柵和源極端子都在基片的相同的表 面上。相反，在垂直結(jié)構(gòu)中，源和漏極在基片的相反的表面上。一種廣泛的運用的珪電源MOSFET是雙擴散MOSFET (DMOSFET)，該雙擴散MOSFET通過使用雙重擴散方法進行制備。在 這些裝置中，p-基極區(qū)域和n+源區(qū)域通過在掩模中的共同開口進行擴 散。該p-基極區(qū)域比該n+電源更深入地被壓入。在p-基極和n+源區(qū)域之間的橫向擴散的差異形成表面溝道區(qū)域。在電源裝置方面的最新開發(fā)努力還包括研究碳化硅(SiC)裝置用于 電源裝置的用途。碳化硅(SlC)具有電學(xué)性質(zhì)和物理性質(zhì)的組合，這種性 質(zhì)組合使得它對于用于高溫、高壓、高頻和高功率的電子裝置是有吸引力的。這些性質(zhì)包括3.0eV的帶隙、4MV/cm的電場擊穿、4.9 W/cm-K 的導(dǎo)熱性、和2.0x 10、m/s的電子漂移速度。因此，這些性質(zhì)可以使得碳化硅電源裝置在較高的溫度下以較高的 功率水平和/或具有比常規(guī)的硅基電源裝置更低的特定通導(dǎo)電阻運行。碳 化硅裝置優(yōu)于硅裝置優(yōu)越性的理論分析在Bhatnagar等人在題目為 "Comparison of 6H-SiC， 3C-SiC and Si for Power Devices", IEEE Transactions on Electron Devices, Vol. 40, 1993, pp. 645-655的發(fā)表中可 以找到。用碳化珪制造的電源MOSFET在題目為"Power MOSFET in Silicon Carbide"且轉(zhuǎn)讓給該本發(fā)明的受讓人的美國專利5,506,421 to P3lm0ur。4H-SiC電源DMOSFETs具有提供顯著的優(yōu)于常規(guī)的高壓硅電源開 關(guān)的優(yōu)點的可能。然而，熱生長用于這些裝置的可接受的柵氧化層可能 是困難的。大量努力已經(jīng)集中于降低在SiC/Si02界面的界面阱密度(DIT) 以便增加裝置的溝道遷移率OcH)。在1175。C的一氧化氮(NO)退火已經(jīng) 增加了 iiicH從個位數(shù)到約30 cm2/Vs。參看，例如G.Y. Chung,等人，IEEE Electron Dev. Let.22, l76 (2001)。研究員已經(jīng)證明在包含金屬雜質(zhì)的環(huán)境 中通過氧化得到更高的溝道遷移率(約150cm2/Vs)。參看，例如美國專 利6,559,068。然而上述的方法可能導(dǎo)致顯著的氧化物污染，可能提供不 受控制的氧化速度(t。pl500A),和/或可能與高溫處理步驟(如，可用 于歐姆接觸退火)不相容。概述根據(jù)本發(fā)明的 一些實施方案，在碳化硅上形成氧化層的方法包括在 碳化硅層上熱生長氧化層，和在包含NO環(huán)境中在大于1175。C的溫度時 退火該氧化層。退火該氧化層可以在包含NO的環(huán)境中在約1200°C-約160(TC的 溫度時退火該氧化層。在特別的實施方案中，退火該氧化層可以在包含 NO環(huán)境中在約130(TC的溫度時退火該氧化層。而且，該氧化層可以被 退火約2小時。該方法可以進一 步包括將氧化層置于碳化硅管中的碳化硅層上，和 退火該氧化層可以包括退火在該碳化硅管中的氧化層。該碳化硅管可以 包括在上面具有碳化硅涂層的碳化硅管。在碳化硅管上的碳化硅涂層可 以包括通過化學(xué)氣相沉積在該碳化硅管上沉積的碳化硅涂層。熱生長該氧化物可以包括在存在金屬雜質(zhì)時熱生長該氧化物。特別 地，熱生長該氧化物可以包括在含有金屬雜質(zhì)的氧化鋁存在時熱生長該氧化物。熱生長該氧化層可以包括熱生長該氧化層至約500 - 900A的厚 度。熱生長該氧化層可以包括在干燥02中和在約1200。C溫度下在碳化 硅層上熱生長初步氧化層，和在濕02中和在約950。C溫度下再氧化該初 步氧化層。向可以,皮定義為與(0001)平面約8。的方向。形成根據(jù)本發(fā)明的 一些實施方案的碳化硅MOS結(jié)構(gòu)的方法，該方 法包括在碳化硅層上熱生長氧化層，和在包含NO環(huán)境中在大于1175°C 的溫度下退火該氧化層和在該氧化層上形成柵電極。該方法可以進一步包括在該氧化層上形成柵接觸，該柵接觸包括多 晶硅和/或金屬。該碳化硅層可以包括p-型碳化硅的區(qū)域，和該方法可以進一步包括 在p-型碳化硅區(qū)域中形成n-型區(qū)域。熱生長該氧化層可以包括在p-型碳 化硅區(qū)域上和至少部分地在n-型區(qū)域上熱生長該氧化層。該p-型碳化硅區(qū)域可以包括p-型外延層，和該n-型區(qū)域可以包括 n-型源區(qū)域。該方法進一步包括在p-型外延層中形成n型漏區(qū)域，該p-型外延層與n型源區(qū)域被隔開，且它限定了該源區(qū)域和該漏區(qū)域之間的 溝道區(qū)域。熱生長該氧化層可以包括在溝道區(qū)域上熱生長該氧化層。該方法可以進一步包括在n型源區(qū)域和n型漏區(qū)域上形成歐姆接 觸，和在至少約500°C的溫度下退火在n型源區(qū)域和n型漏區(qū)域上的歐 姆接觸。在歐姆接觸退火后，該溝道區(qū)域在室溫下可以具有至少約40 cm2/Vs的溝道遷移率。該p-型石友化硅區(qū)域可以包括注入的p-型阱區(qū)域，和該n型區(qū)域可以 包括n型源區(qū)域。該方法可以進一步包括形成與n型JFET區(qū)域鄰近的 注入的p-型阱區(qū)域，該n型JFET區(qū)域乂人該結(jié)構(gòu)的表面伸展到位于該p-型阱區(qū)域之下的漂移區(qū)域，和熱生長氧化層可以包括在溝道區(qū)域上熱生長該氧化層，該溝道區(qū)域在源區(qū)域和JFET區(qū)域之間的p-型阱區(qū)域中延伸。該方法可以進一步包括在n型源區(qū)域和n型漏區(qū)域上形成歐姆接 觸，和在至少約50(TC的溫度下退火在n型源區(qū)域上的歐姆接觸。在歐 姆接觸退火后，該溝道區(qū)域在室溫下可以具有至少約35 cm2/Vs的溝道 遷移率。附圖簡述附圖被包括以提供對本發(fā)明的進一步理解和被結(jié)合為本申請的組 成部分，該附圖舉例說明了本發(fā)明的某些實施方案。在附圖中

圖1是根據(jù)本發(fā)明的一些實施方案的橫向電源MOSFET的橫截面圖。圖2是根據(jù)本發(fā)明的一些實施方案的垂直電源MOSFET的橫截面圖。圖3A是對于根據(jù)傳統(tǒng)方法制成的MOSFET裝置，電容的測量和理 論值對電壓的曲線；圖3B-3C是對于根據(jù)本發(fā)明的一些實施方案制成的MOSFET裝置， 電容的測量值和理論值對電壓的曲線。圖4是對于根據(jù)本發(fā)明的一些實施方案制成的MOSFET裝置以及 根據(jù) 一 些傳統(tǒng)方法制成的MOSFET裝置，界面狀態(tài)密度的曲線(D汀)對從 導(dǎo)帶的能級的曲線；圖5是對于根據(jù)本發(fā)明的一些實施方案制成的MOSFET裝置以及 根據(jù)一些傳統(tǒng)方法制成的MOSFET裝置，溝道遷移率對在室溫下測量的 柵壓的曲線圖6是對于根據(jù)本發(fā)明的一些實施方案制成的橫向MOSFET裝置， 溝道遷移率對在不同溫度下測量的4冊壓曲線圖7是對于根據(jù)本發(fā)明的 一 些實施方案制成的注入的溝道MO SFET 裝置以及根據(jù)一些傳統(tǒng)方法制成的MOSFET裝置，溝道遷移率對在室溫 下測量的4冊壓曲線；和圖8是包括根據(jù)本發(fā)明的一些實施方案形成氧化物的MOS結(jié)構(gòu)的 SIMS分析的曲線圖。本發(fā)明實施方案的詳細說明在下文中通過參考在其中顯示本發(fā)明的最優(yōu)選實施方案的附圖將更充分地描述本發(fā)明。然而，本發(fā)明可以以許多不同的形式進行表達，但不應(yīng)該被認為被限制在本文中陳述的實施方案；而是，提供這些實施 方案以便這些公開內(nèi)容是徹底的和完全的，和將完全地將本發(fā)明的范圍 傳達給本領(lǐng)域的技術(shù)人員。在這些附圖中，為了明晰，層和區(qū)域的厚度 被夸大。全文中相同編號表示相同的元件。如本文中使用，術(shù)語"和/或"包括一個或多個相關(guān)列舉項的任何和全 部的組合。應(yīng)當被理解的是，盡管該術(shù)語第一、第二、第三，等等，可 能在本文中被使用以描述不同的元件、組分、區(qū)域、材料、層和/或部分， 這些元件、組分、區(qū)域、層和/或部分不應(yīng)該被限于這些術(shù)語。這些術(shù)語 僅僅被用來使一種元件、組分、區(qū)域、層、材料或部分區(qū)域別于另一種 元件、組分、區(qū)域、層、材料或部分。因此，下面討論的第一元件、組 分、區(qū)域、層、材料或部分可以被稱為第二元件、組分、區(qū)域、層、材 料或部分而不偏離本發(fā)明的教導(dǎo)。在本文中使用的術(shù)語僅僅是為了描述特別的實施方案和并不旨在 限制本發(fā)明。如本文中使用的，單數(shù)形成"一個"、"一種"和"該''被認為也 包括復(fù)數(shù)形式，除非上下文另外清楚地表示。應(yīng)該進一步理解，當術(shù)語 "包括"、"包含"、"含有"和/或''包含有"在本說明書中使用時，表示存在所 說明的特點、整體、步驟、操作、元件、和/或組分，但不排存在和添加 有一種或多種其它特點、整體、步驟、操作、元件、組分和/或它們的組。在本文中通過參考橫截面圖說明描迷了本發(fā)明的實施方案，該橫截 面圖為本發(fā)明的被理想化的實施方案(和過渡結(jié)構(gòu))的示意圖。在附圖中 的層和區(qū)域的厚度可能被夸大以為了明晰。另外，附圖的形狀的偏離， 作為例如制造工藝的結(jié)果和/或容許偏差將是預(yù)期的。因此，本發(fā)明的實 施方案將不會被認為是被限制于在本文中舉例說明的區(qū)域的特定形狀， 但將包含形狀的偏差，該偏差來自于，例如制造。例如， 一皮舉例說明為 矩形的注入?yún)^(qū)域一般地將具有圓形或彎曲的特點和/或在它的邊緣的注 入濃度的梯度，而不是從被注入到未注入?yún)^(qū)域的離散變化。同樣地，由 注入形成的隱埋區(qū)域可能導(dǎo)致一些在隱埋區(qū)域和表面之間的區(qū)域中的 注入，通過該表面進行注入。因此，在附圖舉例說明的區(qū)域本質(zhì)上是示 意性的且他們的形狀并不是被旨在舉例說明裝置的區(qū)域的真實的形狀 和不是被旨在來限制本發(fā)明的范圍。將被理解的是，當元件如層/區(qū)域或基片被認為是"在另一元件上"或延伸"到另 一元件的上面"，它可以直接地在上面或直接地延伸到另一 個元件的上面或還可能存在插入元件。相反地，當元件被認為是"直接 地在另一元件上"或延伸"直接地到另一元件上面"，則沒有插入元件存 在。還將被理解的是，當元件被認為是與另一元件''連接"或"結(jié)合"，它 可以與另一個元件直接地連接或結(jié)合或可能存在插入元件。相反地，當 元件被認為是與另一元件"直接地連接"或"直接地結(jié)合"，則沒有插入元 件存在。除非另外規(guī)定，在本文中使用的所有術(shù)語(包含技術(shù)的和科學(xué)的術(shù)語) 具有與本發(fā)明所屬領(lǐng)域的技術(shù)人員通常理解的相同的意思。將進一步被 理解，術(shù)語(如在通常使用的詞典定義的術(shù)語)應(yīng)該被解釋為具有與它 們在本說明書的上下文中和相關(guān)領(lǐng)域的意思 一致，且將不會被解釋為理 想化的或極度形式的意義，除非在本文中明白地定義為這樣。本發(fā)明的實施方案提供通過使用熱成長的金屬加強氧化(MEO)和/ 或高溫(〉1175 。C)NO退火制備的DMOSFET裝置。兩種處理可以降低 D汀接近導(dǎo)帶(Ec)，這可以使得在注入的和/或外延的溝道裝置上有較高 的反型層遷移性。而且，根據(jù)本發(fā)明的一些實施方案的MEO和/或NO 處理可以顯示出受控氧化速率((tox ~ 600-900 A)和/或溫度穩(wěn)定性，這可 以使得它們適于4H-SiC電源MOSFET的制造。參考圖1，舉例說明根據(jù)本發(fā)明的實施方案的橫向的MOSFET。如在圖1說明，n-溝道橫向的MOSFET 10包含在基片12上生長的 p-型外延層14,它可以是引導(dǎo)4HPSiC結(jié)晶的8。離軸。其它多種類型的 和/或偏軸角的碳化硅也可以被用于基片12。在一些實施方案中，外延 層14可以具有約5微米或以上的厚度和通過使用例如MOCVD方法形 成，和可以用濃度為約5xl015-lxl016cnf、々p-型雜質(zhì)(如硼和/或鋁) 進行摻雜。有時候外延層14可以具有小于5微米的厚度。在特定的實 施方案中，外延層14可以具有約5微米的厚度和可以具有約5xl015 cm-3 的摻雜劑濃度。在一些實施方案中，外延層14的溝道區(qū)域可以通過離 子注入進行摻雜且可以具有約1 x 1016 cm—3 - 1 x 1019 cm—3的摻雜劑濃度。氮和/或磷離子可以凈皮注入到外延層14中以形成n+源/漏區(qū)域16, 這樣該n+電源/漏區(qū)域具有約lxl019cm—3或更大的摻雜劑濃度。然而， 如果該源/漏區(qū)域16的摻雜劑濃度小于lxl02Q，熱退火可以被要求在其 上形成歐姆接觸。在特別實施方案中，該n+源/漏區(qū)域16以約1 x 102G cm-3的摻雜劑濃度用磷進行摻雜。在存在硅超壓時該注入物可以被活化，例如用1650。C的氬退火。0.5微米厚的沉積氧化層可能作為場氧化物(未 顯示)。控制氧化物(即柵氧化層)在外延層14上之間且延伸到電源/ 漏區(qū)域16的上面。該控制氧化層18的厚度可以取決于裝置的期望的工 作參數(shù)。例如，以3 MV/厘米的最大電場為基礎(chǔ)選擇氧化物厚度可以是 合適的，該控制氧化層18可以具有約500 A的厚度，它對應(yīng)于15V的 最大觸發(fā)電壓。該控制氧化層18可以被生長，例如，使用多級氧化方法，該多級 氧化方法包含在干燥02中的氧化步驟然后在濕02中再氧化(ReOx)，如， 例如在美國專利5,972,801所述，它的空開內(nèi)容以全文在此被引入作為參考。例如，控制氧化層18可以通過干燥-濕式氧化法進行生長，該方法 包含整體氧化物在干燥02中生長然后在濕〇2中退火整塊氧化物。如本 文中使用的，氧化物在濕02中退火是指氧化物在包含02和蒸發(fā)&0的 環(huán)境中的退火。在惰性氣氛中的附加的退火可以在干燥氧化物生長和濕 氧化物退火之間進行。干燥〇2氧化物的生長可以在例如在石英管中在 高達約1200。C的溫度下在干燥02中進行至少約2.5小時。進行干燥氧 化物的生長以生長該整塊氧化層達到期望厚度。該干燥生長的溫度可能 影響氧化物生長速率。例如，較高的處理溫度可能產(chǎn)生較高的氧化物生 長速率。最高的生長溫度可能依賴于所使用的系統(tǒng)。在一些實施方案中，該干燥02氧化物生長可以在約1200。C的溫度 下在干燥02進行約2.5小時。獲得的氧化層可以在高達約120(TC的溫 度下在惰性氣氛中進行退火。特別地，獲得的氧化層可以在約1175。C的 溫度下在Ar中進行退火約1小時。濕02氧化物退火(ReOx)可以在約 950。C或更低的溫度下進行至少約1小時的時間。濕02退火的溫度可以 被限制以阻止在SiC/Si02界面進一步熱氧化生長，這可能引入附加的界 面狀態(tài)。特別地，濕02退火可以在濕02在約950。C溫度下進行約3小 時。獲得的控制氧化層18可以具有約500 A的厚度。柵接觸20在控制氧化物18上形成。該柵接觸20可以包含，例如 硼-摻雜多晶硅和/或蒸發(fā)鋁。硼-摻雜多晶硅可以用來幫助調(diào)整裝置的閾 電壓達到期望水平。用其它雜質(zhì)摻雜的多晶硅，包含n型雜質(zhì)，也可以 被用作為柵接觸20。在一些實施方案中，該處理的熱平衡可能是關(guān)心的問題。在上述情況下，使用蒸發(fā)鋁可以幫助降低熱平衡。鎳源/漏極接觸22、 24可以在源/漏區(qū)域16上形成。特別地，在n+電源/漏區(qū)域16上形 成的鎳接觸22、 24可以顯示電阻行為而沒有任何熱壓結(jié)。參考圖2，舉例說明了根據(jù)本發(fā)明的一些實施方案的垂直電源 MOSFET30。垂直的碳化硅MOSFETs通常在晶胞中被復(fù)制。便于說明， 將描述單個晶胞垂直MOSFET。如在圖2中所示，根據(jù)本發(fā)明的實施方案的MOSFET可以包含n+ 單晶碳化硅基片32。在基片的第一表面上提供了 n-碳化硅漂移層34。 該漂流層34的摻雜和厚度可以通過考慮裝置的所期望的阻斷電壓進行 測定。例如，對于高壓裝置，該漂流層34可以具有約5-約100微米的 厚度和約8xl015- lxlO"cm^的摻雜濃度。第一和第二注入的p-型阱36 可以具有約lxlO"cn^的摻雜劑濃度。在特別的實施方案中，該p-阱 36可以具有約lxio"cn^的摻雜劑濃度。p+碳化硅的注入的接觸區(qū)域 38也可以在p-阱36進行提供。該注入接觸區(qū)域38可以，例如通過注入 受體離子(硼和/或鋁)被形成，以產(chǎn)生具有約lxl0^cm^的摻雜密度 的區(qū)域38。特別地，由于較低的鋁在SiC中更小的擴散性，注入的鋁可 以更適于接觸區(qū)域38。在與接觸區(qū)域38鄰近的p-型阱36中第一和第二 n+源區(qū)域40。注 入源區(qū)域40可以，例如通過注入供體離子以產(chǎn)生具有約lxlO"cm^或 更高的摻雜密度的區(qū)域40。n型碳化珪JFET區(qū)域41與n+源區(qū)域40鄰接。JFET區(qū)域41與源 40通過在p-型阱中的溝道區(qū)域43被隔開。延伸到n-層34的JFET區(qū)域 41可以具有與漂移層34相似的摻雜劑濃度。然而，在一些實施方案中， 該JFET區(qū)域41可以用n型雜質(zhì)被注入以具有比漂移層34更高的摻雜 劑濃度。例如，該JFET區(qū)域41可以用供體離子被注入以具有約lx1016 -1 x 1017 cm-3的摻雜密度。選擇的實際的摻雜劑濃度可以取決于該裝置 的所期望的操作特性。合適的絕緣材料的控制氧化物42,如Si〇2,從JFET區(qū)域41和溝 道區(qū)域43的上面延伸到n+源區(qū)域40。該控制氧化物42可以具有約500 -約800A的厚度。特別地，該控制氧化物42可以具有約500A的厚度。柵接觸46在與溝道區(qū)域43相對面的控制氧化物42上被提供。源 接觸44在n+源區(qū)域40上形成。源接觸44還在p+接觸區(qū)域38上形成以縮短n+源區(qū)域到p阱區(qū)域。p阱區(qū)域36可以被相對高地摻雜以減少 和/或防止開始由源區(qū)域40、阱區(qū)域36和漂移層34形成附加的NPN型 晶體管。例如，p阱區(qū)域36可以具有約lxl0"cn^-約lxio"cm^或 更大的摻雜劑濃度。漏極接觸48在p-型阱36對立面的基片32的表面 上進行提供。漏極接觸4 8可以通過例如使用鎳而形成。在一些實施方案中，熱生長圖1的裝置10的控制氧化物18和/或熱 生長圖2的裝置30的控制氧化物42可以在一氧化氮(NO)中在約H75。C 以上的溫度下進行退火。在一些實施方案中，控制氧化物18、 42可以 在NO中在約1175。C以上且在氧化物開始物理上分解的溫度(該溫度可 以是例如約1500°C - 160(TC或以上的溫度)以下進行退火。在一些實施 方案中，控制氧化物18、 42可以在NO中在約1200°C -約150(TC的溫 度下進行退火。特別地，控制氧化物18、 42可以在NO中在約130(TC 溫度下進行退火。該退火時間可以取決于所選擇的退火溫度。例如，對 于130(TC退火，退火時間可以是約2小時。在一些實施方案中，金屬的雜質(zhì)可以通過在氧化鋁存在時氧化裝置 10、 30的溝道區(qū)域被加入到該控制氧化膜18、 42中，如在，例如2005 年9月16日提交的共同轉(zhuǎn)讓的題目為"MethodsofFabricatingOxide Layers on Silicon Carbide Layers Utilizing Atomic Oxygen"的美國專利申 請11/229,476中所描述，它的公開內(nèi)容在此以全文被引入作為參考。特 別地，氧化鋁可以通過在氧化室中鄰近氧化中的晶片安裝氧化鋁圓片進 行提供。在一些實施方案中，在退火系統(tǒng)中存在的唯一的氧化鋁可以是 氧化鋁圓片。通過限制該系統(tǒng)中的氧化鋁為氧化鋁圓片，控制和/或限制 氧化速度可以是可能的。特別地，MEO氧化可以通過將99.8%純氧化鋁圓片放置在正^皮氧化 的SiC基片旁邊而進行。完成上述的一種方法為在退火管中與晶片平行 的和鄰近安裝氧化鋁圓片。與氧化鋁圓片接近的SiC基片的區(qū)域可以顯 示增強的氧化作用。垂直的MOSFET結(jié)構(gòu)還可以通過使用如在美國專利6，653,659所描 述的外延的p-型層而形成，其公開內(nèi)容在此以全文被引入作為參考。試驗結(jié)果下面試驗結(jié)果僅僅作為實施例被提供和不應(yīng)該被認為是限制本發(fā) 明。在8。離軸(0001)引導(dǎo)的4HP基片上生長的5微米、5xio"cm—3的p-型外延層上制備了 n型溝道橫向的MOSFETs作為測試結(jié)構(gòu)。磷被注 入以形成源/漏區(qū)域和大的鋁劑量(1 x 1018 cm-3箱形斷面)被注入以模擬對 于裝置的一半(即注入溝道裝置)的DMOSFETp-阱區(qū)域。注入物通過在 1650。C下在Ar中用Si超壓進行活化約5分鐘-約1小時?？梢栽谧⑷?物被活化之后進行犧牲氧化作用以便改善外延層的表面。而且，場氧化 物可以生長和被圖案化以暴露裝置的激活區(qū)域。場氧化物的生長還可以 包括在裝置的激活區(qū)域的犧牲加熱氧化。然后0.5微米厚的氧化層被沉積和被圖案化為場氧化物。在一些晶 片中(在本文中被稱為ReOx晶片)，500A厚的控制氧化物在12O0°C 下在干燥O2中生長然后是950。C濕再氧化(ReOx)。 一些晶片(MEO晶 片)，在有金屬雜質(zhì)存在時被熱氧化以形成具有約600A-約900 A的厚度 U的控制氧化物。在一些晶片中(在本文中被稱為NO晶片)，控制氧化 物通過使用如上所述的再氧化方法進行生長和隨后在NO中在1300。C下 在碳化硅管中進行原位退火，該碳化硅管用高質(zhì)量的通過化學(xué)氣相沉積 進行沉積的碳化硅進行涂布。為了形成MEO晶片，多個將被氧化的SiC晶片被置于在SiC槳上 的SiC船中。99.8%純氧化鋁圓片被垂直安裝在每個船之間，與在船中 的圓片平行。包含船、SiC和氧化鋁圓片的槳在N2和02流中被插入具 有800。C負荷溫度的SiC退火管中。在退火管的內(nèi)部溫度被逐步提升到 1000°C ,且該SiC晶片被氧化約6.5小時。然后，SiC晶片在N2中在1000°C 進行退火約5.5小時，然后退火管被冷卻兩小時。硼摻雜多晶硅被沉積以形成用于ReOx和NO晶片的柵電極，而蒸 發(fā)的鋁被用于MEO晶片以減少或使熱平衡減少到最少。鎳接接觸在源/ 漏區(qū)域上通過蒸發(fā)和上升而形成。在MEO晶片中，接觸在大約500。C 被退火以制造接觸電阻。梅奧晶片的退火被限制在50(TC以保護該鋁柵。 對于NO晶片，接觸可以在較高的溫度下退火(例如約825°C)。伴隨n 型晶片同樣被氧化和金屬化以產(chǎn)生NMOS電容器用于對比目的。橫向的 MOSFETs用400|am x 400|iim的溝道尺寸被形成以制得占優(yōu)勢的溝道電 阻便于場效應(yīng)遷移率的提取和電容-電壓(C- V)的測量。裝置的場效應(yīng)遷移率的測量還伴隨著接地(grounding)晶片的源接 觸和后側(cè)和對漏極接觸施加50 mV的固定電壓。柵壓^皮掃描以獲得Ids-Vti曲線。然后遷移率值由提取數(shù)據(jù)進行計算。圖3A - 3C分別顯示了 ReOx、 NO和MEO晶片測量的NMOS C-V 對理論上的C-V繪制的曲線。理想C-V被公式化以便考慮金屬-半導(dǎo)體 的工作函數(shù)差異(①Ms)和有效的固定電荷密度(Qf)。 ReOx和MEO樣品分 別具有-1.6xl0"cm2和-6.5x101 cm2的負的QF，它們可以表明帶陰電荷 的中間帶狀態(tài)的高密度，該狀態(tài)在測量掃描期間沒有改變占有率。另一 方面，NO樣品具有8.3xlOn cm々的正的QF。如在圖3A中說明，由于 Ec附近的界面阱，ReOx樣品還顯示出顯著的從平帶到積累的伸展。NO 樣品(圖3B)顯示出明顯的改進和僅僅輕微的伸展，而MEO樣品C-V曲 線(圖3C)事實上與理論曲線是一致的。圖4是MEO、 NO和ReOx MOSFET裝置的界面狀態(tài)密度(DIT )對 從導(dǎo)帶的能級的曲線。在圖4中顯示的室溫AC電導(dǎo)率測定，同時對于 NO和MEO晶片，在可測量的能量范圍內(nèi)(高達低于Ec的0.2 eV)顯示 出同等低的界面狀態(tài)密度(Dn)。如杲NO阱分布比導(dǎo)帶邊緣附近的MEO 分布增加更快，這些在C-V曲線和電導(dǎo)結(jié)果之間的明顯矛盾是可以協(xié)調(diào) 一致。在MEO方法中觀察到了增加的氧化速度。然而，這些效果可以一皮 控制以產(chǎn)生可接受的600 - 900 A厚的柵氧化層厚度。據(jù)相信，MEO的 氧化速度可以通過限制/控制晶片向氧化鋁的暴露而被控制/減少。例如， 如上所述，在氧化作用期間存在氧化鋁被限制于被設(shè)置在氧化中的SiC 晶片的附近的氧化鋁圓片。圖5是對于外延的溝道(即橫向的)MEO、 NO和ReOx MOSFET裝 置，溝道遷移率對在室溫下測定的柵壓的曲線。MEO和NO MOSFETs 都顯示出分別具有69和49 cm2/Vs的峰值|neH的改善接通特性。對于 MEO的峰值溝道遷移率大致是在H.Olafsson, Ph.D. Dissertation, Chalmers University (2004)中的報告值的50%。然而，如在圖6說明的， 它是對于^f黃向的MEO MOSFET裝置的溝道遷移率對在不同的溫度下測 量的柵壓的曲線，對于MEO裝置在150。C的測量溫度下低場遷移率增 加到160cmVVs,與由Olafsson在熱循環(huán)后觀察到的不可逆的33%的遷 移率降低相反。在室溫下(在圖6中描述的高溫測量后)MEOMOSFET 的重復(fù)測量顯示了與原來室溫曲線相似的形狀，但偏移了一些電壓值， 可能由于遷移離子的運動原因。對于NO晶片的峰值溝道遷移率p必表示比由上面Chung的報告值有67%的增加。如圖7所示，該注/v溝道MOSFETs的接通特性僅僅稍 微地被削弱，對于MEO和NO，分別具有可觀的48和34 cm2/Vs的峰 值溝道遷移率pcH，除了 1 x 10"cm-3鋁注入物。Olafsson還報告了 MEO氧化物對快速的熱退火(RTA)的敏感性。 為了形成好的電源MOSFETs，利用RTA熱壓結(jié)該歐姆接觸以獲得低電 阻、電穩(wěn)定性和/或結(jié)構(gòu)完整性是期望的。在MEO晶片情況下，盡管特 定的機理沒有完全被理解，注意到高質(zhì)量MOS界面經(jīng)受住了高溫RTA 和在MOSFET特性中很小變化是令人鼓舞的。由于MEO MOSFET的改善的性能，進行了對MEO氧化物的研究。 SIMS分析顯示出穿過氧化物僅僅10]8 cnf3的均勻分布的氮濃度。這些 值接近對氮的SIMS才全測極限和是小于有效氮鈍化4H-SiC MOS界面一 般需要的中央的10"cn^的濃度的數(shù)量級。因此，明顯地是氮化作用不 可能是在MEO晶片中遷移率增強的來源。在圖8顯示的SIMS分析結(jié) 果證實如美國專利6,559,068所述的高濃度金屬雜質(zhì)的存在(Fe和Cr)。 值得注意的是，鐵不是僅僅以高濃度存在，若非高離子濃度自始至終延 伸到Si02/ SiC界面。根據(jù)本發(fā)明的實施方案，通過使用NO和基于MEO的方法已經(jīng)獲 得了改善的4H-SiCMOS界面。已知，NO退火較高的溫度下提供較好 的結(jié)果。然而，由于石英熔爐管的溫度限制，上述的處理已經(jīng)被限于 U75。C。在本發(fā)明的一些實施方案中，在使用化學(xué)氣相沉積法(CVD)用 SiC涂布后的SiC管中加熱氧化和NO退火可以克服常規(guī)處理技術(shù)的限 制以提供例如130CTC以上的處理溫度，這可以提供比1175。C時NO退火 根本的改進，和在一些情況下，在低于Ec的0.2 eV時，Du減少500/0, 反型溝道遷移率增加67%到49 cm2/Vs。根據(jù)本發(fā)明的一些實施方案， MEO處理可以導(dǎo)致更好的性能，具有在室溫下69 cm2/Vs的峰值溝道遷 移率增加到在1500。C時160cm2/Vs。在具有1 x 1018 cm-3 4呂-注入溝道的 MEO MOSFETs中，遷移率保持相當?shù)?8 cm2/Vs。然而，在MEO處理 的一些變化中，除去不需要的來自柵氧化層的污染物是所希望的，該污 染物可以提供在Si02-SiC界面的遷移載體，它可以影響閾電壓。根據(jù)本發(fā)明的實施方案形成的具有l(wèi)xl0"cm-s的摻雜的溝道的注入 溝道MOSFET裝置(包含在NO中在1300。C下退火)顯示出35 cm2/Vs的 溝道遷移率。由于注入損傷，注入溝道裝置的溝道遷移率預(yù)計低于外延的溝道裝置的溝道遷移率。在附圖和說明書中，已經(jīng)公開了本發(fā)明的典型的實施方案和，盡管 使用了專業(yè)術(shù)語，它們僅僅以一般和描述的意義進行使用且不是為了限 制的目的，本發(fā)明的保護范圍在下面的權(quán)利要求中提出。
權(quán)利要求
1.一種在碳化硅上形成氧化層的方法，包括在碳化硅層上熱生長氧化層；和在大于1175℃溫度下，包含NO的環(huán)境中退火該氧化層。
2. 權(quán)利要求1的方法，其中退火氧化層包括在含有NO的環(huán)境中在約 120CTC -約1600。C的溫度下退火該氧化層。
3. 權(quán)利要求1的方法，其中退火氧化層包括在包含NO的環(huán)境中在1300 。C的溫度時退火該氧化層。
4. 權(quán)利要求3的方法，其中退火氧化層包括退火該氧化層約2小時。
5. 權(quán)利要求1的方法，進一步包括將氧化層放置在碳化硅管中的碳化硅層上；其中退火該氧化層包括退火在碳化硅管中的氧化層。
6. 權(quán)利要求5的方法，其中碳化硅管包含在其上具有碳化硅涂層的碳化 硅管。
7. 權(quán)利要求6的方法，其中在碳化硅管上的碳化硅涂層包含通過化學(xué)氣 相沉積作用沉積在碳化硅管上的碳化硅涂層。
8. 權(quán)利要求1的方法，其中熱生長該氧化物包括在金屬雜質(zhì)存在時熱生 長該氧化物。
9. 權(quán)利要求8的方法，其中熱生長該氧化物包括在包含金屬雜質(zhì)的氧化 鋁存在時熱生長該氧化物。
10. 權(quán)利要求1的方法，其中熱生長該氧化層包括熱生長該氧化層至約 500 - 900A的厚度。
11. 權(quán)利要求1的方法，其中碳化硅層包含具有離軸取向的4Hp-型碳化 硅外延層，該方向可以被定義為與(0001)平面約8。的方向。
12. 權(quán)利要求1的方法，其中熱生長該氧化物包括在干燥〇2中和在約1200。C溫度下在碳化硅層上熱生長初步氧化層； 和在濕02中和在約95(TC溫度下再氧化該初步氧化層。
13. —種形成碳化硅MOS結(jié)構(gòu)的方法，包括 在碳化硅層上熱生長氣化層；在含有NO的環(huán)境中在大于1175。C的溫度下退火該氧化層；和 在該氧化層上形成柵電極。
14. 權(quán)利要求13的方法，其中退火氧化層包括在含有NO的環(huán)境中在約 1200°C -約1600。C的溫度下退火該氧化層.
15. 權(quán)利要求13的方法，其中退火氧化層包括在包含NO的環(huán)境中在約 130(TC的溫度時退火該氧化層。
16. 權(quán)利要求15的方法，其中退火氧化層包括退該火氧化層約2小時。
17. 權(quán)利要求13的方法，進一步包括將氧化層放置在碳化硅管中的碳化硅層上； 其中退火該氧化層包括退火在碳化硅管中的氧化層。
18. 權(quán)利要求17的方法，其中碳化硅管包含在其上具有碳化硅涂層的碳 化硅管。
19. 權(quán)利要求18的方法，其中在碳化硅管上的碳化硅涂層包含通過化學(xué) 氣相沉積作用沉積在碳化硅管上的碳化硅涂層.
20. 權(quán)利要求13的方法，其中熱生長該氧化物包括在金屬雜質(zhì)存在時熱 生長該氧化物。
21. 權(quán)利要求20的方法，其中熱生長該氧化物包括在包含金屬雜質(zhì)的氧 化鋁存在時熱生長該氧化物。
22. 權(quán)利要求13的方法，其中熱生長該氧化層包括熱生長該氧化層至約 500 - 900A的厚度。
23. 權(quán)利要求13的方法，其中碳化硅層包含具有離軸取向的4H p-型碳 化硅外延層，該方向可以纟皮定義為與(0001)平面約8。的方向。
24. 權(quán)利要求13的方法，其中熱生長該氧化物包括在干燥02中和在約1200。C溫度下在碳化硅層上熱生長初步氧化層；和在濕02中和在約950。C溫度下再氧化該初步氧化層。
25. 權(quán)利要求13的方法，進一步包括 在氧化層上形成柵接觸接觸，該柵接觸包含包括多晶硅和/或金屬.
26. 權(quán)利要求25的方法，其中該碳化硅層包含p-型碳化硅區(qū)域，該方法 進一步包括在p-型碳化硅區(qū)域中形成n-型區(qū)域；其中熱生長該氧化層包括在p-型碳化硅區(qū)域上和至少部分地在n-型 區(qū)域上熱生長該氧化層。
27. 權(quán)利要求26的方法，其中該p-型碳化硅區(qū)域包含p-型外延層；其中該n-型區(qū)域包含包括n-型源區(qū)域；其中該方法進一步包括在p-型外延層中形成n型漏區(qū)域，該p-型 外延層與n型源區(qū)域被隔開，限定了該源區(qū)域和該漏區(qū)域之間的溝道 區(qū)域；和其中熱生長該氧化層可以包括在溝道區(qū)域上熱生長該氧化層。
28. 權(quán)利要求27的方法，進一步包括在n型源區(qū)域和n型漏區(qū)域上形成歐姆接觸，和 在至少約500°C的溫度下退火n型源區(qū)域和n型漏區(qū)域上的歐姆 接觸；其中在歐姆接觸退火后，該溝道區(qū)域在室溫下具有至少約40 cm2/Vs的溝道遷移率。
29. 權(quán)利要求26的方法，其中p-型碳化硅區(qū)域包括注入的p-型阱區(qū)域； 其中該方法進一步包括形成與n型JFET區(qū)域鄰近的注入的p-型阱區(qū)域，該n型JFET區(qū)域從該結(jié)構(gòu)的表面伸展到位于該p-型阱阱區(qū)域之下 的漂移區(qū)域；和其中熱生長氧化層包括在溝道區(qū)域上熱生長該氧化層，該溝道區(qū)域 在源區(qū)域和JFET區(qū)域之間的p-型阱區(qū)域中延伸。
30. 權(quán)利要求27的方法，進一步包括 在n型源區(qū)域上形成歐姆接觸；和在至少約50(TC的溫度下退火在n型源區(qū)域上的歐姆接觸； 其中在歐姆接觸退火后，該溝道區(qū)域在室溫下可以具有至少約35 cmVVs的溝道遷移率。
全文摘要
在碳化硅上形成氧化層的方法，該方法包括在碳化硅層上熱生長氧化層，和在大于1175℃溫度下，最優(yōu)選1300℃，包含NO的環(huán)境中退火該氧化層。該氧化層可以在碳化硅管中在NO中被退火，該碳化硅管可以用碳化硅進行涂布。為了形成氧化層，初步氧化層可以在干燥O₂中在碳化硅層上進行熱生長，并且該初步氧化層可以在濕O₂中被再氧化。
文檔編號H01L21/28GK101283439SQ200680034131
公開日2008年10月8日 申請日期2006年9月12日 優(yōu)先權(quán)日2005年9月16日
發(fā)明者B·哈爾, M·達斯, S·克里什納斯瓦米 申請人:克里公司