專利名稱：具有絕熱襯墊的薄膜保險絲相變化單元及其制造方法
技術領域：
本發(fā)明涉及使用相變化存儲材料的高密度存儲元件，包括以硫?qū)倩餅榛A的材料與其它材料，并涉及用以制造這些器件的方法。
背景技術：
以相變化為基礎的存儲材料被廣泛地運用于讀寫光盤片中。這些材料包括有至少兩種固態(tài)相，包括如大致為非晶態(tài)的固態(tài)相，以及大致為結(jié)晶態(tài)的固態(tài)相。激光脈沖用于讀寫光盤片中，以在二種相間切換，并讀取這種材料在相變化之后的光學性質(zhì)。
如硫?qū)倩锛邦愃撇牧系倪@些相變化存儲材料，可通過施加幅度適用于集成電路的電流，而引起晶相變化。一般而言，非晶態(tài)的特征為其電阻高于結(jié)晶態(tài)，此電阻值可輕易測量得到而用以作為指示。這種特性則引起使用可編程電阻材料以形成非易失性存儲器電路等興趣，此電路可用于隨機存取讀寫。
從非晶態(tài)轉(zhuǎn)變至結(jié)晶態(tài)一般為低電流步驟。從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)(以下指稱為重置(reset))一般為高電流步驟，其包括短暫的高電流密度脈沖以融化或破壞結(jié)晶結(jié)構，其后此相變化材料會快速冷卻，抑制相變化的過程，使得至少部份相變化結(jié)構得以維持在非晶態(tài)。理想狀態(tài)下，引起相變化材料從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)的重置電流幅度應越低越好。欲降低重置所需的重置電流幅度，可通過減低在存儲器中的相變化材料器件的尺寸、以及減少電極與此相變化材料的接觸面積而達成，因此可針對此相變化材料器件施加較小的絕對電流值而達成較高的電流密度。
此領域發(fā)展的一種方法致力于在集成電路結(jié)構上形成微小孔洞，并使用微量可編程的電阻材料填充這些微小孔洞。致力于這些微小孔洞的專利包括于1997年11月11日公告的美國專利No.5,687,112，標題為“Multibit Single Cell Memory Element Having TaperedContact”、發(fā)明人為Ovshinky；于1998年8月4日公告的美國專利No.5,789,277，標題為“Method of Making Chalogenide[sic]MemoryDevice”、發(fā)明人為Zahorik等；于2000年11月21日公告的美國專利No.6,150,253“Controllable Ovonic Phase-Change SemiconductorMemory Device and Methods of Fabricating the Same”、發(fā)明人為Doan等。
在以非常小的尺寸制造這些裝置、以及欲滿足量產(chǎn)存儲裝置時所需求的嚴格工藝變化時，則會遇到問題。優(yōu)選地提供一種存儲單元結(jié)構，其包括有小尺寸以及低重置電流，以及用以制造這些結(jié)構的方法，其可滿足量產(chǎn)存儲裝置時的嚴格工藝變量規(guī)格。更佳地，提供一種制造程序與結(jié)構，其和用以在同一集成電路上制造周邊電路相兼容。

發(fā)明內(nèi)容
本發(fā)明描述一種相變化隨機存取存儲(PCRAM)器件，其適用于量產(chǎn)集成電路中。在此所描述的技術，包括一存儲元件，其包括具有頂側(cè)的第一電極、具有頂側(cè)的第二電極、以及位于第一電極與第二電極之間的絕緣構件。絕緣構件延伸于第一電極與第二電極的上表面上，以形成絕緣材料側(cè)壁。在實施例中的存儲材料導橋包括三個組件，包括位于第一電極表面的第一熱絕緣墊、位于第二電極表面的第二熱絕緣墊、以及延伸橫跨絕緣材料側(cè)壁的存儲材料窄帶。絕緣構件在第一與第二電極之間、接近第一電極的頂側(cè)與第二電極的頂側(cè)處，具有一厚度。此薄膜導橋橫跨絕緣構件，并限定第一與第二電極之間的電極間路徑、橫跨絕緣構件處。橫跨絕緣構件的電極間路徑，具有一路徑長度，其由絕緣構件的寬度所限定。為了說明方便，此導橋可視為如保險絲的結(jié)構。然而對于相變化存儲器而言，其并不類似保險絲，而是包括了具有至少二固態(tài)相的硫?qū)倩锊牧匣蝾愃撇牧?，此二固態(tài)相可通過施加電流于其間或施加電壓于第一與第二電極之間而可逆地誘發(fā)。
受到相變化的存儲材料的體積可以非常微小，并由絕緣構件的厚度(x軸的路徑長度)、位于絕緣構件上用以形成導橋的薄膜厚度(y軸)、導橋中垂直于路徑長度的寬度(z軸)所限定。在實施例中，絕緣構件的寬度、以及用以形成導橋的薄膜存儲材料的厚度，由薄膜厚度所限定，但并不受限于用以形成此存儲單元的平板印刷工藝。導橋的寬度小于最小特征尺寸F，此特征尺寸F為在圖案化本發(fā)明實施例的材料層時所使用的平板印刷工藝所特有。在一實施例中，導橋的寬度利用光阻修剪技術所定義，其中屏蔽圖案用以平板印刷在此芯片上定義光阻結(jié)構、其具有最小特征尺寸F，且此光阻結(jié)構利用各向同性蝕刻進行修剪以達成小于F的特征尺寸。經(jīng)修剪的光阻結(jié)構接著被用來轉(zhuǎn)移此較窄圖案至存儲材料上的絕緣材料層。同時，也可使用其它技術以在集成電路中的材料上形成窄線。因此，具有簡單構造的相變化存儲單元，可達成非常微小重置電流與低耗能的目的，并且易于制造。
本發(fā)明還公開用以制造存儲元件的方法。此方法包括形成電極層于襯底上，此襯底包括利用前述工藝所制造的電路。本方法中的電極層具有上表面。此電極層包括第一電極、以及第二電極、以及介于每一待形成相變化存儲單元中的第一與第二電極之間的絕緣構件。第一與第二電極、以及絕緣構件伸至電極層的上表面。第一與第二電極的材料被回蝕刻，以形成絕緣材料側(cè)壁，其延伸于電極的上表面上。此方法還包括形成存儲材料導橋于電極層的上表面上、橫跨每一待形成存儲單元的絕緣構件的絕緣材料側(cè)壁。此導橋包括存儲材料薄膜，其具有至少第一側(cè)與第二側(cè)，且此薄膜利用其第一側(cè)而接觸至第一與第二電極。此導橋限定義第一與第二電極之間的電極間路徑、其橫跨絕緣構件處。橫跨絕緣構件的電極間路徑，具有一路徑長度，其由絕緣構件的寬度所限定。在本方法的實施例中，在電極層上的存取結(jié)構，通過形成圖案化導電層于此導橋上、并在第一電極與圖案化導電層之間形成接觸而形成。
在此制造方法的實施例中，此電極層由以下的多個步驟所形成形成介質(zhì)層于襯底上；形成第一導電層于介質(zhì)層之上；在第一導電層中蝕刻圖案，此圖案包括介于外露此襯底的堆棧之間的區(qū)域、以及位于襯底上的堆棧，包括介質(zhì)層的剩余部分以及第一導電層的剩余部分，此堆棧具有側(cè)壁；形成側(cè)壁介質(zhì)層于此堆棧上、并蝕刻側(cè)壁介質(zhì)層以在堆棧的側(cè)壁上形成側(cè)壁隔離(sidewall spacer)；在堆棧、側(cè)壁隔離以及堆棧之間的區(qū)域上形成第二導電層；以及利用化學機械研磨或其它方法研磨此第二導電層，以限定此電極層，其中此側(cè)壁隔離與絕緣構件外露于上表面；以及選擇性地蝕刻第一與第二電極的材料，以外露側(cè)壁隔離的絕緣材料的側(cè)壁，其中側(cè)壁隔離以及絕緣材料側(cè)壁作為絕緣構件，第一導電層在堆棧中的部分外露于回蝕刻上表面、并作為第一電極，以及在堆棧之間的區(qū)域并外露于回蝕刻上表面的第二電極部分作為第二電極。
在此制造方法的實施例中，此存儲材料導橋利用下述的多個步驟所制造形成存儲材料層于電極層的上表面上；形成一層光阻材料于存儲材料層上；利用平板印刷工藝圖案化此光阻材料層，以限定條狀結(jié)構；修剪此條狀結(jié)構的寬度以限定更窄、經(jīng)修剪的光阻材料條于存儲材料層之上；蝕刻存儲材料層中、未被此更窄光阻材料條所保護的部分，以形成存儲材料條；以及圖案化存儲材料條以限定該導橋。
本發(fā)明所描述用以形成導橋的方法，用于PCRAM中的存儲單元，并可用以制造其它功能的非常微小的導橋。具有非常微小的導橋結(jié)構的納米科技器件，是利用相變化材料以外的材料如金屬、介質(zhì)、有機材料、半導體等而形成的。
以下詳細說明本發(fā)明的結(jié)構與方法。本發(fā)明內(nèi)容說明部分的并非在于限定本發(fā)明。本發(fā)明由權利要求所限定。凡本發(fā)明的實施例、特征、目的及優(yōu)點等將可通過下列說明書、權利要求書、及附圖獲得充分了解。


圖1示出一薄膜導橋相變化存儲器件的實施例。
圖2示出薄膜導橋相變化存儲器件的替代實施例。
圖3示出一對相變化存儲器件的結(jié)構，其在電極層下具有存取電路、并在電極層上具有位線。
圖4示出圖3的結(jié)構的布局或平面圖。
圖5示出包括有相變化存儲元素的存儲陣列的示意圖。
圖6示出集成電路器件的方塊圖，其包括薄膜保險絲相變化存儲陣列以及其它電路。
圖7為襯底的剖面圖，其包括由前述工藝所形成的存取電路，其由以圖3所示的結(jié)構為基礎的相變化存儲元件工藝所制造。
圖8示出形成圖3結(jié)構中的電極層的初始步驟剖面圖。
圖9A與9B為平面圖與剖面圖，示出圖8結(jié)構的圖案化、以形成電極堆棧于圖3結(jié)構的電極層中。
圖10示出用以形成圖9B的電極堆棧的側(cè)壁隔離的剖面圖。
圖11示出用以形成導體材料于圖10結(jié)構中的步驟剖面圖。
圖12示出針對圖11結(jié)構中的導體材料與側(cè)壁隔離進行研磨的剖面圖。
圖13示出導體材料回蝕刻步驟的剖面圖，以使由側(cè)壁隔離所形成的絕緣側(cè)壁突出于電極層的表面。
圖14示出用以形成相變化材料薄膜層以及保護覆蓋層于圖13結(jié)構上的步驟剖面圖。
圖15A與15B為平面圖與剖面圖，示出針對圖14中的相變化材料薄膜層進行圖案化的步驟，并形成光阻帶于相變化材料上。
圖16A與16B為平面圖與剖面圖，示出在蝕刻圖15A與15B中的光阻帶以形成窄光阻帶后，針對圖14中的相變化材料薄膜層進行圖案化的步驟。
圖17A與17B為平面圖與剖面圖，示出根據(jù)圖16A與16B圖中的光阻圖案而蝕刻相變化材料薄膜層后所形成的相變化材料帶。
圖18A與18B圖為平面圖與剖面圖，示出圖17A與17B中的相變化材料帶的圖案化步驟，用以在電極層上形成相變化材料導橋。
圖19A與19B為平面圖與剖面圖，示出根據(jù)圖18A與18B的圖案而進行蝕刻后的相變化材料導橋。
圖20為用以在圖19A與19B的結(jié)構上形成一介質(zhì)填充層的步驟剖面圖，包括在電極層與相變化材料導橋之上。
圖21A與21B為平面圖與剖面圖，示出在介質(zhì)填充層中形成導電插頭并接觸至圖20結(jié)構中的電極層的步驟。
圖22示出用以在圖21A與21B的結(jié)構上形成圖案化導電層結(jié)構的對應步驟剖面圖。
主要組件符號說明10存儲單元11存儲材料導橋12第一電極12a 第一電極上表面13第二電極13a 第二電極上表面14絕緣構件14a 絕緣構件上表面
15熱絕緣墊16熱絕緣墊17窄帶18，19窄結(jié)構20活性區(qū)域21半導體襯底23，24多晶硅字線25～27n型終端28共同源極線29，30插頭結(jié)構31電極層32～34電極構件35a，b絕緣柵36，37薄膜存儲材料導橋38鎢插頭40圖案化導電層41，42金屬位線45Y解碼器以及字符線驅(qū)動器46X解碼器以及感測放大器50～53存取晶體管60存儲陣列61列解碼器62字符線63行解碼器64位線65，67總線66感測放大器以及數(shù)據(jù)讀入68偏壓安排供給電壓69偏壓安排狀態(tài)機71數(shù)據(jù)輸入線路
72 數(shù)據(jù)輸出線路74 其它電路75 集成電路99 結(jié)構101，102溝槽103～105經(jīng)摻雜區(qū)域106 源極線107 多晶硅108 硅化物覆蓋層109 介質(zhì)層110，112，113，114 插頭111 多晶硅線115，116經(jīng)摻雜區(qū)域117，118字線120 薄介質(zhì)層121 導電電極材料層130～132電極堆棧130a～132a 電極堆棧133，134側(cè)壁140～143介質(zhì)側(cè)壁150 電極材料層160～162電極構件163，164絕緣構件170 薄膜層171 保護覆蓋層180 光阻層180a，180b 帶狀光阻190 光阻層190a，190b 帶狀光阻200 薄膜存儲材料層
201 保護覆蓋層210，211 光阻層210a，210b，211a，211b，212a，212b光阻結(jié)構215 第一電極構件216 第二電極構件217 第三電極構件218 存儲材料導橋220～222 單元結(jié)構220a，b，221a，b，222a，b 單元結(jié)構225～227 溝槽230 介質(zhì)填充層240～242 插頭240a，b 插頭250 導電層具體實施方式
本發(fā)明的薄膜保險絲相變化存儲單元、這些存儲單元所形成的陣列、以及用以制造此存儲單元的方法，對照圖1-22而做詳細的敘述。
圖1示出存儲單元10的基本結(jié)構，包括位于電極層之上的存儲材料導橋11，其包括第一電極12、第二電極13、以及位于第一電極12與第二電極13之間的絕緣構件14。如圖所示，第一與第二電極12，13包括一層以上的金屬層，例如鎢、銅、氮化鈦、氮化鉭或其它金屬材料，并具有上表面12a與13a。絕緣構件14延伸至第一與第二電極12，13的上表面12a，13a，以形成絕緣材料側(cè)壁，其也具有上表面14a。在此實施例中，存儲材料導橋11包括三個構件，包括位于第一電極上表面12a上的第一熱絕緣墊15、位于第二電極上表面13a上的第二熱絕緣墊16、以及窄帶17。在此實施例中，第一與第二熱絕緣墊15，16的上表面、與絕緣材料側(cè)壁的上表面14a共平面。存儲材料窄帶17位于此平坦上表面上。在第一電極與導橋11之間的電接觸、以及在第二電極13與導橋11之間的電接觸，由在熱絕緣墊15，16上的導橋11的底側(cè)所實現(xiàn)。存儲材料的活性區(qū)域20位于窄帶17中接近絕緣側(cè)壁的上表面14a處?？梢岳斫獾氖牵谑纠Y(jié)構中的活性區(qū)域20可以非常微小，減低用以引發(fā)相變化所需要的電流幅度。
在圖1的實施例中，第一與第二熱絕緣墊15，16的材料與存儲材料窄帶17的材料相同。當存儲材料的導熱性比電極材料的導熱性低時，此結(jié)構則相當有用。舉例而言，若存儲材料包括如以下所述的GST相變化材料、且電極材料包括氮化鈦時，則在存儲材料的導熱性很低的情況下，存儲材料窄帶17中的活性區(qū)域20會通過熱絕緣墊15，16而在電極材料中熱隔離。在其它實施例中，熱絕緣墊15，16可包括與存儲材料不同的材料，且仍能提供在存儲材料窄帶17與電極12，13之間的電連接。舉例而言，在替代實施例中，熱絕緣墊可包括經(jīng)摻雜的GST材料，其中摻雜材料可引起更低的導熱性。熱絕緣墊可包括多種其它存儲材料，如以下所詳述?；蛘撸瑹峤^緣墊可包括金屬氧化物如，錫氧化物SnOx、銦氧化物InOx或鈦氧化物TiOx等，只要這些材料可提供在存儲材料導橋與電極材料間的電連合、且其熱絕緣效果比金屬電極的熱絕緣效果良好即可。
圖2顯示存儲單元10的替代實施例基本結(jié)構，且相類似組件使用類似的標號。在圖2所示的實施例中，熱絕緣墊包括窄結(jié)構18，19而非如圖1所示的較寬結(jié)構熱絕緣墊15，16。在圖2的實施例中，可實施針對存儲材料窄帶17的蝕刻工藝，以同時限定熱絕緣墊的范圍。
可利用存取電路而將第一電極12以不同的結(jié)構接觸至第二電極13，來控制存儲單元的操作，而將導橋11編程至二固態(tài)相之一，此二固態(tài)相可使用存儲材料而可逆地產(chǎn)生。舉例而言，使用含硫?qū)倩锏南嘧兓鎯Σ牧?，此存儲單元可被設定至相對高的電阻態(tài)，其中此導橋在電流路徑中的至少一部份為非晶態(tài)，而在電流路徑中的導橋的大部分處于相當?shù)碗娮璧慕Y(jié)晶態(tài)中。
圖2示出了存儲單元10的重要尺寸?；钚詤^(qū)域20的長度L(x軸)由絕緣構件14介于第一電極12與第二電極13之間的厚度所定義。此長度L可通過控制存儲單元實施例中的絕緣壁14在上表面14a處的寬度而控制。在代表實施例中，絕緣壁14的寬度可以利用薄膜沉積技術而在電極堆棧的側(cè)面上形成薄側(cè)壁介質(zhì)層。因此，存儲單元的實施例中的通道長度L少于100nm。其它實施例中的通道長度L則為40nm或以下。在其它實施例中，此通道長度少于20nm?？梢岳斫獾氖?，通道長度甚至可以遠小于20nm，其可視特定應用的需求，而利用如原子層沉積技術等薄膜沉積技術達成。舉例而言，在此存儲單元的某些實施例中，絕緣材料側(cè)壁可從電極12，13的表面向上延伸約50至100納米，進而決定了熱絕緣墊的厚度。
相似地，在存儲單元實施例中的導橋厚度T1(y軸)可以非常微小。導橋厚度T1可通過使用一薄膜沉積技術而形成于第一電極12或熱絕緣墊18的上表面、絕緣構件14的上表面14a、以及第二電極13或熱絕緣墊19之上。因此，存儲單元實施例中，導橋厚度T1為50nm以下。其它存儲單元的實施例中，導橋厚度為20nm以下。在其它實施例中導橋厚度T1為10nm以下。可以了解的是，導橋厚度T1甚至可以利用如原子層沉積技術等而小于10nm，視特定應用的需求而定，只要此厚度可令導橋執(zhí)行其存儲元素的目的即可。相變化材料層17在絕緣側(cè)壁14的上表面14a之上的厚度T1，可以與熱絕緣墊的厚度T2不同，熱絕緣墊的厚度即在圖2中絕緣側(cè)壁14突出于電極12，13的距離。在某些實施例中，厚度T2大于厚度T1，包括如T2為T1的2至5倍。
如圖2所示，導橋?qū)挾萕(z軸)也非常微小。在優(yōu)選實施例中，此導橋?qū)挾萕少于100nm。在某些實施例中，導橋?qū)挾葹?0nm以下。
存儲單元的實施例包括以相變化為基礎的存儲材料所構成的導橋11，相變化材料可包括硫?qū)倩餅榛A的材料以及其它材料。硫?qū)倩锇ㄏ铝兴脑刂械娜我环N氧(O)、硫(S)、硒(Se)、以及碲(Te)，形成元素周期表上第VI族的部分。硫?qū)倩锇▽⒘驅(qū)僭嘏c更為正電性的元素或自由基結(jié)合而得。硫?qū)倩衔锖辖鸢▽⒘驅(qū)倩衔锱c其它物質(zhì)如過渡金屬等結(jié)合。硫?qū)倩衔锖辖鹜ǔ０ㄒ粋€以上選自元素周期表第六欄的元素，例如鍺(Ge)以及錫(Sn)。通常，硫?qū)倩衔锖辖鸢ㄏ铝性刂幸粋€以上的化合物銻(Sb)、鎵(Ga)、銦(In)、以及銀(Ag)。許多以相變化為基礎的存儲材料已經(jīng)被在技術文件中進行了描述，包括下列合金鎵/銻、銦/銻、銦/硒、銻/碲、鍺/碲、鍺/銻/碲、銦/銻/碲、鎵/硒/碲、錫/銻/碲、銦/銻/鍺、銀/銦/銻/碲、鍺/錫/銻/碲、鍺/銻/硒/碲、以及碲/鍺/銻/硫。在鍺/銻/碲合金家族中，可以嘗試大范圍的合金成分。此成分可以下列特征式表示TeaGebSb100-(a+b)。一位研究員描述了最有用的合金為，在沉積材料中所包含的平均碲濃度遠低于70％，典型地低于60％，并在一般型態(tài)合金中的碲含量范圍從最低23％至最高58％，且最佳的為介于48％至58％的碲含量。鍺的濃度高于約5％，且其在材料中的平均范圍從最低8％至最高30％，一般低于50％。最佳地，鍺的濃度范圍介于8％至40％。在此成分中所剩下的主要成分則為銻。上述百分比為原子百分比，其為所有組成元素總和為100％。(Ovshinky‘112專利，欄10～11)由另一研究者所評估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7。(Noboru Yamada，”Potential of Ge-Sb-TePhase-change Optical Disks for High-Data-Rate Recording”，SPIEv.3109，pp.28-37(1997))更一般地，過渡金屬如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑(Pt)、以及上述的混合物或合金，可與鍺/銻/碲結(jié)合以形成相變化合金，其包括有可編程的電阻性質(zhì)?？墒褂玫拇鎯Σ牧系奶厥夥独鏞vshinsky‘112專利中欄11-13所述，其范例在此列入?yún)⒖肌?br> 相變化材料能在此單元活性通道區(qū)域內(nèi)依其位置順序在材料為大致非晶狀態(tài)的第一結(jié)構狀態(tài)與大致結(jié)晶固體狀態(tài)的第二結(jié)構狀態(tài)之間切換。這些材料至少為雙穩(wěn)態(tài)的?！胺蔷А币辉~用以指稱一相對較無次序的結(jié)構，其比單晶更無次序性，而帶有可檢測的特征，如比結(jié)晶態(tài)更高的電阻值?！敖Y(jié)晶態(tài)”用以指稱相對較有次序的結(jié)構，其比非晶態(tài)更有次序，因此包括有可檢測的特征例如比非晶態(tài)更低的電阻值。典型地，相變化材料可電切換至完全結(jié)晶態(tài)與完全非晶態(tài)之間所有可檢測的不同狀態(tài)。其它受到非晶態(tài)與結(jié)晶態(tài)的改變而影響的材料特中包括，原子次序、自由電子密度、以及活化能。此材料可切換成為不同的固態(tài)、或可切換成為由兩種以上固態(tài)所形成的混合物，提供從非晶態(tài)至結(jié)晶態(tài)之間的灰色地帶。此材料中的電性質(zhì)也可能隨之改變。
相變化合金可通過施加電脈沖而從一種相態(tài)切換至另一相態(tài)。先前觀察指出，較短、較大幅度的脈沖傾向于將相變化材料的相態(tài)改變成大致非晶態(tài)。較長、較低幅度的脈沖傾向于將相變化材料的相態(tài)改變成大致結(jié)晶態(tài)。在較短、較大幅度脈沖中的能量夠大，因此足以破壞結(jié)晶結(jié)構的鍵結(jié)，同時夠短因此可以防止原子再次排列成結(jié)晶態(tài)。在沒有不適當實驗的情形下，可決定特別適用于特定相變化合金的適當脈沖量變曲線。在本文的后續(xù)部分，此相變化材料以GST代稱，同時應該了解，也可使用其它類型的相變化材料。在本文中所描述的一種適用于PCRAM中的材料，為Ge2Sb2Te5。
可用于本發(fā)明其它實施例中的其它可編程的存儲材料包括，摻雜N2的GST、GexSby、或其它以不同結(jié)晶態(tài)變化來決定電阻的物質(zhì)；PrxCayMnO3、PrSrMnO、ZrOx、TiOx、NiOx、WOx、經(jīng)摻雜的SrTiO3或其它利用電脈沖以改變電阻狀態(tài)的材料；或其它使用電脈沖以改變電阻狀態(tài)的物質(zhì)；四氰代二甲基苯醌(7，7，8，8-tetracyanoquinodimethane，TCNQ)、甲烷富勒烯(methanofullerene 6)、6苯基C61丁酸甲酯(6-phenyl C61-butyric acidmethyl ester，PCBM)、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、以其它物質(zhì)摻雜的TCNQ、或任何其它聚合物材料其包括有以電脈沖而控制的雙穩(wěn)態(tài)或多穩(wěn)態(tài)電阻態(tài)。
接著簡單描述四種電阻存儲材料。第一種為硫?qū)倩锊牧?，例如GexSbyTez，其中x∶y∶z＝2∶2∶5，或其它成分為x0～5；y0～5；z0～10。以氮、硅、鈦或其它元素摻雜的GeSbTe也可被使用。
一種用以形成硫?qū)倩锊牧系氖纠椒?，利用PVD濺鍍或磁電管濺鍍方式，其反應氣體為氬氣、氮氣、及/或氦氣、壓力為1毫托至100毫托。此沉積步驟一般在室溫下進行。長寬比為1～5的準直器可用以改良其填充性能。為了改善其填充性能，也可使用數(shù)十至數(shù)百伏特的直流偏壓。另一方面，同時合并使用直流偏壓以及準直器是可行的。
可以選擇性地在真空中或氮氣環(huán)境中進行沉積后退火處理，以改良硫?qū)倩锊牧系慕Y(jié)晶態(tài)。此退火處理的溫度典型地介于100℃至400℃之間，而退火時間則少于30分鐘。
硫?qū)倩锊牧系暮穸入S著單元結(jié)構的設計而定。一般而言，硫?qū)倩锏暮穸却笥?nm的可以具有相變化特性，使得此材料表現(xiàn)至少雙穩(wěn)態(tài)的電阻態(tài)。
第二種適合用于本發(fā)明實施例中的存儲材料為超巨磁阻(CMR)材料，例如PrxCayMnO3，其中x∶y＝0.5∶0.5，或其它成分為x0～1；y0～1。包括有錳氧化物的超巨磁阻材料也可被使用。
用以形成超巨磁阻材料的例示方法，為利用PVD濺鍍或磁電管濺鍍方式，其反應氣體為氬氣、氮氣、及/或氦氣、壓力為1毫托至100毫托。此沉積步驟的溫度可介于室溫至600℃，視后處理條件而定。長寬比為1～5的準直器可用以改良其填充性能。為了改善其填充性能，也可使用數(shù)十至數(shù)百伏特的直流偏壓。另一方面，同時合并使用直流偏壓以及準直器也是可行的。可施加數(shù)十高斯至1特司拉之間的磁場，以改良其磁結(jié)晶態(tài)。
可以選擇性地在真空中或氮氣環(huán)境中進行沉積后退火處理，以改良超巨磁阻材料的結(jié)晶態(tài)。此退火處理的溫度典型地介于400℃至600℃之間，而退火時間則少于2小時。
超巨磁阻材料的厚度隨著存儲單元結(jié)構的設計而定。厚度介于10nm至200nm的超巨磁阻材料，可被用作為核心材料。一YBCO(YBaCuO3，一種高溫超導體材料)緩沖層通常被用以改良超巨磁阻材料的結(jié)晶態(tài)。此YBCO的沉積在沉積超巨磁阻材料之前進行。YBCO的厚度介于30nm至200nm之間。
第三種存儲材料為雙元素化合物，例如NixOy；TixOy；AlxOy；WxOy；ZnxOy；ZrxOy；CuxOy等，其中x∶y＝0.5∶0.5，或其它成分為x0～1；y0～1。用以形成此存儲材料的例示方法，利用PVD濺鍍或磁電管濺鍍方式，其反應氣體為氬氣、氮氣、及/或氦氣、壓力為1mTorr至100mTorr，其標靶金屬氧化物為如NixOy、TixOy、AlxOy、WxOy、ZnxOy、ZrxOy、CuxOy等。此沉積步驟一般在室溫下進行。長寬比為1～5的準直器可用以改良其填充性能。為了改善其填充性能，也可使用數(shù)十至數(shù)百伏特的直流偏壓。若有需要時，同時合并使用直流偏壓以及準直器也是可行的。
可以選擇性地在真空中或氮氣環(huán)境或氧氣/氮氣混合環(huán)境中進行沉積后退火處理，以改良金屬氧化物內(nèi)的氧原子分布。此退火處理的溫度典型地介于400℃至600℃之間，而退火時間則少于2小時。
一種替代性的形成方法為利用PVD濺鍍或磁電管濺鍍方式，其反應氣體為氬氣/氧氣、氬氣/氮氣/氧氣、純氧、氦氣/氧氣、氦氣/氮氣/氧氣等，壓力為1mTorr至100mTorr，其標靶金屬氧化物為如Ni、Ti、Al、W、Zn、Zr、Cu等。此沉積步驟一般在室溫下進行。長寬比為1～5的準直器可用以改良其填充性能。為了改善其填充性能，也可使用數(shù)十至數(shù)百伏特的直流偏壓。若有需要時，同時合并使用直流偏壓以及準直器也是可行的。
可以選擇性地在真空中或氮氣環(huán)境或氧氣/氮氣混合環(huán)境中進行沉積后退火處理，以改良金屬氧化物內(nèi)的氧原子分布。此退火處理的溫度典型地介于400℃至600℃之間，而退火時間則少于2小時。
另一種形成方法，為使用高溫氧化系統(tǒng)(例如高溫爐管或快速熱處理(RTP))進行氧化。此溫度介于200℃至700℃之間、以純氧或氮氣/氧氣混合氣體，在壓力為數(shù)mTorr至一大氣壓下進行。進行時間可從數(shù)分鐘至數(shù)小時。另一氧化方法為為等離子氧化。無線射頻或直流電壓源等離子與純氧或氬氣/氧氣混合氣體、或氬氣/氮氣/氧氣混合氣體，在壓力為1mTorr至100mTorr下進行金屬表面的氧化，例如Ni、Ti、Al、W、Zn、Zr、Cu等。此氧化時間從數(shù)秒鐘至數(shù)分鐘。氧化溫度從室溫至約300℃，視等離子氧化的程度而定。
第四種存儲材料為聚合物材料，例如摻雜有銅、碳六十、銀等的TCNQ，或PCBM、TCNQ混合聚合物。一種形成方法為利用熱蒸鍍、電子束蒸鍍、或原子束磊晶系統(tǒng)(MBE)進行蒸鍍。固態(tài)TCNQ以及摻雜物在單獨室內(nèi)進行共同蒸鍍。此固態(tài)TCNQ以及摻雜物置于鎢船或鉭船或陶瓷船中。接著施加大電流或電子束，以熔化反應物，使得這些材料混合并沉積于晶圓之上。此處并未使用反應性化學物質(zhì)或氣體。此沉積作用在壓力為10-4Torr至10-10Torr下進行。晶圓溫度介于室溫至200℃之間。
可以選擇性地在真空中或氮氣環(huán)境中進行沉積后退火處理，以改良聚合物材料的成分分布。此退火處理的溫度典型地介于400℃至600℃之間，而退火時間則少于2小時。
另一種用以形成一層以聚合物為基礎的存儲材料的技術，為使用旋轉(zhuǎn)涂布機與經(jīng)摻雜的TCNQ溶液，轉(zhuǎn)速低于1000rpm。在旋轉(zhuǎn)涂布之后，此晶圓靜置(典型地在室溫下，或低于200℃的溫度)足夠的時間以利于固態(tài)的形成。此靜置時間可介于數(shù)分鐘至數(shù)天，視溫度以及形成條件而定。
圖3描繪了PCRAM單元的結(jié)構，例如圖1與圖2中所示的單元。這些單元形成于半導體襯底21之上。例如淺溝槽絕緣介質(zhì)(STI)(未示出)等的絕緣結(jié)構，隔離了成對的存儲單元存取晶體管列。此存取晶體管在P型襯底21之中，以n型終端26作用為共同源極區(qū)域、以及n型終端25，27作用為漏極終端而形成。多晶硅字線23，24做為存取晶體管的柵極。介質(zhì)填充層(未示出)形成于多晶硅字線之上。此層為圖案化的導電結(jié)構，形成如共同源極線28以及插頭結(jié)構29，30。導電材料可為鎢或其它材料，以及適合做為插頭與線路結(jié)構的材料的組合。共同源極線接觸至源極區(qū)域26，并沿著陣列中的一列而作為共同源極線。插頭結(jié)構29，30分別接觸至漏極終端25，26。填充層(未示出)、共同源極線28、以及插頭結(jié)構29，30均具有一大致平坦的上表面，適合用做為形成電極層31的襯底。
電極層31包括了電極構件32，33，34、其由如絕緣側(cè)壁35a，35b等絕緣構件而與彼此分隔，以及襯底構件39。在本實施例的結(jié)構中，襯底構件39可厚于絕緣柵35a，35b，并將電極構件33與共同源極線28隔離。舉例而言，基底構件的厚度可以介于80到140nm之間，而絕緣柵則遠窄于此，因為必須減少在源極線28與電極構件33之間的電容連合。在本實施例中，絕緣柵35a，35b在電極構件32，34的側(cè)壁上包括了薄膜介質(zhì)材料，其在電極層31表面的厚度由側(cè)壁上的薄膜厚度所決定。
薄膜存儲材料導橋36(例如GST)位于電極層31之上的一側(cè)、橫跨絕緣側(cè)壁35a而形成第一存儲單元，同時薄膜存儲材料導橋37(例如GST)位于電極層31之上的另一側(cè)、橫跨絕緣柵35b而形成第二存儲單元。如圖1所述，導橋36與37包括了接觸至電極構件32，33，34的熱絕緣墊，以及位于絕緣墊與絕緣側(cè)壁上的相對應窄帶。
介質(zhì)填充層(未示出)位于薄膜導橋36，37之上。介質(zhì)填充層包括二氧化硅、聚酰亞胺、氮化硅、或其它介質(zhì)填充材料。在實施例中，此填充層包括相當良好的熱與電絕緣體，提供導橋良好的熱與電絕緣效果。鎢插頭38接觸至電極構件33。包括有金屬或其它導電材料(包括在陣列結(jié)構中的位線)的圖案化導電層40，位于介質(zhì)填充層之上，并接觸至插頭38以建立對于對應至薄膜導橋36與37的存儲單元的存取。
圖4顯示在圖3中的半導體襯底21上的結(jié)構，以布局的方式呈現(xiàn)。因此，字線23，24的排列實質(zhì)上平行于共同源極線28，沿著存儲單元陣列中的共同源極線而排列。插頭29，30分別接觸至半導體襯底內(nèi)的存取晶體管的終端、以及電極構件32，34的底側(cè)。薄膜存儲材料導橋36，37位于電極構件32，33，34之上，且絕緣柵35a，35b分隔這些電極構件。插頭38接觸至位于導橋35與37之間的電極構件33、以及在圖案化導電層40之下的金屬位線41(在圖4中為透明)的底側(cè)。金屬位線42(非透明)也示出于圖4中，以強調(diào)此結(jié)構的陣列布局。
在操作中，對應至導橋36的存儲單元的存取，通過施加控制信號至字線23而達成，字線23將共同源極線28經(jīng)由終端25、插頭29、以及電極構件32而連接至薄膜導橋36。電極構件33經(jīng)由接觸插頭38而連接至在圖案化導電層中的一條位線。相似地，對應至導橋37的存儲單元的存取，通過施加控制信號至字線24而達成。
可以了解的是，在圖3與4的結(jié)構中可以使用多種不同材料。舉例而言，可使用銅金屬化。其它類型的金屬化如鋁、氮化鈦、以及含鎢材料等，也可被使用。同時，也可使用如經(jīng)摻雜的多晶硅等非金屬導電材料。在所述實施例中所使用的電極材料，優(yōu)選地為氮化鈦或氮化鉭?；蛘?，此電極可為氮化鋁鈦或氮化鋁鉭、或可包括一個以上選自下列組中的元素鈦(Ti)、鎢(W)、鉬(Mo)、鋁(Al)、鉭(Ta)、銅(Cu)、鉑(Pt)、銥(Ir)、鑭(La)、鎳(Ni)、以及釕(Ru)、以及由上述元素所構成的合金。電極間絕緣柵35a，35b可為二氧化硅、氮氧化硅、氮化硅、氧化鋁、或其它低介電常數(shù)的介質(zhì)。或者，電極間絕緣層可包括一個以上選自下列組的元素硅、鋁、氟、氮、氧、以及碳。
圖5示出存儲陣列的示意圖，其可參考圖3與4所做的描述而實施。因此，圖5中的標號對應至圖3與4中的標號?？梢粤私獾氖牵瑘D5中所示的陣列結(jié)構可利用其它單元結(jié)構而實施。在圖5的說明中，共同源極線28、字線23、與字線24、大致上平行于Y軸。位線41與42大致上平行于X軸。因此，在方塊45中的Y解碼器以及字線驅(qū)動器，連接至字線23，24。在方塊46中的X解碼器以及一組感測放大器，則連接至位線41，42。共同源極線28連接至存取晶體管50，51，52，53的源極終端。存取晶體管50的柵極連接至字線23。存取晶體管51的柵極連接至字線24。存取晶體管52的柵極連接至字線23。存取晶體管53的柵極連接至字線24。存取晶體管50的漏極連接至電極構件32以連接導橋36，導橋36則接著連接至電極構件33。相似地，存取晶體管51的漏極連接至電極構件34以連接導橋37，導橋37則接著連接至電極構件33。電極構件33連接至位線41。為了圖解方便，電極構件33與位線41位于不同位置?？梢岳斫獾氖牵谄渌鼘嵤├?，不同存儲單元導橋可使用不同的電極構件。存取晶體管52與53也在位線42上連接至相對應的存儲單元。圖中可見，共同源極線28由二列存儲單元所共享，其中的列沿著Y軸而排列。相似地，電極構件33被陣列中一行的二存儲單元所共享，而在陣列中的行則是沿著X軸排列。
圖6為根據(jù)本發(fā)明實施例的集成電路的簡化方塊圖。集成電路75包括存儲陣列60，其利用薄膜保險絲相變化存儲單元而建立于半導體襯底上。列解碼器61連接至多條字線62，并沿著存儲陣列60中的各列而排列。行解碼器63連接至多條位線64，這些位線沿著存儲陣列60中的各行而排列，并用以從陣列60中的薄膜保險絲相變化存儲單元讀取并編程數(shù)據(jù)。方塊66中的感測放大器以及數(shù)據(jù)輸入結(jié)構經(jīng)由總線67而連接至行解碼器63。地址從總線65提供至行解碼器63以及列解碼器61。數(shù)據(jù)從集成電路襯底75上的輸入/輸出端口、或從集成電路75的其它內(nèi)部或外部數(shù)據(jù)來源，經(jīng)由數(shù)據(jù)輸入線路71而提供至方塊66的數(shù)據(jù)輸入結(jié)構。在所述實施例中，此集成電路包括其它電路74，如通用目的處理器或特定目的應用電路、或以薄膜保險絲相變化存儲單元陣列所支持而可提供系統(tǒng)單芯片功能的整合模塊。數(shù)據(jù)從方塊66中的感測放大器經(jīng)由數(shù)據(jù)輸出線路72，而傳送至集成電路75的輸入/輸出端口，或傳送至集成電路75內(nèi)部或外部的其它數(shù)據(jù)目的。
在本實施例中使用偏壓安排狀態(tài)機69的控制器，用于控制偏壓安排供給電壓68用，例如讀取、編程、擦除、擦除確認與編程確認電壓等。此控制器可使用公知的特定目的邏輯電路。在替代實施例中，此控制器包括通用目的處理器，其可應用于同一集成電路中，此集成電路執(zhí)行計算機程序而控制此器件的操作。在又一實施例中，此控制器使用了特定目的邏輯電路以及通用目的處理器的組合。
圖7示出在前述工藝之后的結(jié)構99，形成標準CMOS器件在示出的實施例中，其對應至圖3所示陣列中的字線、源極線、以及存取晶體管。在圖7中，源極線106覆蓋半導體襯底中的經(jīng)摻雜區(qū)域103，其中經(jīng)摻雜區(qū)域103對應至圖中左側(cè)的第一存取晶體管、以及圖中右側(cè)的第二存取晶體管的源極終端。在此實施例中，源極線106延伸至結(jié)構99的上表面。在其它實施例中，此源極線并不完全延伸至表面。經(jīng)摻雜區(qū)域104對應至此第一存取晶體管的漏極。包括有多晶硅107、以及硅化物覆蓋層108的字線，作為此第一存取晶體管的柵極。介質(zhì)層109位于此多晶硅107以及硅化物覆蓋層108之上。插頭110接觸至此經(jīng)摻雜區(qū)域104，并提供導電路徑至此結(jié)構99的表面，而以后述方式連接至存儲單元電極。包括有多晶硅線111、以及硅化物覆蓋層(未示出)的字線作為此第二存取晶體管的柵極。插頭112接觸至經(jīng)摻雜區(qū)域105并提供導電路徑至結(jié)構99的上表面，而以后述方式連接至存儲單元電極。隔離溝101，102將此聯(lián)結(jié)至插頭110與112的雙晶體管結(jié)構、與相鄰的雙晶體管結(jié)構分隔開來。在圖的左側(cè)，示出經(jīng)摻雜區(qū)域115、字線多晶硅117以及插頭114。在圖的右側(cè)，示出經(jīng)摻雜區(qū)域116、字線多晶硅118與插頭113。在圖7中的結(jié)構99提供了用以形成存儲單元器件的襯底，包括第一與第二電極、以及存儲材料導橋，如下所詳述。
圖8示出了此工藝的下一步驟，其中包括有氮化硅或如二氧化硅、氮氧化硅、氧化鋁等其它材料的薄介質(zhì)層120，形成于結(jié)構99的表面上。接著，如氮化鈦(TiN)或如氮化鈦等適合的導電材料(例如氮化鉭、鋁合金、同合金、經(jīng)摻雜的多晶硅等)的導電電極材料層121形成于介電層120上。
圖9A與B示出了此工藝的下一步驟，其中導電電極層121以及介質(zhì)層120經(jīng)圖案化以在結(jié)構99的表面上定義電極堆棧130，131，132(在圖9A中的131a，132a，133a)。在一實施例中，電極堆棧由屏蔽平板印刷步驟所定義，此步驟產(chǎn)生了圖案化的光阻層，接著進行公知的尺寸測量與確定步驟，并接著蝕刻氮化鈦與氮化硅而用以形成層121與120的結(jié)構。此堆棧具有側(cè)壁133與134。
圖10示出此工藝的下一步驟，其中介電側(cè)壁140，141，142，143先通過形成與此堆棧及堆棧的側(cè)壁共形的薄膜介質(zhì)層(未示出)于堆棧130，131，132的側(cè)壁上、接著各向異性地蝕刻此薄膜介質(zhì)層，以將其從堆棧之間以及堆棧表面的區(qū)域移除，而殘留形成于側(cè)壁上。在此工藝的實施例中，用以形成側(cè)壁140，141，142，143的材料包括氮化硅或其它介質(zhì)材料，例如二氧化硅、氮氧化硅、氧化鋁等。
圖11示出了此工藝的下一步驟，其中第二電極材料層150形成于堆棧130，131，132以及側(cè)壁140，141，142，143之上。此電極材料層150包括了氮化鈦或其它合適的導電材料，例如氮化鉭、鋁合金、銅合金、經(jīng)摻雜的多晶硅等。
圖12示出了此工藝的下一步驟，其中第二電極材料層150、側(cè)壁140，141，142，143、以及堆棧130，131，132受到蝕刻并平面化，以定義電極層于結(jié)構99所提供的襯底上。研磨工藝的實施例包括化學機械研磨工藝、接著進行毛刷清潔以及液體或氣體清潔程序，如此領域中所公知。電極層包括了電極構件160，161，162，以及位于電極構件之間的絕緣構件163，164。在所述實施例中的電極層，具有實質(zhì)上平坦的上表面。在此實施例中，絕緣構件163，164的部份結(jié)構也延伸到電極構件161之下，將電極構件161與源極線隔離。其它例示結(jié)構中可使用不同的材料于電極構件與絕緣構件中。
圖13示出了此工藝的下一步驟，其中電極構件160，161，162的電極材料經(jīng)輕微的回蝕刻，露出側(cè)壁163，164其從電極構件160，161，162的表面向上延伸如10nm至100nm。
圖14示出此工藝的下一步驟，其中一薄膜相變化存儲材料層170形成于電極層的實質(zhì)平坦表面上。此存儲材料利用未對準的濺鍍在約250℃下進行。當所使用的相變化存儲材料為Ge2Sb2Te5時，在絕緣側(cè)壁163，164之上所生成的薄膜厚度約為60納米以下。實施例牽涉到將整個晶圓濺鍍至其平坦表面上厚度為約40納米。在某些實施例中，薄膜層170的厚度少于100nm，且更佳地為40nm以下。在存儲元件的實施例中，在絕緣側(cè)壁163，164之上的薄膜層170的厚度少于20nm，例如10nm。在形成薄膜層170之后，形成保護覆蓋層171。此保護蓋層包括在薄膜層170上所形成的低溫沉積的二氧化硅或其它介質(zhì)材料。此保護覆蓋層171優(yōu)選地為良好的電與熱絕緣體，并保護存儲材料在后續(xù)步驟中不會外露，例如光阻剝除步驟可能傷害此存儲材料。此工藝牽涉到形成低溫襯底介質(zhì)，利用如溫度低于200℃的工藝形成例如氮化硅層或二氧化硅層。適合的工藝之一為等離子增強化學氣相沉積(PECVD)而施加二氧化硅。形成此保護蓋層171之后，可利用如高密度等離子化學氣相沉積法(HDP CVD)等高溫工藝，而施加介質(zhì)填充層于存儲材料之上。在所示實施例中，熱絕緣墊以及存儲材料導橋上的窄帶的材料，在單一步驟中沉積。在替代方法中，可先沉積熱絕緣墊的材料，接著以一步驟平面化先前生成的結(jié)構，再以第二沉積步驟而沉積窄導橋上的材料。
圖15A與15B示出此工藝的下一步驟，其中在屏蔽平板印刷工藝中形成光阻層180并圖案化，以定義帶狀光阻180a，180b于薄膜層170與保護覆蓋層171之上。如圖15A所示，絕緣構件163，164外露于帶狀光阻180a，180b之間。依據(jù)所使用的平板印刷工藝，此帶狀光阻越細越好。舉例而言，此帶狀光阻的寬度等于所使用的平板印刷工藝的最小特征尺寸F，其中在當前的屏蔽平板印刷工藝中，工藝的最小特征尺寸可為0.2微米、0.14微米、或0.09微米的數(shù)量級。顯然地，此工藝的實施例可以隨著平板印刷工藝的進步而達到更窄的最小特征尺寸。
圖16A與16B示出此工藝的下一步驟，其中圖15A的帶狀光阻180a，180b經(jīng)修剪，以形成更窄的帶狀光阻190a，190b。如圖16B所示，經(jīng)修剪的光阻190的厚度，也小于圖15B中的光阻層180的厚度。在實施例中，此帶狀光阻各向同性蝕刻而修剪，其使用了反應性離子蝕刻等工藝。此蝕刻工藝將帶狀光阻修剪至更小的線寬。在更窄的帶狀光阻190a，190b的實施例中，其寬度小于100nm。在更窄的帶狀光阻190a，190b的其它實施例中，其寬度為40nm以下。光阻修剪利用氧化物等離子而各向同性地蝕刻光阻，進而在0.09微米(90納米)最小特征尺寸的平板印刷工藝中，將其寬度與厚度修剪至約40nm。在的替代實施例中，硬屏蔽層如層低溫沉積的氮化硅或二氧化硅等，可以置于光阻圖案的底部，以避免在光阻剝除工藝時對存儲材料造成蝕刻傷害。
圖17A與17B示出了此工藝的下一步驟，其中更窄帶狀光阻190a，190b用做為蝕刻屏蔽，同時針對薄膜存儲材料層200進行平板印刷蝕刻，以定義帶狀存儲材料200a，200b，無論有沒有保護覆蓋層201，保護覆蓋層201包括如圖2所示的存儲單元中的熱絕緣墊與帶狀結(jié)構。如圖所示，帶狀存儲材料200a，200b延伸橫跨絕緣構件163，164以及在電極層中的電極構件。在此工藝的實施例中，存儲材料包含GST硫?qū)倩锊牧?，并利用如含氯或含氟反應性離子蝕刻工藝而進行蝕刻。
圖18A與18B示出此工藝的下一步驟，其中形成另一光阻層210，211，212并圖案化，以定義光阻結(jié)構210a，210b，211a，211b，212a，212b。此單元結(jié)構對應至成對的存儲單元，如下所述。此單元結(jié)構比圖17A中所示的帶狀存儲材料200a，200b為寬，因為其寬度等于所使用的平板印刷工藝(例如光罩平板印刷工藝)所能達到的寬度，并且未經(jīng)過修剪。因此，在某些實施例中的寬度等于用以形成此層的平板印刷工藝的最小特征尺寸F。
圖19A與19B示出此工藝的下一步驟，其中光阻結(jié)構210a，210b，211a，211b，212a，212b用做為蝕刻屏蔽，通過蝕刻溝槽225，226為結(jié)構99的隔離介質(zhì)結(jié)構、以及蝕刻在各行單元之間垂直于字線的溝槽227，而定義單元結(jié)構(在圖19A中為220a，220b，221a，221b，222a，222b，在圖19B中為220，221，222)。此單元結(jié)構220a包括第一電極構件215、第二電極構件216、以及第三電極構件217。絕緣構件163分隔第一電極構件215與第二電極構件216。絕緣構件164分隔第一電極構件215與第三電極構件217。存儲材料導橋218位于電極構件215，216，217以及絕緣構件163，164之上，以在結(jié)構220上建立二個存儲單元。
圖20示出了此工藝的下一步驟，其中具有平坦上表面的介質(zhì)填充層230形成于電極結(jié)構之上、并填充位于電極結(jié)構之間的溝槽與溝渠。在此工藝的實施例中，填充層230利用高密度等離子化學氣相沉積(HDPCVD)進行沉積、接著進行化學機械研磨與清潔之后而形成。介質(zhì)填充層可包括二氧化硅、氮化硅、以及其它絕緣材料，優(yōu)選地具有良好的熱與電絕緣性質(zhì)。
在某些實施例中，在介質(zhì)填充層之外、或取代介質(zhì)填充層，而提供對于導橋的熱絕緣結(jié)構。在一實施例中，此熱絕緣結(jié)構在施加介質(zhì)填充層之前，通過形成熱絕緣材料的覆蓋層于導橋(218)之上、并選擇性地位于電極層之上而形成。在實施例中，在施加介質(zhì)填充層之前，此熱絕緣結(jié)構通過在導橋(218)上提供熱絕緣覆蓋層，其選擇性地覆蓋電極層。熱絕緣材料層的代表性材料，包括下列元素組合而成的材料硅、碳、氧、氟、與氫。適合用做為熱絕緣蓋層的熱絕緣材料，包括二氧化硅、氫氧碳化硅、聚酰亞胺、聚酰胺、以及氟碳聚合物，選擇它們是因為這些材料的導熱性，低于沉積其上的介質(zhì)填充層的導熱性。當其上的材料為二氧化硅時，此隔熱絕緣材料應具備有一導熱性，其低于二氧化硅的導熱性，或低約0.014J/cm*degK*Sec。在其它優(yōu)選實施例中，熱絕緣體的導熱性低于相變化材料在非晶態(tài)時的導熱性，或者對包括GST的相變化材料而言，低于約0.003J/cm*degK*Sec。許多低介電常數(shù)材料可用做為隔離材料，而低介電常數(shù)材料的電容率低于二氧化硅的電容率。適合用于隔熱隔離層中的物質(zhì)可舉例包括含氟二氧化硅、硅氧烷(silsesquioxane)、聚亞芳香醚(polyarylene ether)、聚對二甲苯(parylene)、含氟聚合物、含氟非晶碳、鉆石類碳、多孔性二氧化硅、中孔性二氧化硅、多孔性硅氧烷、多孔性聚酰亞胺、以及多孔性聚亞芳香醚。單層或復合層均可提供隔熱效果。
圖21A與21B示出此工藝的下一步驟，其中過孔(未示出)在填充層230中進行蝕刻，通過存儲材料與填充層而到達電極材料。此過孔蝕刻工藝可利用單一各向異性蝕刻工藝而蝕刻填充層與存儲材料層，或者使用兩個步驟工藝，先以第一蝕刻化學物質(zhì)而蝕刻填充層，再以第二蝕刻化學物質(zhì)而蝕刻存儲材料層。過孔形成后，以鎢金屬或其它導電材料填充過孔，以形成接觸至電極結(jié)構中的第一電極構件(例如構件215)的插頭240(圖21A中的240a，240b)，241，242，以與電極層上的電路進行電連接。在此工藝的實施例中，過孔以擴散障礙層及/或附著層做為襯底，如此領域所公知，再以鎢金屬或其它合適的導電材料進行填充。此結(jié)構接著以化學機械研磨進行平坦化，并進行清潔步驟。最后，施加“清潔”蝕刻工藝，以形成干凈的結(jié)構。
圖22示出了此工藝的下一步驟，其中形成圖案化導電層250并接觸至填充層上的插頭，提供存儲元件所需的位線與其它導體，產(chǎn)生圖3中所示的結(jié)構。在此工藝的實施例中，使用銅合金嵌鑲金屬化工藝，其中沉積氟硅玻璃(FSG)于外露表面上而形成圖案化導電層，接著形成預設的光阻圖案。接著實施蝕刻以移除外露的氟硅玻璃，接著沉積襯底與晶種層于此圖案中。接著實施銅電鍍以填充此圖案。在電鍍后，進行退火步驟，跟著進行研磨工藝。其它實施例可使用鋁-銅工藝，或其它公知的金屬化工藝。
其它與實施存儲材料窄橋有關的技術，公開于本申請人的另一美國專利申請No.11/155,067中、其標題為”THIN FILM FUSE PHASECHANGE RAM AND MANUFACTURING METHOD”，其申請日為2005年6月17日，該申請列為本申請的參考。
申請人所知的相變化存儲單元種類中，大部分通過形成微小孔洞并填充相變化存儲單元、接著形成接觸至此相變化材料的頂與底電極而形成。此微小孔洞結(jié)構用以減少編程電流。本發(fā)明減少了編程電流而不需形成微小孔洞，因此可達到較好的工藝控制。此外，在單元上并無頂電極，避免相變化材料受到用以形成頂電極的工藝的潛在損害。
在此所描述的單元，包括二底電極以及其間的介質(zhì)，以及位于電極之上、橫跨介質(zhì)的相變化材料導橋。此底電極與介質(zhì)形成于前述工藝CMOS邏輯結(jié)構或其它功能電路結(jié)構之上的電極層中，提供可以輕易支持內(nèi)置存儲器與功能電路于單芯片上的結(jié)構，此芯片可舉例如系統(tǒng)單芯片器件。
本發(fā)明所述實施例的優(yōu)點，包括相變化現(xiàn)象發(fā)生于介質(zhì)填充層上的導橋中央，而非發(fā)生于導橋與電極之間的結(jié)，因此提供了優(yōu)選的可靠度。同時，用在重置與編程操作中的電流局限于微小體積中，允許了高電流密度及其所產(chǎn)生的局部加熱效果，而僅需較小的重置電流以及較低的重置電能消耗。在本發(fā)明實施例中的結(jié)構，允許了此單元的兩個維度由薄膜的厚度來定義，在納米尺度下達成優(yōu)選的工藝控制。單元中僅有一個維度通過平板印刷工藝所定義(此平板印刷工藝使用經(jīng)修剪的屏蔽層)，因而避免了更復雜的微縮技術。
雖然本發(fā)明已參照優(yōu)選實施例進行了描述，應該了解的是，本發(fā)明并不受限于其詳細描述內(nèi)容。替換方式及修改方式已于先前描述中建議，并且其它替換方式及修改方式是本領域的技術人員可想到的。特別是，根據(jù)本發(fā)明的結(jié)構與方法，所有具有實質(zhì)上相同于本發(fā)明的構件結(jié)合而達成與本發(fā)明實質(zhì)上相同結(jié)果的，皆不脫離本發(fā)明的范圍。因此，所有這些替換方式及修改樣式意欲落在本發(fā)明所附的權利要求及其等價物所界定的范疇之中。任何在前文中提及的專利申請以及印刷文本，均列為本案的參考。
權利要求
1.一種存儲元件，包括襯底；位于該襯底上的電極層，該電極層包括電極對陣列，該電極對包括具有一上表面的第一電極、具有一上表面的第二電極、以及位于該第一電極與該第二電極之間并從該第一與第二電極的該上表面向外延伸的絕緣構件，而限定絕緣材料側(cè)壁，其具有頂側(cè)；以及陣列的導橋橫跨相對應電極對的該絕緣構件之上，該導橋具有第一面與第二面、并以該第一面與相對應電極對中的該第一與第二電極的該上表面接觸，其中該導橋分別包括存儲材料活性層在該側(cè)壁的該頂側(cè)，該存儲材料具有至少二固態(tài)相。
2.如權利要求1所述的器件，其中，該存儲材料活性層包括薄膜，其厚度為約50納米或以下，且其寬度為50納米或以下。
3.如權利要求1所述的器件，其中該存儲材料活性層包括薄膜，其厚度為約20納米或以下，且其寬度為20納米或以下。
4.如權利要求1所述的器件，其中該存儲材料活性層包括薄膜，其厚度為約10納米或以下，且其寬度為10納米或以下。
5.如權利要求1所述的器件，其中該導橋包括接觸至該第一電極的第一熱絕緣墊、接觸至該第二電極的第二熱絕緣墊，并且該存儲材料活性層電連接至該第一與第二熱絕緣墊，其中該第一與第二熱絕緣墊包括的材料具有低于該第一與第二電極的導熱性。
6.如權利要求1所述的器件，其中該導橋包括接觸至該第一電極的第一熱絕緣墊、接觸至該第二電極的第二熱絕緣墊，并且該存儲材料活性層電連接至該第一與第二熱絕緣墊，其中該第一與第二熱絕緣墊包括該存儲材料。
7.如權利要求1所述的器件，其中該至少二固態(tài)相包括大致非晶態(tài)以及大致結(jié)晶態(tài)。
8.如權利要求1所述的器件，其中該絕緣構件的厚度少于用以形成該器件的平板印刷工藝的最小平板印刷特征尺寸。
9.如權利要求1所述的器件，其中該存儲材料層在該側(cè)壁的該頂側(cè)的厚度，小于用以形成該器件的平板印刷工藝的最小平板印刷特征尺寸。
10.如權利要求1所述的器件，其中該存儲材料包括合金，該合金包括由鍺、銻、及碲所形成的組合物。
11.如權利要求1所述的器件，其中該存儲材料包括合金，該合金包括至少二個選自下列組的材料所組成的組合物鍺、銻、碲、銦、鈦、鎵、鉍、錫、銅、鈀、鉛、銀、硫、以及金。
12.如權利要求1所述的器件，其中該導橋包括接觸至該第一電極的第一熱絕緣墊、接觸至該第二電極的第二熱絕緣墊，并且該存儲材料活性層電連接至該第一與第二熱絕緣墊，其中該第一與第二熱絕緣墊比位于該絕緣材料側(cè)壁上的該存儲材料活性層更厚。
13.一種用以形成存儲器件的方法，包括形成電極層，該電極層包括第一電極與第二電極、以及位于該第一與第二電極之間的絕緣構件，該第一與第二電極具有上表面，其外露于該電極層的上表面，該絕緣構件延伸于該第一與第二電極的上表面之上以形成絕緣構件，且該絕緣構件在該第一與第二電極之間的上表面處具有厚度；形成存儲材料導橋于該電極層的上表面上、橫跨該絕緣構件處，該導橋包括第一與第二熱絕緣材料墊，其分別接觸至該第一與第二電極，以及帶狀存儲材料位于該第一與第二絕緣材料墊之間，該導橋定義電極間路徑于該第一與第二電極之間、橫跨該絕緣構件處，其具有由該絕緣構件的該厚度所定義的路徑長度，其中該存儲材料具有至少二固態(tài)相。
14.如權利要求13所述的方法，其中該形成導橋的步驟包括，形成該帶狀存儲材料，其寬度為約50納米或以下，且其厚度為約50納米或以下。
15.如權利要求13所述的方法，其中該形成導橋的步驟包括，形成該帶狀存儲材料，其寬度為約20納米或以下，且其厚度為約20納米或以下。
16.如權利要求13所述的方法，其中該形成導橋的步驟包括，形成該帶狀存儲材料，其寬度為約10納米或以下，且其厚度為約10納米或以下。
17.如權利要求13所述的方法，其中位于該絕緣構件的上表面的該絕緣構件的該厚度，少于20納米。
18.如權利要求13所述的方法，其中該形成電極層的步驟包括定義多個第一與第二電極對、以及絕緣構件，該絕緣構件將該多個電極對中的一對與該多個電極對中的另一對分隔。
19.如權利要求13所述的方法，其中該形成電極層的步驟包括定義多個第一與第二電極對，其中二電極作為在對應電極對中的第一電極、共享第二電極，其設置于該二電極之間，并通過該絕緣構件而與該二電極分隔，使得兩個第一與第二電極對具有共享第二電極，并進一步包括定義該絕緣構件，該絕緣構件將該多個電極對中的兩個電極對與該多個電極對中的其它電極對分隔。
20.如權利要求13所述的方法，其中該形成電極層的步驟包括形成介質(zhì)層于襯底上；形成第一導電層于該介質(zhì)層之上；以圖案蝕刻該第一導電層，該圖案包括多個堆棧以及位于外露于該襯底上的該堆棧之間的區(qū)域，位于該襯底上的這些堆棧包括以該圖案蝕刻后該介電層的剩余部分以及該第一導電層的剩余部分，這些堆棧具有側(cè)壁；形成側(cè)壁介質(zhì)層于這些堆棧之上、并蝕刻該側(cè)壁介質(zhì)層以形成側(cè)壁隔離于這些堆棧的該側(cè)壁上；形成第二導電層于這些堆棧、這些側(cè)壁隔離以及這些堆棧之間的這些區(qū)域上；研磨該第二導電層以定義該電極層，其中這些側(cè)壁隔離外露于該上表面并作為絕緣構件，該第一導電層位于這些堆棧中的部分外露于該上表面上、并作為該第一電極，同時位于這些堆棧之間的區(qū)域內(nèi)的該第二導電層部分外露于該上表面上、并作為該第二電極；以及回蝕刻研磨后的該第一與第二導電層的剩余部分，使得絕緣材料側(cè)壁延伸于該回蝕刻后該第一與第二導電層的剩余部分的表面之上。
21.如權利要求20所述的方法，其中該研磨步驟包括化學機械研磨。
22.如權利要求13所述的方法，其中該形成導橋步驟包括形成存儲材料層于該電極層之上；圖案化該存儲材料層以定義存儲材料條于該電極層的上表面上；以及圖案化該存儲材料條以定義該第一與第二絕緣材料墊以及該導橋的該帶狀存儲材料。
23.如權利要求13所述的方法，其中該形成導橋的步驟包括形成存儲材料層于該電極層之上；形成光阻材料層于該存儲材料層之上；利用平板印刷工藝圖案化該光阻材料層，以定義一條狀結(jié)構；修剪該條狀結(jié)構的寬度以定義更窄的光阻材料條于該存儲材料層之上；蝕刻該存儲材料層中不受到該更窄光阻材料條所覆蓋處，以形成存儲材料條；以及圖案化該存儲材料條，以定義該第一與第二絕緣材料墊以及該帶狀存儲材料。
24.如權利要求13所述的方法，其中該平板印刷工藝的特征為最小特征尺寸，且該存儲材料條的寬度小于該最小特征尺寸。
25.如權利要求13所述的方法，包括形成圖案化導電層于該導橋之上，以及形成接觸于該第一電極與該圖案化導電層之間。
26.如權利要求13所述的方法，其中該存儲材料包括合金，該合金包括由鍺、銻、與碲所形成的組合物。
27.如權利要求13所述的方法，其中該存儲材料包括合金，該合金包括至少二個選自下列群組的材料所組成的組合物鍺、銻、碲、銦、鈦、鎵、鉍、錫、銅、鈀、鉛、銀、硫、以及金。
全文摘要
本發(fā)明公開一種存儲器件，其包括第一電極，該第一電極具有頂側(cè)；第二電極，該第二電極具有頂側(cè)；以及位于第一與第二電極之間的絕緣構件。絕緣構件在第一與第二電極之間、接近第一電極的頂側(cè)處與第二電極的頂側(cè)處具有一厚度，并從第一與第二電極的頂側(cè)向外延伸，限定具有頂側(cè)的絕緣材料側(cè)壁。存儲材料導橋橫跨側(cè)壁頂側(cè)的絕緣構件，并在第一與第二電極間、橫跨絕緣構件處限定一電極間路徑。本發(fā)明還提供了這種存儲單元的陣列。此導橋在側(cè)壁的頂側(cè)上包括存儲材料活性層，其具有至少二固態(tài)相，以及于存儲材料之上的一層熱絕緣材料，其導熱性低于第一與第二電極的導熱性。
文檔編號H01L21/82GK101013716SQ200610165918
公開日2007年8月8日 申請日期2006年12月11日 優(yōu)先權日2005年12月13日
發(fā)明者龍翔瀾 申請人:旺宏電子股份有限公司