專利名稱：射頻器件薄介電質(zhì)電容的刻蝕方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路的制造工藝方法，特別是涉及一種 用于射頻器件產(chǎn)品中電容的等離子干法刻蝕的方法。
背景技術(shù)：
在射頻器件工藝中，需要在做第二層鋁配線時，做金屬電容(MIM)。 即在第二層鋁(Al)淀積后，再依次淀積一層作為電介質(zhì)層的氮化硅(SiN) 和作為上部電極的金屬氮化鈦(TiN)，并涂好光刻膠(PR)且曝光，進(jìn)行 氮化硅的干法刻蝕。為了防止漏電，且考慮到工藝窗口和工藝穩(wěn)定性，要 求在氮化硅刻蝕時只能刻掉一半(參見圖2)。
根據(jù)不同的設(shè)計要求，金屬電容有不同大小和電介質(zhì)厚度。當(dāng)電介質(zhì) 厚度比較薄時(200 300A)，刻蝕中常見的問題是
考慮到成膜機成長金屬氮化鈦薄膜的面內(nèi)均勻性，刻蝕機刻蝕速率的 變化以及硅片面內(nèi)均勻性，通常會加一定的過刻蝕時間來防止刻蝕不足而 造成的氮化鈦殘留。
電介質(zhì)氮化硅在刻蝕過程中是一層刻蝕停止層。如果過刻蝕時間太 長，會導(dǎo)致底層鋁線被蝕刻。同時試驗發(fā)現(xiàn)金屬氮化鈦層的厚度會影響金 屬電容器的擊穿電壓(參見圖3)。
為了保證工藝窗口和擊穿電壓的電特性指標(biāo)，電介質(zhì)氮化硅的刻蝕量 必須盡可能小。當(dāng)介電質(zhì)氮化硅厚度很薄時，如果氮化硅剩余厚度太小，
會導(dǎo)致電容擊穿電壓(BV)下降。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種射頻器件薄介電質(zhì)電容的刻蝕 方法，防止因電介質(zhì)刻蝕量過大而導(dǎo)致電容擊穿電壓偏低。
為解決上述技術(shù)問題，本發(fā)明的射頻器件薄介電質(zhì)電容的刻蝕方法包 括如下步驟
第一步頂層氮化鈦的主刻蝕，采用高刻蝕率和低選擇比，控制刻蝕 時間，使刻蝕時不接觸到氮化硅層；
第二步氮化硅的軟著陸，保證蝕刻終點的探測和氮化鈦/氮化硅的 較高的選擇比，在刻蝕終點檢出時立即跳到下一步；
第三步氮化鈦的過刻蝕，進(jìn)一步提高氮化鈦/氮化硅的刻蝕選擇比， 保證足夠的氮化鈦過刻蝕量；
第四步除靜電步驟，使用對介電質(zhì)層選擇比很高的氣體，而且高上/ 下電極功率比的工藝。
由于采用本發(fā)明的方法，有效的增加了氮化硅膜的剩余厚度，使電容 擊穿電壓有大幅度提高。
由圖4的對比可以看出，采用本發(fā)明前氮化硅剩余厚度為40A (見圖 4 (a));采用本發(fā)明后氮化硅剩余厚度為125A (見圖4 (b))。在保證足 夠的工藝窗口的基礎(chǔ)上，氮化硅的剩余厚度顯著增加，從基礎(chǔ)線的40 A增 加到125A。這樣使電容擊穿電壓大幅提高，從電特性要求的下限14V提 高的22V (參見圖5)。


下面結(jié)合附圖與具體實施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明-
圖l是本發(fā)明的工藝流程圖2是采用等離子干法刻蝕工藝后射頻器件中電容的結(jié)構(gòu)示意圖； 圖3是SiN的厚度和蝕刻時間對MIM結(jié)構(gòu)擊穿電壓變化性圖表； 圖4是采用本發(fā)明前后，氮化硅剩余厚度示意圖，其中，圖4 (a) 是采用本發(fā)明前的示意圖，圖4 (b)是采用本發(fā)明后的示意圖5是采用本發(fā)明前后蝕刻條件對MIM結(jié)構(gòu)擊穿電壓變化性圖表。
具體實施例方式
如圖2所示，制作金屬電容器先要刻蝕掉金屬氮化鈦，然后停在氮化 硅(Si3N4)層上，所以針對不同材料的膜，需用選擇相應(yīng)的刻蝕條件。
參見圖1所示，本發(fā)明的射頻器件薄介電質(zhì)電容的刻蝕工藝流程如 下在依次淀積形成的第二層(鋁)、電介質(zhì)層(氮化硅)、上部電極(金 屬氮化鈦)后涂覆光刻膠，然后進(jìn)行干法刻蝕。
第一步頂層氮化鈦的主刻蝕?？紤]到高生產(chǎn)率的要求，采用高刻蝕
率和低選擇比進(jìn)行刻蝕。通過控制刻蝕時間，使刻蝕不能接觸到氮化硅層。
具體工藝參數(shù)包括氣壓6-12毫托，上/下電極功率(500 1000) / (50 100)瓦；氣體選擇，氯氣30 80sccm，三氯化硼10 30sccm，氬 氣20 80sccm，三氟甲烷3 12sccm。
第二步氮化硅的軟著陸。軟著陸具有高的選擇比，刻TiN快，刻 SiN慢，對SiN的損傷比較小，盡量少的減少SiN的損失?？紤]到蝕刻終
點的探測和氮化鈦/氮化硅的高選擇比，調(diào)整壓力和偏壓電源功率，當(dāng)檢
具體工藝參數(shù)包括時間是探測到刻蝕終點，氣壓8 20毫托，上/ 下電極功率(500 1000) / (25 75)瓦，氯氣30 80scc，三氯化硼10 35sccm，氬氣20 80sccm， 三氟甲烷3 12sccm。
第三步氮化鈦的過刻蝕。在第二步的基礎(chǔ)上進(jìn)一步提高氮化鈦/氮 化硅的刻蝕選擇比，保證足夠的氮化鈦過刻蝕量。
具體工藝參數(shù)包括氣壓8-16毫托，上下電極功率(500 1000) / (25 75)瓦，氯氣30 80sccm，三氯化硼10 40sccm，氬氣20 100sccm。
第四步除靜電步驟。使用對介電質(zhì)層選擇比很高的氣體，例如氬氣。 具體工藝參數(shù)為氣壓8-16毫托，上下電極功率300-800W/0-200W，氬氣 30-200sccm。由于除靜電時也會有SiN的損耗，優(yōu)化本步驟的工藝參數(shù)可 以增加氮化硅的剩余厚度，提高電容擊穿電壓。
由圖3所示的標(biāo)準(zhǔn)過刻時間，不同膜厚的實驗可以看出，SiN的厚度 越厚，擊穿電壓值越高，相同SiN初始值，刻蝕時間越長，擊穿電壓越小， 最后都可以歸結(jié)到SiN剩余厚度越小，擊穿電壓越小。
由圖5可以看出，采用本發(fā)明后比采用本發(fā)明前電容的擊穿電壓值 高，同時即使過刻蝕時間加減4s也不會有明顯的擊穿電壓值的變化，說 明有足夠的工藝窗口。
權(quán)利要求
1、一種射頻器件薄介電質(zhì)電容的刻蝕方法，其特征在于包括如下步驟第一步頂層氮化鈦的主刻蝕，控制刻蝕時間，使刻蝕時不接觸到氮化硅層；第二步氮化硅的軟著陸，到達(dá)刻蝕終點時立即跳轉(zhuǎn)到下一步；第三步氮化鈦的過刻蝕；第四步除靜電步驟，使用對介電質(zhì)層選擇比高的氣體，且高上/下電極功率比的工藝。
2、 如權(quán)利要求l所述的射頻器件薄介電質(zhì)電容的刻蝕方法，其特征在于進(jìn)行第一步刻蝕的工藝參數(shù)包括氣壓6-12毫托，上/下電極功率 500 1000/50 100瓦；氣體選擇，氯氣30 80sccm，三氯化硼10 30sccm，氬氣20 80sccm，三氟甲烷3 12sccm。
3、 如權(quán)利要求1所述的射頻器件薄介電質(zhì)電容的刻蝕方法，其特征在于進(jìn)行第二步的工藝參數(shù)包括時間為探測到刻蝕終點，氣壓8 20 毫托，上/下電極功率500 1000/25 75瓦，氯氣30 80scc，三氯化硼 10 35sccm，氬氣20 80sccm，三氟甲烷3 12sccm。
4、 如權(quán)利要求l所述的射頻器件薄介電質(zhì)電容的刻蝕方法，其特征在于進(jìn)行第三步刻蝕的工藝參數(shù)包括氣壓8-16毫托，上下電極功率 500 1000/25 75瓦，氯氣30 80sccm，三氯化硼10 40sccm，氬氣20 100sccm。
全文摘要
本發(fā)明公開了一種射頻器件薄介電質(zhì)電容的刻蝕方法，包括如下步驟第一步頂層氮化鈦的主刻蝕，控制刻蝕時間，使刻蝕時不接觸到氮化硅層；第二步氮化硅的軟著陸，到達(dá)刻蝕終點時立即跳轉(zhuǎn)到下一步；第三步氮化鈦的過刻蝕。本發(fā)明能夠克服因電介質(zhì)刻蝕量過大而導(dǎo)致電容擊穿電壓偏低的問題。
文檔編號H01L21/02GK101202217SQ20061014724
公開日2008年6月18日 申請日期2006年12月14日 優(yōu)先權(quán)日2006年12月14日
發(fā)明者鵬 劉, 呂煜坤 申請人:上海華虹Nec電子有限公司