專利名稱:薄膜半導體裝置及其制造方法
技術領域:
本發(fā)明涉及薄膜半導體裝置及其制造方法,特別涉及采用閾值電壓(VT)不同的薄膜晶體管(TFT)、以至少包含模擬電路部和開關構成的薄膜半導體裝置及其制造方法。
背景技術:
作為移動電話、移動裝置等便攜式終端裝置或筆記本個人計算機等的監(jiān)視器,使用了與CRT相比以薄而輕為特征的液晶顯示裝置或有機EL顯示裝置等圖像顯示裝置。這些液晶顯示裝置或有機EL顯示裝置應用薄膜形成技術在玻璃基板等絕緣性基板上形成具有排列成矩陣狀的像素的顯示部,利用外附的柵驅動器、數(shù)據(jù)驅動器等驅動電路對各像素施加與顯示對應的信號來控制液晶的取向方向或有機EL元件的發(fā)光,以進行圖像顯示。近年來,隨著薄膜形成技術的進步,已能夠在與顯示部為同一個的基板上用多晶硅形成TFT,已能夠以使用多晶硅的TFT電路形成一部分驅動電路。
在便攜式終端裝置中,求得小型化、低功耗化和高性能化是重要的,與此相隨,現(xiàn)正對圖像顯示裝置謀求小型化和低功耗化。作為實現(xiàn)圖像顯示裝置小型化的方法,可以通過在玻璃基板等上一體化地形成顯示部和驅動電路,以減少外附部件的數(shù)量,從而實現(xiàn)小型化。另外,通過一體化地形成顯示部和驅動電路,還可以減小由外附時的連接電阻、向外附連接端子的布線迂回等引起的負載量,從而實現(xiàn)低功耗化。另外,近年來,圖像顯示裝置要求高精細度、鮮明的顯示,因而對獨立地形成各像素的有源矩陣型顯示裝置的需求在增長。有源矩陣型顯示裝置為每個像素設置了開關元件,利用由驅動電路提供的與圖像對應的信號和對開關元件進行控制的信號,在開關元件為開態(tài)(導通狀態(tài))時對各像素施加與圖像對應的信號,以進行顯示。另外,在將有源矩陣型顯示部和驅動電路一體化地形成在玻璃基板等上時,可以同時制作各像素的開關元件(TFT)和在同一基板上形成的驅動電路的TFT。
上述TFT雖然采用n溝道型、p溝道型2種TFT構成,但一般說來,由于傾向于將構成有源層的多晶硅膜n型化,而n溝道型TFT略微有些耗盡,故驅動電力相對增大,關態(tài)(關斷狀態(tài))電流增加。圖像顯示裝置,特別是用于便攜式終端裝置的圖像顯示裝置,為了降低功耗,至少對開關TFT要求關態(tài)電流低,因此,在制造TFT時對n溝道型TFT的溝道區(qū)進行摻雜,以對VT進行控制。
該溝道摻雜通常對多個TFT的溝道區(qū)一起進行,因而注入多個TFT的摻雜劑的劑量大致相等,但是也能夠在一次摻雜中變化各個TFT的劑量。例如,在特開平8-264798號公報中公開了通過對各個區(qū)改變用于控制摻雜劑注入量的控制膜(氧化硅膜)的厚度,從其上進行摻雜,使在控制膜薄的部分劑量增大,在控制膜厚的部分劑量減小的方法。
這里,用TFT形成的電路形形色色,既有邏輯電路等利用低電平和高電平的2值電平進行數(shù)字處理的電路,也有放大電路等進行可以處理連續(xù)量的模擬處理的電路。還有,開關是在2個端子之間切換導通和非導通的元件,它可以切斷2個端子之間的電流,或與電容器組合在一起約束(保存)電荷,或起其他作用,可以根據(jù)使用的目的接入邏輯電路或模擬電路中使用。
但是,這些不同種類的電路要求的TFT的性能不同。例如,用于邏輯電路或開關的TFT,必須在開態(tài)有充分的電流驅動能力,而在關態(tài)電流不流通。特別是在強烈要求功耗低的場合,關態(tài)泄漏電流十分小是很重要的。這時,閾值電壓要設定得高些。另一方面,在TFT用于模擬電路的場合,流過空載電流的電路部的TFT常為開態(tài),模擬電路的工作能夠借助于TFT的控制電壓從小值到大值對漏電流非常精確地進行控制很重要。
當關態(tài)泄漏電流大時,即使在電路停止工作的狀態(tài),也因泄漏電流而消耗電力,特別是對電池的壽命是重要性能之一的移動裝置的驅動電路來說,這是很重要的問題,另外,由于近來節(jié)約能源的要求,移動裝置之外的裝置也很需要降低工作時的功耗和降低停止工作時的待機電力。由于這種要求,現(xiàn)有的電路中使用的TFT全都將閾值電壓VT控制得較高,以使關態(tài)泄漏電流十分小(例如在1pA以下)。
但是,在現(xiàn)有的溝道摻雜中,由于對所有的n溝道型(或p溝道型)TFT的溝道區(qū)一起進行摻雜,所以例如在對n溝道型TFT進行溝道摻雜時,所有的n溝道型TFT的VT被控制得相同。因此,在為了將關態(tài)泄漏電流抑制得小些而將TFT的閾值電壓設定高時,電源電壓范圍的TFT導通區(qū)域變窄,TFT電流驅動能力的上限下降,從而產(chǎn)生了電路的工作速度下降,或者模擬電路的動態(tài)范圍(相對電源電壓范圍的輸出電壓范圍)變窄等另外的問題。
另外,用對n溝道型或p溝道型的一方進行摻雜的方法時,只有一方溝道型的TFT的漏電流隨柵-源電壓的變化量發(fā)生變化,因此,n溝道型TFT的VT與p溝道型TFT的VT的對稱性被破壞,例如,在形成CMOS電路的場合,其工作速度由特性壞的TFT決定,因而產(chǎn)生了不能得到良好的電路特性的問題。
為了抑制上述VT的對稱性破壞,存在對n溝道型或p溝道型的雙方分別進行摻雜的方法,但用此方法時,由于同一溝道型TFT具有相同的VT,所以不能解決當提高VT時模擬電路的工作速度、動態(tài)范圍變差,而當降低VT時邏輯或開關電路的關態(tài)電流增大的問題,還有,因摻雜精度等制造上的誤差,不能嚴格地維持VT的對稱性,從而不能制造VT均衡性良好的薄膜半導體裝置。另外,還存在因分多次進行溝道摻雜而工序復雜的問題。還有,即使用特開平8-264798號公報所述的方法進行該溝道摻雜,也必須對n溝道型TFT和p溝道型TFT兩者至少各進行1次溝道摻雜,仍不能解決工序復雜的問題。
這些問題不限于在液晶顯示裝置、有機EL顯示裝置等圖像顯示裝置中使用的電路,也是具有以多晶硅膜為有源層的n溝道型TFT和p溝道型TFT的全體電路的問題。
專利文獻1日本特開平8-264798號公報(第4-7頁,第5圖)非專利文獻1原央編著《MOS集成電路基礎》,超LSI入門系列5,第64頁,近代科學出版社,1992年5月30發(fā)行發(fā)明內(nèi)容鑒于上述問題,本發(fā)明的主要目的在于,提供能夠不以復雜的工序形成具有適合各種電路的VT的n溝道型TFT和p溝道型TFT,不增加功耗而提高模擬電路性能的薄膜半導體裝置及其制造方法。另外,提供既抑制了消耗電流增大、又提高了動態(tài)范圍等特性的電路也是本發(fā)明的目的之一。
為達到上述目的,本發(fā)明的一個方面的薄膜半導體裝置是,在絕緣性基板上至少設置以多晶硅膜為有源層的n溝道型薄膜晶體管(TFT)和p溝道型TFT的薄膜半導體裝置,該器件在同一溝道型中包含閾值電壓不同的多種TFT,在不同的溝道型中包含以大致相等的濃度將同一摻雜劑引入溝道區(qū)的TFT。
本發(fā)明的上述閾值電壓不同的多種TFT可以由在溝道區(qū)中含P型或N型的一種摻雜劑的TFT和在溝道區(qū)中不含摻雜劑的TFT構成,或者由在溝道區(qū)中含P型或N型一方的摻雜劑的TFT和在溝道區(qū)中含P型和N型兩種摻雜劑的TFT構成。
另外,本發(fā)明的構成薄膜半導體裝置的電路最好,至少具有在電路工作時需要空載電流的模擬電路和開關,上述模擬電路借助于在上述空載電流的電流通路上含有上述閾值電壓不同的多種TFT中的閾值電壓低的TFT而構成,上述開關由上述閾值電壓不同的多種TFT中的閾值電壓高的TFT構成。
另外,本發(fā)明的上述模擬電路可以是在上述空載電流的電流通路上含有上述開關,上述空載電流可以被該開關切斷的結構,關于上述模擬電路,該電路的工作和停止工作最好借助于由上述開關引起的上述空載電流的導通和切斷進行控制。
另外,本發(fā)明的上述模擬電路部的結構最好是當在輸入端子、輸出端子和電源端子的各端子之間的上述空載電流的電流通路路徑上含有上述閾值電壓低的TFT時,在該電流通路路徑上含有上述開關。
另外,本發(fā)明的上述模擬電路也可以是至少在差動對中含有上述閾值電壓低的TFT,在該差動對的電流通路路徑上含有上述開關的差動放大電路。
另外,本發(fā)明的顯示裝置的顯示部和驅動該顯示部的電路部一體化地形成在絕緣性基板上,在上述電路部中含有上述模擬電路部和開關。
另外,本發(fā)明的圖像顯示裝置具有由使用在絕緣基板上的多晶硅膜上形成的TFT構成的模擬電路部、邏輯電路部、開關構成的電路部以及顯示部,上述模擬電路部包含其閾值電壓比在上述邏輯電路部中使用的TFT的閾值電壓低的TFT。
本發(fā)明的上述模擬電路部的電源經(jīng)上述開關提供,上述開關的結構可以由其閾值電壓與在上述邏輯電路部中使用的TFT的相同的TFT構成,還有,上述顯示部的像素開關的結構可以由其閾值電壓與在上述邏輯電路部中使用的TFT的相同的TFT構成。
本發(fā)明的方法是在絕緣性基板上至少用多晶硅膜形成n溝道型TFT和p溝道型TFT的薄膜半導體裝置的制造方法,它包含在上述n溝道型TFT的至少一部分溝道區(qū)中和在上述p溝道型TFT的至少一部分溝道區(qū)中同時引入P型或N型摻雜劑的工序。
另外,本發(fā)明的方法是在絕緣性基板上至少用多晶硅膜形成n溝道型TFT和p溝道型TFT的薄膜半導體裝置的制造方法,它包含在全表面引入P型或N型摻雜劑的工序;以及在上述n溝道型TFT的至少一部分溝道區(qū)中和在上述p溝道型TFT的至少一部分溝道區(qū)中同時引入上述N型或上述P型摻雜劑的工序。
這樣,按照本發(fā)明的上述結構,能夠不用復雜的制造工序,在形成于玻璃等絕緣基板上的多晶硅膜上形成將VT控制得較高,以使邏輯電路或開關的關態(tài)電流減小的TFT,以及將VT控制得較低,以使模擬電路的工作速度加快、動態(tài)范圍增大的TFT,另外,關于進行溝道摻雜的TFT,由于對n溝道型和p溝道型兩者以大致相等的濃度引入同一摻雜劑,所以能夠維持VT的對稱性,能夠制作具有適合于各種電路的特性的TFT。
按照本發(fā)明,在絕緣性基板上至少設置了以結晶硅膜為有源層的n溝道型薄膜晶體管(TFT)和p溝道型TFT的薄膜半導體裝置,其結構也可以是n溝道型和p溝道型中的至少一方的溝道型的TFT包含閾值電壓不同的多種TFT,在不同的溝道型中包含以大致相等的濃度將同一摻雜劑引入了溝道區(qū)的TFT。
本發(fā)明的薄膜半導體裝置的結構也可以是包含在上述TFT的溝道區(qū)中含有摻雜劑和不含摻雜劑的2種TFT。
本發(fā)明的在絕緣性基板上具有以結晶硅膜為有源層的n溝道型和p溝道型薄膜晶體管,n溝道型和p溝道型之中的至少一方的溝道型的多個薄膜晶體管可分為閾值電壓相互不同的許多種的薄膜半導體裝置,其結構也可以是具有構成電源電流路徑的一部分、串聯(lián)連接的至少1個閾值電壓相對低的TFT和至少1個閾值電壓相對高的TFT,上述閾值電壓高的TFT由施加至該TFT的控制端子的控制信號進行導通/截止控制。
發(fā)明的效果按照本發(fā)明的薄膜半導體裝置及其制造方法,產(chǎn)生了如下所述的效果。
本發(fā)明的第1個效果是,可以不增加工序數(shù)而對n溝道型和p溝道型的每一種形成具有不同VT的TFT。
其理由是按照本發(fā)明,在進行溝道摻雜時不是在n溝道型TFT或p溝道型TFT的某一方的區(qū)域進行摻雜,而是對n溝道型TFT的全部或一部分,以及對p溝道型TFT的全部或一部分一起進行摻雜,因而能夠同時摻雜n和p,并且對同一溝道型也能夠通過摻雜和不摻雜來改變其VT。
另外,本發(fā)明的第2個效果是可以防止n溝道型TFT和p溝道型TFT的VT的對稱性破壞,能夠使電路設計最佳化。
其理由是由于本發(fā)明不是分別進行n溝道型TFT的摻雜和p溝道型TFT的摻雜,而是用同一工序以相同的濃度引入同一摻雜劑,所以能夠維持VT的對稱性。
另外,本發(fā)明的第3個效果是能夠容易地形成具備有著良好的關態(tài)特性的邏輯電路、開關,以及有著良好的工作速度和動態(tài)范圍的模擬電路的電路。
其理由是本發(fā)明適當?shù)剡x擇了邏輯電路、開關等需要關態(tài)特性的TFT和不需要關態(tài)特性的模擬電路用的TFT,設定進行溝道摻雜的區(qū)域,按照電路需要的特性引入N型或P型摻雜劑,從而對VT進行了控制。
圖1是示出本發(fā)明的一實施方式的薄膜半導體裝置的結構的剖面圖。
圖2是示出本發(fā)明的一實施方式的薄膜半導體裝置的制造方法(摻B)的工序剖面圖。
圖3是示出本發(fā)明的一實施方式的薄膜半導體裝置的制造方法(摻B)的工序剖面圖。
圖4是示出本發(fā)明的一實施方式的薄膜半導體裝置的另外的制造方法(摻P)的工序剖面圖。
圖5是示出本發(fā)明的一實施方式的薄膜半導體裝置的另外的制造方法(全表面摻B和反摻P)的工序剖面圖。
圖6是示出本發(fā)明的一實施方式的薄膜半導體裝置的另外的制造方法(全表面摻P和反摻B)的工序剖面圖。
圖7是示出本發(fā)明的一實施方式的模擬電路的結構的電路圖。
圖8是示出本發(fā)明第1實施例的差動放大電路的結構的電路圖。
圖9是示出本發(fā)明第2實施例的差動放大電路的另一結構的電路圖。
圖10是示出本發(fā)明第3實施例的差動放大電路的另一結構的電路圖。
圖11是示出本發(fā)明第4實施例的驅動電路的結構的電路圖。
圖12是示出本發(fā)明第5實施例的液晶顯示裝置的驅動電路的結構的圖。
圖13是示出本發(fā)明第5實施例的有機EL顯示裝置的驅動電路的結構的圖。
圖14是示出本發(fā)明第5實施例的數(shù)據(jù)驅動器的具體結構的圖。
圖15是示出本發(fā)明第5實施例的存儲器的具體結構的圖。
圖16是說明本發(fā)明的效果的電路圖。
圖17是示出本發(fā)明第6實施例的差動放大電路的電路結構的圖。
圖18是示出本發(fā)明第7實施例的源極跟隨放大電路的電路結構的圖。
圖19是示出本發(fā)明第8實施例的差動電路的電路結構的圖。
圖20是示出本發(fā)明第9實施例的差動電路的電路結構的圖。
具體實施例方式
下面參照附圖對實施本發(fā)明的薄膜半導體裝置及其制造方法的最佳的一種實施方式進行說明。在以下的方式的說明中設定模擬電路是指處理連續(xù)量的電路,是在穩(wěn)定工作時的工作點需要空載電流的電路。邏輯電路是指處理高電平和低電平的2值電壓的電路。開關是指切換兩點之間的導通、不導通的元件。
如在現(xiàn)有技術部分中說明的那樣,對形成有由多晶硅膜構成的n溝道型TFT和p溝道型TFT的薄膜半導體裝置,為減小TFT的關態(tài)電流,對n溝道型TFT(或p溝道型TFT)進行了溝道摻雜,但是,使用該方法時,同一溝道型的TFT有相同的VT。于是,當為將TFT的關態(tài)泄漏電流抑制得十分小以實現(xiàn)低功耗而將VT設定高時,產(chǎn)生了模擬電路的工作速度、動態(tài)范圍變壞的問題,由于VT的對稱性破壞而得不到良好的電路特性的問題。
另一方面,在硅襯底上形成電路(稱作硅電路)時,例如存儲電路的讀出放大器存在為了高速響應和抑制泄漏電流而采用2種VT的例子,采用了按照各個電路對阱電位進行調(diào)整來控制VT的方法等。但是,因為硅電路中存在背柵,所以能夠利用阱電位控制等方法,而對在絕緣基板上設置的TFT,就不能夠利用這種方法,不能應用硅電路技術。
對在絕緣基板上形成的薄膜半導體裝置,為在邏輯電路和開關以及模擬電路中分別控制VT,若對同一溝道型的TFT也分別進行溝道摻雜的話則可以分別控制VT,然而用此方法時,必須對n溝道型TFT和p溝道型TFT兩者至少各進行1次溝道摻雜,因而薄膜半導體裝置的制造工序變得復雜,特別是對于謀求便攜式終端裝置等的廉價化的裝置,工序增加造成的價格上升是重要的問題。
另外,利用特開平8-264798號公報所述的方法,雖然能夠在同一溝道型內(nèi)具有不同的VT,但由于上述公報不以在n溝道型TFT和p溝道型TFT雙方同時進行摻雜為目的,考慮了有源矩陣顯示裝置的柵線的布線電阻引起電壓降,提供了使距柵線驅動電路越遠的TFT,其VT越小的方法,所以與分別進行溝道摻雜的方法一樣,必須對n溝道型TFT和p溝道型TFT兩者至少各進行1次溝道摻雜。
另外,用這些方法時,對n溝道型TFT和p溝道型TFT分別進行溝道摻雜,所以各溝道型的VT的對稱性被破壞,不能解決在構成CMOS電路等時得不到所希望的電路特性的問題。
另外,本申請的發(fā)明人瞄準對各電路的VT進行控制,特別是著眼于在模擬電路工作時TFT的關態(tài)電流特性是不必要的。即,除模擬開關這樣的必須切斷電流的模擬電路外,一般說來因模擬電路在工作時有空載電流流過,而TFT處于開態(tài),關態(tài)泄漏電流的大小與模擬電路的工作性能、功耗無關。而另一方面,TFT的VT越低,模擬電路的工作速度越快,動態(tài)范圍也越寬。因此,對于模擬電路,就其工作而言,TFT的關態(tài)電流即使稍微有些增大也不成為問題,其VT越低,性能越好。
考慮到這種模擬電路的特點,提出了在n溝道型TFT的一部分中和p溝道型TFT的一部分中同時引入同一摻雜劑的方法,從而不致使摻雜工序復雜而對n溝道型TFT和p溝道型TFT兩者控制適合于電路的VT。另外,一直以來正在應用對n溝道型TFT和p溝道型TFT兩者引入不同摻雜劑的方法,而對不同溝道型的TFT引入同一摻雜劑來控制VT的方法是本申請的發(fā)明人提出的新方法。
下面參照圖1至圖6對實施本發(fā)明的最佳方式的薄膜半導體裝置的結構及其制造方法進行說明。在圖1至圖6中,雖然示出了在絕緣性基板上形成VT各不相同的n溝道型TFT和p溝道型TFT(共計4個TFT)的情形,但本發(fā)明不限于圖中的結構,可以應用于n溝道型TFT和p溝道型TFT混合存在、至少適用多個一種溝道型的結構。
如圖1所示,實施本發(fā)明的一個最佳實施方式的薄膜半導體裝置是在經(jīng)底涂敷層2形成于玻璃、塑料等絕緣性基板1上的多晶硅膜3上,形成具有以大致相同的濃度引入了B(硼)溝道區(qū)的VT低的p溝道型TFT(以下稱低VT-p型TFT(1))和VT高的n溝道型TFT(以下稱高VT-n型TFT(4)),以及不摻雜的VT高的p溝道型TFT(以下稱高VT-p型TFT(2))和VT低的n溝道型TFT(以下稱低VT-n型TFT(3))。即,其特征是不僅對不同的溝道型,就是對同一溝道型也形成了VT不同的TFT。在上面的敘述中,所謂高VT或低VT是表示電位的絕對值的大小關系。參照圖2和圖3的工序剖面圖,對這種結構的薄膜半導體裝置的制造方法進行說明。
首先,如圖2(a)所示,用LPCVD(減壓CVD)法、PCVD(等離子體CVD)法、濺射法等在玻璃、塑料等絕緣性基板1上形成膜厚約30nm的構成底涂敷層2的氧化硅膜(SiOx)、氮化硅膜(SiNx)等。該底涂敷層2是為防止雜質(zhì)從絕緣性基板1向有源層擴散而設置的,在雜質(zhì)的影響不成為問題的場合并非必須要設置。之后,用LPCVD法、PCVD法、濺射法等形成膜厚約20nm~100nm的構成有源層的非晶硅(以下簡稱a-Si)膜3a。在用PCVD法的場合,成膜后進行脫氫處理。
接著,如圖2(b)所示,用光刻工藝在a-Si膜3a上形成在進行摻雜的區(qū)域設置了開口的抗蝕劑圖形10a,用離子注入法或離子摻雜法進行溝道摻雜。這里,在現(xiàn)有的薄膜半導體裝置的制造方法中,對同一溝道型TFT的全部(例如圖2(a)的右側的2個n溝道型TFT)進行摻雜,而在本發(fā)明中,為了通過1次摻雜控制n溝道型和p溝道型雙方的VT,有選擇地僅對n溝道型TFT的至少一部分(圖中右側的n溝道型TFT)和p溝道型TFT的至少一部分(圖中左側是p溝道型TFT)摻雜了B(硼)。用該離子注入法或離子摻雜法引入的摻雜劑劑量,雖然隨要設定的VT而變,但是,通常在2E+11~5E+12/cm2的范圍內(nèi)為宜。
另外,在這里,為了敘述同時形成上述4種TFT的情形,對n溝道型TFT和p溝道型TFT兩者都設置了摻B的TFT和不摻雜的TFT,但是,在只對n溝道型TFT和p溝道型TFT的一方形成VT不同的TFT的場合,也可以部分地只對該溝道型摻B。另外,在本方式中將VT不同的TFT分成了VT高的TFT和VT低的TFT這2種TFT,但是,也可以將VT分成3種以上。這時,只要添加摻雜劑種類、劑量不同的摻雜工序就可以。
之后,如圖2(c)所示,用準分子激光把已對n溝道型TFT的一部分和p溝道型TFT的一部分進行了摻雜的a-Si膜3a退火(ELA),使其結晶,形成具有非摻雜區(qū)8和B摻雜區(qū)9的多晶硅膜3。
接著,如圖2(d)所示,用光刻工藝將多晶硅膜3刻蝕成島狀圖形后,如圖2(e)所示,用LPCVD法、PCVD法、濺射法等形成氧化硅膜作為柵絕緣膜4。該柵絕緣膜4的膜厚雖隨電源電壓、VT等TFT的特性和規(guī)格而異,但通常以在30nm~200nm左右的范圍內(nèi)為宜。之后,用PCVD法、濺射法等淀積金屬、硅、硅化物等導電材料,用光刻工藝對導電材料構圖,形成柵電極5。
接著,如圖3(a)所示,用抗蝕劑圖形10b覆蓋p溝道型TFT形成區(qū),以柵電極5作為掩模,對n溝道型TFT摻雜P(磷),接著,用抗蝕劑圖形10c覆蓋n溝道型TFT形成區(qū),同樣地以柵電極5作為掩模對p溝道型TFT摻雜B,從而形成源/漏區(qū)。另外,n溝道型TFT摻雜和p溝道型TFT摻雜的順序是任意的,也可以反過來進行。
這里,在為防止漏附近的高電場區(qū)的器件的可靠性下降而形成LDD(輕摻雜漏)結構的場合,利用抗蝕劑注入摻雜劑對柵進行補償后,以柵電極5作為掩模,低濃度地注入P,然后進行激活。作為激活的方法,除有傳統(tǒng)式的熱激活、利用激光的激光激活外,還有用燈光、高溫N2的RTA(快速熱退火)等,選擇最適合于柵金屬等結構的激活工藝。
接著,如圖3(c)所示,在進行氫等離子體處理后,淀積氧化硅膜、氮化硅膜等作為層間絕緣膜6,在柵和源/漏上形成接觸孔,形成金屬作為電極7,進行電極布線。作為該金屬,通常使用Al。然后,雖未圖示,形成氮化硅膜等的鈍化膜,形成焊盤接觸孔,形成薄膜半導體裝置。
這樣,在本發(fā)明中,通過在對n溝道型的一部分摻雜B時,同時對一部分p溝道型TFT形成區(qū)也摻雜B,可以不增加工序地在同一溝道型內(nèi)制出VT不同的2種TFT。另外,由于對低VT-n型TFT和高VT-p型TFT的溝道區(qū),以大致相等的濃度引入了同一摻雜劑(B),所以能夠確保VT的對稱性。
在以上的說明中,雖然基本上敘述了通過對p溝道型TFT利用借助于B控制n溝道型TFT的VT的方法,來控制n、p的VT的方法,但是,用其他方法,對控制n、p的VT的方法用同樣的考慮方法,也能夠制成在同一溝道型中具有2種VT的TFT。例如,如圖4所示,取代在圖2(b)的工序中摻雜B,形成露出中央的TFT(高VT-p型TFT和低VT-n型TFT)的抗蝕劑圖形10a,利用摻P的方法也能夠提高摻P的p溝道型TFT的VT,降低摻P的n溝道型TFT的VT,制成對n、p兩種溝道型都具有2種VT的TFT。
另外,與這些方法相比,雖然增加了一道摻雜工序,利用反摻相反導電類型摻雜劑的方法也能夠對n、p兩種都制成具有2種VT的TFT。例如,也可以如圖5所示,取代在圖2(b)的工序中對兩端的2個TFT摻雜B,采用在全表面(對n、p兩種)摻B之后(圖5(a)),形成露出中央的TFT(高VT-p型TFT(2)和低VT-n型TFT(3))的抗蝕劑圖形10a,進行摻P(圖5(b))的方法。這時,在低VT-n型TFT(3)中實質(zhì)上降低了n型雜質(zhì)濃度,在高VT-p型TFT(2)中實質(zhì)上增加了p型雜質(zhì)濃度,所以能夠對n型、p型都制出2種VT的TFT。另外,也可以如圖6所示,采用在全表面(對n、p兩種)摻P之后(圖6(a)),形成露出兩端的TFT(低VT-p型TFT和高VT-n型TFT)的抗蝕劑圖形10a,進行摻B(圖6(b))的方法。這時,在高VT-n型TFT(4)中實質(zhì)上增加了n型雜質(zhì)濃度,在低VT-p型TFT(1)中實質(zhì)上降低了p型雜質(zhì)濃度,所以同樣能夠對n型、p型都制出2種VT的TFT。
這樣,借助于將對p溝道型TFT利用用于控制n溝道型TFT的VT的B的結構,對n溝道型TFT利用用于控制p溝道型TFT的VT的P的結構,或者對一部分n溝道型TFT或p溝道型TFT不摻雜B或P的結構進行組合,可以對同一溝道型制出具有多種不同的VT的TFT。于是,通過以具有不同VT的TFT來構成需要關態(tài)電流特性的開關、邏輯類電路和需要低VT而不需要關態(tài)特性模擬類電路,可以提高雙方的電路特性。
下面說明包含用上述方法形成的TFT的模擬電路的具體例。用低VT-TFT構成模擬電路雖然能夠提高工作速度,擴大動態(tài)范圍,但是,若僅用低VT的TFT構成模擬電路,將產(chǎn)生在模擬電路停止工作時因泄漏電流而消耗電力的問題。于是,借助于設置用于在電路停止工作時切斷低VT的TFT的泄漏電流的、用高VT的TFT構成的開關,在電路停止工作時斷開高VT的TFT開關,抑制模擬電路停止工作時泄漏電流引起的功耗,來謀求上述問題的解決。
具體而言,實施本發(fā)明的最佳方式的電路如圖7所示,由輸入端子11、輸出端子12、高電位側電源端子13和低電位側電源端子14以及包含低VT-TFT的模擬電路20和用高VT-TFT構成的開關21、21構成,模擬電路20根據(jù)輸入至輸入端子11的輸入電壓Vin,從輸出端子12輸出輸出電壓Vout。開關21、21分別設置在高電位側電源端子13與模擬電路20之間和低電位側電源端子14與模擬電路20之間,由控制信號S1及其反轉信號S1B控制,控制信號S1為高電平、S1B為低電平時使模擬電路20激活(可以工作),而控制信號S1為低電平、S1B為高電平時使模擬電路20非激活(停止工作)。
在上述結構中,利用由高VT-TFT構成的開關21、21,當在輸入端子11、輸出端子12、高電位側電源端子13、低電位側電源端子14各端子之間的電流通路路徑上含低VT-TFT時,可以切斷該電流通路,使電路停止工作,并且抑制由停止工作時的泄漏電流引起的功耗。另外,還能夠抑制電路停止工作時由泄漏電流引起的電位變動等對輸入端子11、輸出端子12的影響。
例如,即使在輸入端子11與低電位側電源端子14之間存在含低VT-TFT的電流通路路徑,借助于開關22也能夠切斷電流通路,即使在高電位側電源端子13與輸出端子12之間存在含低VT-TFT的電流通路路徑,借助于開關21也能夠切斷電流通路。另外,即使在高電位側電源端子13與低電位側電源端子14之間存在電流通路路徑,借助于開關21或開關22的某一方也能夠切斷電流通路。
這樣,用本發(fā)明的方法,通過形成含低VT-TFT的模擬電路20和用高VT-TFT構成的開關21、21,可以實現(xiàn)模擬電路的高性能化(提高工作速度,擴大動態(tài)范圍),同時還能夠防止由泄漏電流引起的功耗。借助于這種防止泄漏電流的結構,即使在將本發(fā)明的結構應用于要求低功耗的移動裝置的驅動電路的場合,也能夠減少在模擬電路中使用的低VT-TFT關斷時的泄漏電流的限制。具體而言,對高VT-TFT關斷時的泄漏電流通常要求在閾值電壓下的電流(約10-7A)的萬分之一以下(約10-11A),與此相對,低VT-TFT關斷時的泄漏電流只要在閾值電壓下的電流(約10-7A)以下就可以,因而可以增加設計上的自由度。另外,上面給出的電流值是大概的標準。
該模擬電路20的結構可以應用于放大電路、電源電路、比較器、驅動電路等各種電路的模擬電路部。另外,低VT-TFT最好是增強型的,但即使是有點耗盡型也沒有關系。
實施例下面對上述實施方式的電路的具體結構進行說明。另外,關于下面的電路結構,為說明簡單,雖然制成了具備VT高的TFT和VT低的TFT這兩種TFT的結構,但是也可以制成另外還具備其VT與這2種TFT的不同的第3種TFT的結構。一般說來,低VT的TFT的關態(tài)泄漏電流比高VT的TFT的大。
首先,參照圖8說明本發(fā)明第1實施例的具備2種VT的TFT的模擬電路。圖8是示出將本發(fā)明的結構應用于差動放大電路的例子的電路圖。在以下的說明中,對高VT和低VT的TFT兩者都設定為絕緣柵型晶體管。
如圖8所示,本實施例的電路是由差動級和放大級構成的最簡單的差動放大電路,是將低VT-TFT應用于差動級(圖8的23),用低VT-TFT形成差動對101、102,用高VT-TFT形成用于切斷差動對101、102的電流通路的開關501的差動放大電路。除差動對101、102外,全部用與開關501相同的高VT-TFT形成。差動級、放大級兩者雖然各自都是流過空載電流的模擬電路部,但在本實施例中,對只是用低VT-TFT形成差動對101、102的實施例進行說明。下面詳細地說明圖8,差動級用由n溝道晶體管組成的差動對101、102;驅動差動對、經(jīng)晶體管開關501被連接在差動對與低電位側電源端子14之間的電流源105;以及為差動對的負載電路、被連接在差動對與高電位側電源端子13之間的、由p溝道晶體管組成的電流鏡電路103、104構成。
電流鏡電路的輸入端(晶體管104的漏與柵的連接點)與差動對的晶體管102的漏連接,其輸出端與差動對的晶體管101的漏連接,晶體管101的漏構成差動級的輸出。放大級由差動級的輸出輸入至其柵極、其源與高電位側電源端子13連接、其漏與輸出端子12連接的p溝道晶體管106;串聯(lián)連接在輸出端子12與低電位側電源端子14之間的電流源107和晶體管開關502;以及被連接在p溝道晶體管106的柵極與高電位側電源端子13之間的晶體管開關503構成??刂菩盘朣1分別輸入至晶體管開關501、502、503。另外,在本實施例中,由于2個差動輸入端子是絕緣柵型晶體管的柵端子,所以是在差動輸入端子與電源端子、輸出端子之間構成了不產(chǎn)生電流通路的結構。
在該差動放大電路工作時,使控制信號S1為高電平,將開關501、502接通,將開關503斷開。據(jù)此,差動級的輸出隨2個差動輸入電壓Vin(+)、Vin(-)的電壓差而變化,p溝道晶體管106的漏電流被p溝道晶體管106的柵電壓變化控制,輸出電壓Vout由與電流源107的電流的平衡決定。作為一個例子,當將差動對的反轉輸入端子(晶體管102的柵極)與輸出端子12連接時,可以形成輸出與非反轉輸入端子(晶體管101的柵極)的輸入電壓相等的電壓的電壓跟隨器電路。另外,當工作時,在差動級,由電流源105控制的空載電流流過的差動對101、102和電流鏡電路103、104。另一方面,在放大級,流過p溝道晶體管106的空載電流隨連接在輸出端子12的電路而異,當存在從輸出端子12向外電路流動的一定的放電電流時,流過p溝道晶體管106的空載電流是放電電流與被電流源107控制的電流的總和電流。另外,當在輸出端子12連接電容性負載時,在電容的充放電完成后的穩(wěn)定工作狀態(tài)下,只是被電流源107控制的空載電流流過p溝道晶體管106。
另一方面,在停止工作時,使控制信號S1為低電平,將開關501、502斷開,將開關503接通。由于差動級的開關501處于斷開狀態(tài),所以流入低電位側電源端子14的電流被切斷,差動級的輸出向高電位電源電壓VDD變化。由于放大級的開關503處于接通狀態(tài),所以p溝道晶體管106的柵電壓提高到高電位電源電壓VDD,p溝道晶體管106處于關斷狀態(tài)。另外,由于開關502處于斷開狀態(tài),所以輸出端子12與低電位側電源端子14之間的電流通路也被切斷。這樣,差動放大電路的工作、停止工作被控制信號S1控制。
該差動放大電路的動態(tài)范圍(相對電源電壓范圍的輸出電壓范圍),其上限是高電位電源電壓VDD,下限是從低電位電源電壓VSS僅減去n溝道晶體管101、102的閾值電壓的范圍。因此,在圖8的結構中,由于用低VT-TFT形成差動對101、102,所以差動級23的工作范圍增寬,可以擴大差動放大電路的動態(tài)范圍。另外,該差動放大電路在停止工作時,由于用低VT-TFT構成的差動對101、102的電流通路被用高VT-TFT形成的開關501切斷,所以不因泄漏電流而增加功耗。
下面參照圖9說明本發(fā)明第2實施例的具備2種VT的TFT的模擬電路。圖9是將低VT-TFT應用于差動級(圖9的23),用低VT-TFT形成差動對101、102和電流鏡電路103、104,用高VT-TFT形成切斷差動對和電流鏡電路的電流通路的開關501的差動放大電路。除差動對101、102和電流鏡電路103、104外,全部用與開關501相同的高VT-TFT形成。
由于用低VT-TFT形成差動對101、102,所以可以與圖8一樣,加寬差動級23的工作范圍,擴大差動放大電路的動態(tài)范圍。另外,由于借助于用低VT-TFT形成電流鏡電路103、104,減小了作為負載電路對差動對的負載,所以電流鏡電路的工作響應加快,可以加快差動放大電路的工作。另外,也可以制成將低VT-TFT只應用于電流鏡電路103、104,用高VT-TFT形成切斷差動對電流通路的開關501差動放大電路。這時,也與圖8的放大電路一樣,利用低VT-TFT可以提高差動放大電路的性能,通過設置用高VT-TFT形成的開關501,可以防止由低VT-TFT的泄漏電流引起的功耗增加。
下面參照圖10說明本發(fā)明第3實施例的具備2種VT的TFT的模擬電路。圖10是示出將本發(fā)明的結構應用于差動放大電路的另外的例子的電路圖。
如圖10所示,本實施例的電路是將低VT-TFT應用于差動級(圖10的23)和放大級(圖10的24)的差動放大電路,是用低VT-TFT形成差動對101、102和電流鏡電路103、104,用高VT-TFT形成切斷差動對和電流鏡電路的電流通路的開關501,另外用低VT-TFT形成放大級的p溝道晶體管106,用高VT-TFT形成切斷在高電位側電源端子13與輸出端子12之間設置有p溝道晶體管106的電流通路的開關504的差動放大電路。
晶體管開關504與p溝道晶體管106串聯(lián)連接在高電位側電源端子13與輸出端子12之間,這是由于,若晶體管開關504不與p溝道晶體管106串聯(lián)連接,差動放大電路在停止工作時往往會產(chǎn)生由于低VT-TFT的p溝道晶體管106的泄漏電流,使輸出端子12的電壓上升等影響。控制信號S1的反轉信號S1B輸入至該晶體管開關504的柵極,在差動放大電路工作時開關501、502同時接通,停止工作時開關501、502同時斷開。
本實施例的效果,就將低VT-TFT應用于差動級(圖10的23)的情形而言,與圖9的相同,加寬了差動級23的工作范圍,可以擴大差動放大電路的動態(tài)范圍。另外,在本實施例中,通過用低VT-TFT形成放大級(圖10的24)的p溝道晶體管106,電源電壓范圍的p溝道晶體管106的導通區(qū)域加寬,差動級輸出(晶體管106的柵電壓)的變化范圍的晶體管電流驅動能力的上限提高,因而能夠提高差動放大電路的工作速度。這樣,在本實施例中,也能夠不引起功耗增加而提高差動放大電路的性能。
下面參照圖11說明本發(fā)明第4實施例的具備2種VT的TFT的模擬電路。圖11是示出將本發(fā)明的結構應用于差動放大電路的例子的電路圖。
本實施例是將圖10的差動放大電路與在晶體管的極性方面同圖10對稱的結構的差動放大電路的2個差動放大電路(圖11的30和40)進行組合而構成的差動放大電路。圖11的2個差動放大電路30、40變?yōu)榉謩e將非反轉輸入端子Vin(+)與輸入端子11連接,并且還將各自的輸出端子共同與輸出端子12連接,另外,2個差動放大電路都是將反轉輸入端子Vin(-)與輸出端子12共同連接的電壓跟隨器結構。借助于控制信號S1、S2和它們反轉信號S1B、S2B,可以獨立地控制2個差動放大電路的工作和停止工作。
在圖11的差動放大電路中,當差動放大電路30被控制信號S1、S1B激活而工作時,可以通過p溝道晶體管106進行高速充電工作,當差動放大電路40被控制信號S2、S2B激活而工作時,可以通過n溝道晶體管206進行高速放電工作。通過對控制信號S1、S1B、S2、S2B(S1B、S2B分別是S1、S2的反轉信號)進行控制,可以適當?shù)厍袚Q高速充電工作和高速放電工作而進行工作。因此,圖11的差動放大電路既能抑制流過電流源107和207的電流,求得了低功耗,又可以高速工作。
另外,輸出端子12經(jīng)用信號PC和PCB控制的互補型開關131、132與電源VCC連接。由此,可以根據(jù)需要將輸出端子12的電壓預充電至電源電壓VCC或進行預放電。構成圖11的2個差動放大電路30、40的工作范圍雖然僅減小(變窄)了構成各自的的差動對的晶體管的閾值電壓的量,但是,借助于電源VCC的預充電或預放電,圖11的驅動電路可以實現(xiàn)與電源電壓范圍相等的工作范圍。另外,電源VCC也可以是具有多個電壓電平的可變電源。
下面參照圖12至圖15說明本發(fā)明第5實施例的具備2種VT的TFT的在絕緣基板上形成的圖像顯示裝置用電路。圖12是示出將本發(fā)明應用于液晶顯示裝置的例子的圖,圖13是示出應用于有機EL顯示裝置的例子的圖。另外,圖14和圖15是示出其具體電路結構的圖。
圖12示出了在同一絕緣基板上形成了顯示部和顯示控制器、驅動器等為驅動顯示部所必須的驅動電路、外圍電路的TFT基板側的電路方框圖的實施例。在圖12中,系統(tǒng)電源和數(shù)字圖像信號、控制信號從TFT基板31的外部輸入。這些信號被送到顯示控制器36中,數(shù)字圖像信號被送到存儲器37中。另外,數(shù)字圖像信號的傳送方法可以是與地址信號對應地進行傳送的方法,或者以串行或并行的方式進行傳送等各種各樣的方法,根據(jù)傳送方法設置必要的信號、必要的電路。各方框部分根據(jù)從顯示控制器36傳送來的控制信號進行工作控制。電源電路35以系統(tǒng)電源為基礎產(chǎn)生各方框部分所必須的電源電壓。數(shù)字圖像信號存儲在存儲器37中,按照時序從存儲器37中讀出的圖像信號被傳送至數(shù)據(jù)驅動器34中。數(shù)據(jù)驅動器34由灰度(等級)電壓發(fā)生電路、數(shù)據(jù)閂鎖電路、解碼器、輸出放大電路等構成,由輸出放大器放大根據(jù)數(shù)字圖像信號選擇的灰度電壓,并將其輸出至數(shù)據(jù)線43。柵驅動器33輸出用于依次選擇各柵線42的掃描信號。在顯示部32中,柵線42與數(shù)據(jù)線43交叉地配置。另外,存儲器37最好能夠存儲1幀或多幀圖像數(shù)據(jù)。
在圖12中示出了顯示部32為有源矩陣型的結構。在有源矩陣型顯示部中,像素被配置成矩陣狀,對每個像素設置了TFT 41,TFT 41的控制端與柵線42連接,漏極與數(shù)據(jù)線43連接,源極與像素電極連接。在圖12中雖作了省略,但它是還具有與TFT基板31相向的、設置了透明電極的對置基板,在TFT基板31與對置基板之間封入了液晶的結構。在像素與對置基板的電極(公用線44)之間的液晶形成液晶電容45,借助于由它與存儲電容器46一起保持被施加在電容兩端的電壓差來控制液晶的透射率,可以進行灰度顯示。另外,共用驅動器38產(chǎn)生施加至對置基板上的電極的電壓信號,從TFT基板側傳送到對置基板上的電極(共用線44)。
由于在圖12所示的TFT基板31上一體化地形成了顯示部32及其驅動電路和外圍電路,所以能夠用一道工序形成TFT和布線,在本發(fā)明中,對在絕緣基板(TFT基板31)上形成的TFT,可以同時形成對每種極性具有不同VT的TFT(高VT-TFT和低VT-TFT)。于是,借助于將低VT-TFT應用于電路工作時需要空載電流的模擬電路部,而將高VT-TFT應用于邏輯電路和開關,可以不增加功耗地實現(xiàn)模擬電路部的工作速度提高、動態(tài)范圍擴大,由此,可以提高顯示裝置的性能。
圖13與圖12一樣,是在絕緣基板上一體化地形成了顯示部及其驅動電路和外圍電路的顯示裝置的電路方框圖,示出了有代表性的有機EL顯示裝置的TFT基板側的電路方框圖。在圖13中,對與圖12中的元件有同樣功能者,使用了相同的元件標號。圖13也示出了顯示部32是有源矩陣型的結構。在有機EL顯示裝置的有源矩陣型顯示部中,像素被配置成矩陣狀,對每個像素設置了開關TFT 51、電流控制TFT 54和用有機薄膜形成的發(fā)光二極管OLED 55(有機發(fā)光二極管),TFT 51的控制端與柵線52連接,其漏與數(shù)據(jù)線53連接,其源與TFT 54的控制端連接。TFT 54的源與高電位電源VDD連接,其漏與OLED的一端連接,低電位電源VSS施加至OLED的另一端。另外,低電位電源VSS施加至在陰極基板側形成的電極上,這在圖13中未示出。當TFT 51為導通狀態(tài)、與圖像信號對應的電壓被施加至TFT 54時,在OLED 55中流過與TFT 54的柵壓與高電位電源VDD的電壓差相應的電流,OLED 55以與電流的大小相應的亮度發(fā)光。這樣,通過控制流過OLED 55的電流,可以進行灰度顯示。另外,圖13中的共用驅動器38是產(chǎn)生被施加至陰極基板側的電極上的電壓VSS的電路,當電壓VSS為GND時,也可以不設置它。
由于在圖13所示的TFT基板31上一體化地形成了顯示部32及其驅動電路和外圍電路,所以能夠用一道工序形成TFT和布線,在本發(fā)明中,對在絕緣基板(TFT基板31)上形成的TFT,可以同時形成對每種極性具有不同VT的TFT(高VT-TFT和低VT-TFT)。于是,借助于將低VT-TFT應用于在電路工作時需要空載電流的模擬電路部,而將高VT-TFT應用于邏輯電路和開關,與圖12相同,可以不增加功耗地實現(xiàn)模擬電路部的工作速度提高、動態(tài)范圍擴大,由此,可以提高顯示裝置的性能。
對圖12和圖13進行更詳細的說明,作為圖12和圖13的模擬電路的具體例,有數(shù)據(jù)驅動器34的輸出放大器、電源電路35的調(diào)節(jié)器、存儲器37的讀出放大器等,借助于用低VT-TFT形成它們的一部分元件,可以擴大動態(tài)范圍、提高高速工作性能,從而可以提高顯示裝置的性能。例如,若按照本發(fā)明提高了數(shù)據(jù)驅動器34的輸出放大器的工作速度,可以在短時間內(nèi)向各數(shù)據(jù)線43輸出灰度電壓,因此可以實現(xiàn)要求在短時間內(nèi)進行數(shù)據(jù)線驅動的高精細度的面板。
作為邏輯電路和開關的具體例,有柵驅動器33、顯示控制器36、顯示部32的像素部的開關(圖中的TFT 41)等,為了防止泄漏電流引起的功耗增加或誤動作,用高VT-TFT形成用于構成這些電路的TFT。另外,在數(shù)據(jù)驅動器34、存儲器37等中也含許多邏輯電路、開關。即,無論哪一個電路塊,即使是邏輯電路為其主體,也往往會含一部分模擬電路。在圖14和圖15中示出了這種電路塊的代表例。
圖14是示出數(shù)據(jù)驅動器34的結構例的圖。圖14的數(shù)據(jù)驅動器由灰度電壓發(fā)生電路200、閂鎖電路400、解碼器300、放大電路100和輸出端子組500構成,灰度電壓發(fā)生電路200由在其兩端施加了電源電壓VH和VL的電阻串構成,輸出由電阻串的各分抽頭生成的灰度電壓(多值電平電壓),閂鎖電路400取入輸入到數(shù)據(jù)驅動器34中的圖像數(shù)字數(shù)據(jù),在規(guī)定的時刻將其輸出至解碼器300中,解碼器300選擇與從閂鎖電路400輸出的數(shù)字數(shù)據(jù)對應的灰度電壓,輸出至放大電路100,放大電路100放大輸入的灰度電壓,并將其輸出至與數(shù)據(jù)線(圖12的43、圖13的53)連接的輸出端子。另外,從數(shù)據(jù)驅動器的外部傳送至閂鎖電路的圖像數(shù)字數(shù)據(jù)最好從圖12或圖13的存儲器37中讀出,以并行的形式直接輸入至閂鎖電路400,但是,如果數(shù)據(jù)以串行的形式傳送來時,也可以制作成設置移位寄存器,與時鐘同步地依次取入至閂鎖電路400的結構。圖14中的閂鎖電路400是邏輯電路。另外,解碼器300雖是處理多值電平的電路,但也是由開關構成的電路,它與閂鎖電路400兩者都用高VT-TFT形成。另一方面,放大電路100是模擬電路,可以適用圖8至圖11示出的差動放大電路。借助于將本發(fā)明應用于放大電路100,可以不增加功耗地實現(xiàn)放大電路100的工作速度提高、動態(tài)范圍擴大。另外,由于圖14的灰度電壓發(fā)生電路200不含TFT,所以省略其說明。
另外,圖15是示出上述非專利文獻1(近代科學出版社,超LSI入門系列5,《MOS集成電路基礎》,p.64)的在絕緣基板上形成靜態(tài)RAM的存儲器37的結構例的圖,它由存儲單元陣列600、數(shù)據(jù)輸入緩沖器700、數(shù)據(jù)輸出緩沖器800和讀出放大器900等構成。圖15的存儲器由行地址和列地址指定存儲單元600,根據(jù)寫啟動信號的電平(低電平、高電平)對指定的存儲單元600進行寫入或讀出。讀出放大器900將從存儲單元600讀出的數(shù)據(jù)放大,起快速進行讀出工作的作用。在圖15中,存儲單元600是雙穩(wěn)態(tài)多諧振蕩器結構,數(shù)據(jù)輸入緩沖器700和數(shù)據(jù)輸出緩沖器800都是邏輯電路,分別用高VT-TFT形成。另一方面,讀出放大器900有與圖8至圖10的差動級(各圖中的21)大致相同的結構,如圖8至圖10的差動級那樣,用低VT-TFT形成差動對、電流鏡電路,通過設置用于切斷它們的電流通路的、用高VT-TFT形成的開關可以實現(xiàn)不增加功耗地提高讀出放大器900的工作速度,擴大其動態(tài)范圍。
另外,模擬電路可以構成絕緣基板上的任意電路,可以對其應用本發(fā)明。例如,對圖12、圖13中的像素部雖然只用了開關TFT,但為像素部也可以設置各種功能電路,當在該功能電路中使用模擬電路時,也可以應用本發(fā)明,以提高其性能。
另外,當在絕緣基板上單獨地形成圖14的數(shù)據(jù)驅動器、圖15的存儲器等電路塊,將其分別制成芯片時,不言而喻,也可以通過將本發(fā)明應用于模擬電路,實現(xiàn)不增加芯片功耗而比現(xiàn)有技術的芯片有高的性能。
如在上述各實施例中所示,通過配置用本發(fā)明的方法形成的低VT-TFT和高VT-TFT來構成電路,可以利用低VT-TFT來提高模擬電路的性能,而用高VT-TFT來防止電流的泄漏。為了明確本發(fā)明的這種效果,下面對將低VT-TFT應用于倒相器、開關等邏輯電路的結構(本發(fā)明中所不包含的情形)的問題進行說明。
圖16(a)是示出用低VT-TFT形成的倒相器的電路結構的圖。圖16(a)的倒相器由p溝道晶體管901和n溝道晶體管902構成,所述p溝道晶體管901的源極與高電位側電源VDD連接,所述n溝道晶體管902的漏極和p溝道晶體管901的漏極一起與輸出端子12連接、柵極和p溝道晶體管901的柵極一起與輸出端子11連接。關于倒相器的工作,在輸入Vin為低電平(VSS)時,p溝道晶體管901導通,n溝道晶體管902關斷,輸出Vout為高電平(VDD),在輸入Vin為高電平(VDD)時,p溝道晶體管901關斷,n溝道晶體管902導通,輸出Vout為低電平(VSS)。
這樣,p溝道晶體管901、n溝道晶體管902的一方關斷。但是,由于用低VT-TFT形成p溝道晶體管901、n溝道晶體管902,所以當其關態(tài)泄漏電流比較大時,雖然倒相器的工作可以高速化,但產(chǎn)生了因關斷的晶體管的泄漏電流而增加功耗的問題。與此相對,在本發(fā)明中,將低VT-TFT用于模擬電路,所以其工作既能高速化,但又不增加功耗。
圖16(b)是示出將低VT-TFT應用于時鐘倒相器的結構(本發(fā)明中所不包含的情形)的圖。在圖16(b)中,晶體管開關903被連接在圖16(a)的用低VT-TFT形成的倒相器與高電位側電源端子13之間,晶體管開關904被連接在圖16(a)的倒相器與低電位側電源端子14之間,控制信號S3和S4輸入至晶體管903、904各自的柵極。
在圖16(b)的結構中,由于當高VT-TFT的晶體管903、904同時關斷時,電流通路完全被切斷,所以即使用低VT-TFT形成的晶體管901、902的泄漏電流大,也不影響工作。但是,當高VT-TFT的晶體管903、904的至少一方導通時,往往影響工作。例如,當晶體管901、902、903、904分別為關斷、導通、導通、關斷時,如果晶體管901的泄漏電流大,則電荷從高電位側電源端子13流入輸出端子12,往往發(fā)生誤動作。
圖16(c)是示出將低VT-TFT應用于開關的結構(本發(fā)明中所不包含的情形)的圖。圖16(c)是與圖8的差動級類似的結構,是代替高VT的晶體管501,設置了低VT-TFT開關951的差動級。該結構是在包含低VT-TFT的差動對的電流通路路徑上未設置用高VT-TFT構成的開關的結構。因此,在使S1為低電平、讓差動級停止工作時,由電流源915控制的電流也流過差動級,因此,如果低VT-TFT開關951的泄漏電流大,則差動級停止工作時的功耗因之增加。這樣,若對模擬電路中的開關也用低VT-TFT,則產(chǎn)生功耗增加的問題。與此相對,在本發(fā)明中,將低VT-TFT用于模擬電路的流過規(guī)定的內(nèi)部電流的電路部,但不用于開關。另外,關于電流通路路徑,由于是在包含低VT-TFT的電流通路路徑上還含有用高VT-TFT構成的開關的結構。所以不增加功耗。
另外,下面參照圖17說明本發(fā)明第6實施例的具備2種VT的TFT的模擬電路。圖17是示出將本發(fā)明應用于差動放大電路的另外的實施例的電路結構的圖。
如圖17所示,本實施例的差動放大電路的差動級23具有低VT-TFT,放大級24具有低VT-TFT。即,在差動級23中,用高VT-TFT構成組成差動對的晶體管對101、102和插入電流源501與電源VSS之間的開關晶體管501,用低VT-TFT形成構成作為差動對的有源負載電路的電流鏡電路的晶體管的103、104。用低VT-TFT形成放大級24的p溝道晶體管106,用高VT-TFT構成插入p溝道晶體管106的源極與高電位側電源端子13之間的晶體管504,用高VT-TFT形成在輸入端子12與低電位側電源端子14之間與電流源107串聯(lián)連接的n溝道晶體管502。另外,在用晶體管形成電流源105、107的場合,由于電流源105、107分別與晶體管501、502串聯(lián)連接,所以可以用低VT-TFT和高VT-TFT的任何一種形成??刂菩盘朣1被輸入至起開關元件作用的晶體管501、502的柵極,控制信號S1的反轉信號S1B被輸入至晶體管504的柵極。差動放大電路工作時(激活時)晶體管501、502、504為導通狀態(tài),停止工作時(非激活時)晶體管501、502、504為關斷狀態(tài)。
在圖17所示的電路中,在信號S1為高電平、差動級23和放大級(輸出放大級)24為激活狀態(tài)時,例如,若非反轉輸入端子11b的信號電壓Vin(+)相對反轉輸入端子11a的信號電壓Vin(-)向較大的方向變化,則n溝道晶體管101的柵-源電壓增大,漏電流增大,由于晶體管103的開態(tài)電阻上的電壓降,差動級23的輸出節(jié)點的電壓下降,p溝道晶體管106的柵-源之間的電位差變得更大,因此,p溝道晶體管106的漏電流(源電流)增大,由于它與恒電流源107的電流(匯點電流)之差,輸出端子的電壓Vout以與非反轉輸入端子11b的信號電壓Vin(+)相同相位上升(例如在為電容性負載等的場合,與輸出端子12連接的負載電容器的累積電荷增多)。若非反轉輸入端子11b的信號電壓Vin(+)相對反轉輸入端子11a的信號電壓Vin(-)向較小的方向變化,則n溝道晶體管101的柵-源電壓減小,漏電流減小,由于晶體管103的開態(tài)電阻上的電壓降,差動級23的輸出節(jié)點的電壓上升,p溝道晶體管106的柵-源之間的電位差變得更小,因此,p溝道晶體管106的漏電流(源電流)減小,由于它與恒電流源107的電流(匯點電流)之差,輸出端子的電壓Vout以與非反轉輸入端子11b的信號電壓Vin(+)相同相位下降,當p溝道晶體管106截止時,輸出端子12的電荷被放電,電壓Vout達到低電位電源電壓VSS側的下限。
本實施例圖10中的差動級101、102用低VT-TFT構成,而用高VT-TFT。這時,差動級23的工作范圍雖未擴大,但是,由于用低VT-TFT形成電流鏡電路103、104和輸出放大級24的晶體管106,所以與圖10一樣,可以提高差動放大電路的工作速度。另外,電流鏡電路103、104雖是一級結構,但在用低VT-TFT形成多級型電流鏡電路的全部或一部分的結構中,自然也能實現(xiàn)同樣的效果。
另外,在圖8至圖10以及圖17中,示出了在差動放大電路中使用低VT-TFT實現(xiàn)高性能的實施例,下面對應用低VT-TFT的部位(元件)及對差動放大電路的性能的影響進一步作詳細說明。
如在上述各實施例中所述,用低VT-TFT形成差動放大電路的差動對時(其余,用高VT-TFT形成)可以擴大輸入輸出電壓范圍。另外,用低VT-TFT形成電流鏡電路、輸出放大級的晶體管時可以提高工作速度。
但是,用低VT-TFT形成差動對時,也存在差動放大電路的工作速度降低的情形。下面的情形就是這種情形在構成差動對的低VT-TFT的閾值電壓比高VT-TFT的閾值電壓充分小時,這時,對于高電位側電源電壓VDD附近的輸入電壓,差動放大電路的工作速度下降。
參照圖8對此進行說明,當差動對101、102的輸入電壓Vin(+)在高電位側電源電壓VDD附近時,差動對101、102的共同源電位也上升至VDD側。這時,差動對的輸出電壓(晶體管101的漏電壓)的振幅最大,是電源電壓VDD與差動對101、102的共同源電位之間的電壓范圍。因此,當?shù)蚔T-TFT的差動對101、102的閾值電壓十分小時,差動對的輸出電壓的振幅變小,放大晶體管106的放大作用減小,其結果是差動放大電路的工作速度降低。但是,在差動放大電路的輸出電壓范圍的上限遠比高電位側電源電壓VDD低時,不存在問題。因此,為了擴大輸入輸出電壓范圍,當對差動對用低VT-TFT時,需要考慮輸入輸出電壓范圍的上限和工作速度,來設定低VT-TFT的閾值電壓。即,圖8所示的差動放大電路雖能夠擴大輸入輸出電壓范圍,但也存在速度降低的可能性。
圖10所示的差動放大電路可以擴大輸入輸出電壓范圍,與圖8所示的差動放大電路相比,也能夠提高工作速度。
另外,圖17的差動放大電路,雖然輸入輸出電壓范圍無變化,但能夠充分地提高工作速度。
按以上所述來選擇應用低VT-TFT的部位(元件),可以提高所需要的性能。
下面對將低VT-TFT和高VT-TFT的結構應用于差動放大電路以外的放大電路的實施例進行說明。圖18是示出本發(fā)明第7實施例的源跟隨器放大電路的電路結構的圖。參照圖18,本實施例的源跟隨器放大電路具備在高電位側電源端子13與輸出端子12之間串聯(lián)連接的n溝道型晶體管111和p溝道開關晶體管511;以及在低電位側電源端子14與輸出端子12之間串聯(lián)連接的電流源112和n溝道開關晶體管512。對n溝道晶體管111的柵極施加輸入電壓Vin,對晶體管512、511的柵極分別施加控制信號S1和它的反轉信號S1B。當控制信號S1、S1B分別為高、低電平時,該源跟隨器放大電路被激活;當控制信號S1、S1B分別為低、高電平時,該源跟隨器放大電路被非激活。圖18的放大電路的作用是當Vin上升時n溝道晶體管111進行源跟隨器工作,升高輸出電壓Vout,并穩(wěn)定在偏離輸入電壓Vin僅為晶體管111的柵-源間電壓的量的電壓。另外,當Vin下降時,n溝道晶體管111一度成為關態(tài),輸出電壓Vout因電流源112的放電作用而下降,在電壓Vin與Vout的電位差超過晶體管111的閾值電壓時,晶體管111再度成為開態(tài),并穩(wěn)定在偏離輸入電壓Vin僅為晶體管111的柵-源間電壓的量的電壓上。在圖18的放大電路中,用低VT-TFT形成晶體管111,用高VT-TFT形成其他晶體管。由此得到的效果是由于晶體管111的閾值電壓降低,所以放大電路的動態(tài)范圍擴大,同時源跟隨器的工作速度提高。另一方面,由于用高VT-TFT形成晶體管開關511、512,所以在放大電路停止工作時也不發(fā)生由泄漏電流引起的功耗增加。
下面參照圖19說明本發(fā)明第8實施例。在使用低VT-TFT的圖8乃至圖11、圖17和圖18所示的放大電路的各實施例中,獨立地設置了用于切斷從高電位側電源端子13到低電位側電源端子14的電流通路的專用開關晶體管。與此相對照,本實施例是使高VT-TFT同時具有開關功能的實施例。
圖19是使構成圖8所示的差動級23的電流源105的晶體管105具有圖8的開關501的功能的電路圖,去掉了圖8的開關晶體管501。
作為代表例,圖19示出了差動級23,未示出放大級24。電流源105用高VT-TFT形成,偏置電壓VB1施加至其柵極。然后,在激活差動放大電路時,將偏置電壓VB1設定為規(guī)定的電壓,在非激活差動放大電路時,將偏置電壓VB1設定為電源電壓VSS。在差動放大電路非激活時,由于用高VT-TFT形成的電流源105關閉,所以不會因泄漏電流而增加功耗。這樣,在本實施例中,通過對用晶體管構成的電流源105設置開關功能,可以實現(xiàn)與圖8所示的差動級23相同的作用、效果。
圖20是示出圖19所示的結構的變例的圖。參照圖20可知,該圖是使構成作為圖8所示的差動級23的差動對的有源負載的電流鏡電路的晶體管103、104還具備開關功能的電路圖。在圖20所示的例中,從圖8的差動級23中去掉了開關用晶體管501,添加了高VT-TFT的p溝道晶體管108、109。p溝道晶體管108連接在構成電流鏡電路的晶體管103、104的共用柵與晶體管104的漏之間,控制信號S1B(控制信號S1的反轉信號)輸入其柵極,晶體管109連接在構成電流鏡電路的晶體管103、104的共用柵與高電位側電源端子13之間,控制信號S1輸入其柵極。在激活差動放大電路時,使控制信號S1、S1B分別為高、低電平。這時,晶體管108、109分別導通和關斷,晶體管103、104構成電流鏡電路。另一方面,在使差動放大電路非激活時,使控制信號S1、S1B分別為低、高電平。這時,晶體管108、109分別關斷和導通,晶體管103、104的共用柵為高電位側電源電壓VDD,晶體管103、104成為關態(tài),在晶體管104的漏與柵之間,也因關閉狀態(tài)的晶體管108而成為非導通狀態(tài)。
由于用高VT-TFT形成的晶體管103、104、108皆關斷,所以空載電流完全被切斷,不因泄漏電流而增加功耗。這樣,在本實施例中,通過對由晶體管103、104構成的電流鏡電路附加開關功能,可以實現(xiàn)與圖8所示的實施例的差動級23相同的作用、效果。
以上雖然是參照圖8進行了說明,但本發(fā)明的其他實施例也可與本實施例一樣,是以如下方式形成的任意的結構即,切斷空載電流的、用高VT-TFT形成的開關不一定是切斷電流的專用開關,它同時兼具開關功能和其他功能。
另外,作為圖8等的變例,也可以以源跟隨器結構(n溝道晶體管)構成放大級的p溝道晶體管106。這時,成為開關503的源極與低電位側電源端子14連接、漏極與源跟隨器晶體管的柵極連接、控制信號S1的互補信號S1B輸入柵極的結構。另外,當然也可以將圖10等的放大級24制成圖18所示的源跟隨器結構。另外,在將放大級的晶體管制成跟隨器結構時,反轉輸入信號Vin(-)和非反轉輸入信號Vin(+)成為將圖10所示狀態(tài)進行對調(diào)的狀態(tài),輸入端子11a成為接受信號電壓Vin(+)的非反轉輸入端子,而輸入端子11b成為接受信號電壓Vin(-)的反轉輸入端子。
在上述實施例中,對于5V系列,高VT-TFT的閾值例如為±1.0~±1.2V左右,低VT-TFT的閾值例如為±0.0~±0.2V左右。這里,+是n溝道型TFT的閾值,-是p溝道型TFT的閾值(p溝道型TFT導通時的柵-源間電壓)。關于p溝道型TFT的閾值高低,以去掉符號的絕對值進行比較,就是說0.2V(-0.2V的絕對值)的閾值比1.2V(-1.2V的絕對值)的閾值低。
以上,參照附圖對本發(fā)明的實施例進行了說明,但本發(fā)明不是只限于上述實施例,自然也包含在本申請的權利要求范圍的各要求項的范圍內(nèi),本領域的技術人員能夠進行的各種變形、修正。
例如,在上述實施例中,以多晶硅薄膜晶體管(polycrystallinesilicon TFT)為例進行了說明,但是,本發(fā)明當然不是將晶體管的溝道區(qū)限定于多晶硅薄膜。例如,本發(fā)明也含因硅結晶粒徑的擴大,晶體管的溝道區(qū)位于一個晶粒內(nèi)的情形。
另外,利用激光進行結晶的多晶硅膜的形成也可以用固相生長進行結晶。
還有,本發(fā)明的作用、效果并非只用限定的薄膜半導體裝置的制造方法才能實現(xiàn)。在上述實施例中,與用少的工序數(shù)實現(xiàn)的制造方法一起說明了本發(fā)明,但也可以分多次進行溝道摻雜,對同一溝道型形成不同VT的TFT。這時,雖然增加了工序數(shù)(制造成本提高),但在例如與造價相比更重視電路性能的場合,通過制成如在本發(fā)明的實施例(圖7~圖11、圖17~圖20)中說明的結構,可以提高電路性能。在用其他的制造方法進行構成的場合,也是一樣。
但是,利用在上述實施例中說明的制造方法,既能抑制制造成本的增加,又能實現(xiàn)電路性能的提高。
權利要求
1.一種薄膜半導體裝置,在絕緣性基板上至少設置了以結晶硅膜為有源層的n溝道型薄膜晶體管和p溝道型薄膜晶體管,其特征在于n溝道型和p溝道型中的至少一方的溝道型薄膜晶體管包含閾值電壓不同的多種薄膜晶體管,在不同的溝道型中包含以大致相等的濃度將同一摻雜劑引入了溝道區(qū)的薄膜晶體管。
2.如權利要求1所述的薄膜半導體裝置,其特征在于上述閾值電壓不同的多種薄膜晶體管由在溝道區(qū)中含P型或N型的一種摻雜劑的薄膜晶體管和在溝道區(qū)中含P型和N型兩種摻雜劑的薄膜晶體管構成。
3.如權利要求1所述的薄膜半導體裝置,其特征在于至少具有在電路工作時需要空載電流的模擬電路部和開關,上述模擬電路部借助于在上述空載電流的電流通路上含有上述閾值電壓不同的多種薄膜晶體管中的閾值電壓低的薄膜晶體管而構成,上述開關由上述閾值電壓不同的多種薄膜晶體管中的閾值電壓高的薄膜晶體管構成。
4.如權利要求3所述的薄膜半導體裝置,其特征在于上述模擬電路部在上述空載電流的電流通路上含有上述開關,利用該開關來切斷上述空載電流。
5.如權利要求4所述的薄膜半導體裝置,其特征在于上述模擬電路部利用由上述開關引起的上述空載電流的導通和切斷,控制該電路的工作和停止工作。
6.如權利要求3所述的薄膜半導體裝置,其特征在于當在上述模擬電路部的輸入端子、輸出端子和電源端子的各端子之間的上述空載電流的電流通路路徑上含有上述閾值電壓低的薄膜晶體管時,在該電流通路路徑上含有上述開關。
7.如權利要求3所述的薄膜半導體裝置,其特征在于上述閾值電壓高的薄膜晶體管和上述閾值電壓低的薄膜晶體管皆是增強型的。
8.如權利要求3所述的薄膜半導體裝置,其特征在于上述模擬電路部包含放大電路、電源電路或比較器中的任一個。
9.如權利要求3所述的薄膜半導體裝置,其特征在于上述模擬電路部是至少在差動對中含有上述閾值電壓低的薄膜晶體管、并且在該差動對的電流通路路徑上含有上述開關的差動放大電路。
10.如權利要求1所述的薄膜半導體裝置,其特征在于n溝道型薄膜晶體管和p溝道型薄膜晶體管中的至少一方的溝道型薄膜晶體管,根據(jù)閾值的高低被分為2種或3種以上。
11.一種薄膜半導體裝置,在絕緣性基板上設置了以結晶硅膜為有源層的n溝道型或p溝道型的至少一方的溝道型薄膜晶體管,其特征在于包含有在上述薄膜晶體管的溝道區(qū)中含摻雜劑的和不含摻雜劑的2種薄膜晶體管。
12.一種薄膜半導體裝置,在絕緣性基板上具有以結晶硅膜為有源層的n溝道型和p溝道型薄膜晶體管,n溝道型和p溝道型之中的至少一方的溝道型的多個薄膜晶體管被分為閾值電壓相互不同的多種,其特征在于具有串聯(lián)連接在電源端子之間,或者電源端子與輸入/輸出端子之間的電流路徑內(nèi)的至少1個閾值電壓相對低的薄膜晶體管和至少1個閾值電壓相對高的薄膜晶體管,上述閾值電壓高的薄膜晶體管由對上述薄膜晶體管的控制端子施加的控制信號進行導通/截止控制,控制包含上述閾值電壓相對低的薄膜晶體管的電路的激活/非激活。
全文摘要
提供一種能夠不以復雜工序在多晶硅膜上形成適合電路特性的n溝道型TFT和p溝道型TFT的薄膜半導體裝置及其制造方法。本發(fā)明包含在形成于玻璃基板1上的多晶硅膜3上形成n溝道型TFT和p溝道型TFT時,在n溝道型TFT的一部分溝道區(qū)中和p溝道型TFT的一部分溝道區(qū)中同時引入P型或N型摻雜劑的工序,可以通過1次溝道摻雜形成低VT和高VT的p溝道型TFT組,以及低VT和高VT的n溝道型TFT組,借助于用此方法形成能夠減小邏輯、開關電路的關態(tài)電流的高VT-TFT,以及能夠擴大模擬電路的動態(tài)范圍的低VT-TFT,求得了薄膜半導體裝置性能的提高。
文檔編號H01L27/12GK1848441SQ200610071008
公開日2006年10月18日 申請日期2003年9月10日 優(yōu)先權日2002年9月10日
發(fā)明者土弘, 世良賢二 申請人:日本電氣株式會社