專利名稱：臨界尺寸均勻性補(bǔ)償方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種提高CD(臨界尺寸)均勻性的方法。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件為了達(dá)到更快的運算速度、更大的數(shù)據(jù)存儲量以及更多的功能，半導(dǎo)體晶片朝向更高的元件密度、高集成度方向發(fā)展。在這種大規(guī)模集成電路中，元件之間的高性能、高密度的連接不僅在單個互連層中互連，而且要在多層之間進(jìn)行互連。因此，通常提供多層互連結(jié)構(gòu)，其中多個互連層互相堆疊，并且層間絕緣膜置于其間，用于連接半導(dǎo)體元件。互連層中包括數(shù)量眾多的連接線和連接孔。目前半導(dǎo)體制造設(shè)計規(guī)則(design rule)可使高密度極大規(guī)模集成電路(ULSI)組件具有深亞微米特征結(jié)構(gòu)、較大的晶體管和電路速度以及較佳的可靠性。在半導(dǎo)體器件的制造過程中，通常是根據(jù)電路原理圖設(shè)計電路版圖，再根據(jù)版圖設(shè)計掩膜圖形，然后利用光刻工藝將掩膜上的圖形轉(zhuǎn)移到半導(dǎo)體襯底上。器件的設(shè)計規(guī)則定義組件與內(nèi)連接線及其線寬間的間距容差，以確保組件或?qū)Ь€彼此之間不會重疊或接觸。這種設(shè)計規(guī)則限制的臨界尺寸(CD)定義在組件制造中所容許的導(dǎo)線的最小寬度或兩導(dǎo)線間的最小間距。在90nm工藝條件下，ULSI應(yīng)用的CD已經(jīng)進(jìn)入到幾十到幾百納米的范圍。
通常，CD的均勻性(CDU)和目標(biāo)CD平均值(MTT)的誤差在半導(dǎo)體制造過程的關(guān)鍵工藝中產(chǎn)生一些不穩(wěn)定因素。CD一致性的誤差可能來自于光學(xué)系統(tǒng)，例如在光刻系統(tǒng)中的鏡域彎曲或鏡像差。圖1所示為傳統(tǒng)制造工藝晶片上出現(xiàn)的CD偏差示意圖。如圖1所示，傳統(tǒng)的制造工藝流程在蝕刻后檢查(After Etching Inspection，AEI)時會發(fā)現(xiàn)從晶片中央部份的CD和邊緣部份的CD之間存在著偏差，這種偏差會導(dǎo)致某些無可挽回的缺失，例如在晶片可接受度電性驗收測試(Wafer Acceptance Test，WAT)所得到的接觸窗(contacthole)斷路現(xiàn)象，這些缺陷將嚴(yán)重地影響合格率。因此，提高CD的均勻性是很有必要的。申請?zhí)枮?2108105.0的中國專利申請中披露了一種改進(jìn)臨界尺寸一致性的方法，其是借助使用兩個階段分別對晶片表面的中央?yún)^(qū)域和邊緣區(qū)域進(jìn)行光刻-刻蝕的方式，并且針對中央?yún)^(qū)域和邊緣區(qū)域來分別設(shè)定光刻工藝參數(shù)和刻蝕工藝參數(shù)，通過將晶片中央?yún)^(qū)域和邊緣區(qū)域分開處理，進(jìn)行兩次光刻的方式來達(dá)到要求的均勻臨界尺寸。但是這種方法無疑增加了制造成本和制造工藝的復(fù)雜程度，沒有從光刻工藝的源頭解決和改善CD均勻性的問題。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一種提高CD(臨界尺寸)均勻性的方法，在制造掩膜的過程中，利用曝光設(shè)備的性能參數(shù)和晶片CD均勻性分布情況對掩膜上的CD均勻性誤差進(jìn)行補(bǔ)償，從光刻工藝的源頭提高CD均勻性，從根本上解決了CD均勻性的問題。
為解決上述問題，本發(fā)明提供了一種提高臨界尺寸均勻性的方法包括在測試晶片上涂布光致抗蝕劑層；在測試掩膜上形成測試圖形；將所述測試圖形轉(zhuǎn)移到測試晶片上；計算實際掩膜制造時所需的掩膜CD補(bǔ)償值。
所述測試圖形在測試掩膜上按固定間隔均勻分布。
利用光刻和刻蝕工藝將掩膜上的每個測試圖形轉(zhuǎn)移到測試晶片上。
所述測試圖形在測試晶片上從中央?yún)^(qū)域到邊緣區(qū)域均勻分布。
所述方法還包括計算測試晶片上測試圖形CD值與目標(biāo)CD值之間的差值的步驟。
所述掩膜CD補(bǔ)償值利用包含所述差值的公式進(jìn)行計算得到。
所述公式為掩膜CD補(bǔ)償值＝(差值/MEEF)×4。
所述目標(biāo)CD值根據(jù)產(chǎn)品設(shè)計準(zhǔn)則確定。
所述測試圖形的CD值相同且在測試掩膜上形成陣列。
所述方法還包括計算實際掩膜上CD值的步驟。
所述實際掩膜CD值為掩膜CD補(bǔ)償值與目標(biāo)CD值的和。
所述光刻工藝包括下列步驟根據(jù)所述圖形對所述光致抗蝕劑層進(jìn)行曝光；對曝光后的光致抗蝕劑層進(jìn)行顯影，使所述圖形轉(zhuǎn)移到所述光致抗蝕劑層。
本發(fā)明的具有相同或相應(yīng)技術(shù)特征的另一種提高臨界尺寸均勻性的方法包括在測試晶片上涂布光致抗蝕劑層；在測試掩膜上形成測試圖形；將所述測試圖形轉(zhuǎn)移到測試晶片上；計算測試晶片上測試圖形CD值與目標(biāo)CD值之間的差值；計算實際掩膜制造時所需的掩膜CD補(bǔ)償值；計算實際制造掩膜時所需的掩膜CD值。
所述掩膜CD補(bǔ)償值利用包含所述差值的公式進(jìn)行計算得到。
所述公式為掩膜CD補(bǔ)償值＝(差值/MEEF)×4。
所述目標(biāo)CD值根據(jù)產(chǎn)品設(shè)計準(zhǔn)則確定。
所述測試圖形的CD值相同且在測試掩膜和測試晶片上形成陣列。
所述實際掩膜CD值為掩膜CD補(bǔ)償值與目標(biāo)CD值的和。
由于采用了上述技術(shù)方案，與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明的CD均勻性補(bǔ)償方法在制造掩膜之前首先對曝光設(shè)備的光源強(qiáng)度均勻性進(jìn)行調(diào)校，利用經(jīng)過調(diào)校的曝光設(shè)備對試片進(jìn)行曝光。在測試掩膜上均勻布置一個每隔一固定距離放置同樣線寬CD的測試圖形，利用該掩膜進(jìn)行曝光，在測試晶片上得到測試圖形和測試圖形在試片的中央?yún)^(qū)域和邊緣區(qū)域的CD參數(shù)，在補(bǔ)償之前這兩個區(qū)域之間的CD值是存在偏差的。利用測試晶片上的CD參數(shù)值與版圖設(shè)計需要的目標(biāo)CD參數(shù)值進(jìn)行對比，通過運算得到偏差值，將偏差值再與目標(biāo)CD進(jìn)行相加運算，得到在實際掩膜上的CD參數(shù)值的補(bǔ)償值，從而將實際光刻工藝之前光學(xué)系統(tǒng)在晶片上產(chǎn)生的CD均勻性誤差，在掩膜制造階段進(jìn)行補(bǔ)償。掩膜圖形轉(zhuǎn)移到晶片上的時候，由于掩膜上的CD均勻性針對曝光系統(tǒng)的特性已經(jīng)進(jìn)行了補(bǔ)償，因此在實際晶片上的中央?yún)^(qū)域和邊緣區(qū)域得到了補(bǔ)償后的CD值，使得CD均勻性得到了改善和提高。本發(fā)明的CD均勻性補(bǔ)償方法經(jīng)過一次掩膜CD均勻性補(bǔ)償調(diào)整偏可以提高后續(xù)生產(chǎn)周期中實際晶片的CD均勻性，大大提高了生產(chǎn)效率和產(chǎn)品的良品率。


圖1是為傳統(tǒng)制造工藝晶片上出現(xiàn)的CD偏差示意圖；圖2為掩膜板圖形轉(zhuǎn)移過程示意圖；圖3為本發(fā)明CD均勻性補(bǔ)償方法流程圖；
圖4為實際掩膜制造時掩膜上圖形的CD值示意圖；圖5為本發(fā)明CD均勻性補(bǔ)償方法CD值補(bǔ)償效果示意圖。
具體實施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細(xì)的說明。
本發(fā)明CD均勻性補(bǔ)償方法在實際進(jìn)行光刻工藝之前將光學(xué)系統(tǒng)在晶片上產(chǎn)生的CD均勻性誤差，在掩膜制造階段進(jìn)行補(bǔ)償。在集成電路制造工藝中，光刻工藝是其中一項重要工藝。光刻工藝是利用類似照相制版的原理，在半導(dǎo)體晶片表面的掩膜層上面刻蝕精細(xì)圖形的表面加工技術(shù)。也就是通過光學(xué)系統(tǒng)將可見光或紫外光線把電路圖案投影“印刷”到覆有感光材料的硅晶片表面，再經(jīng)過蝕刻工藝去除無用部分，所剩就是電路本身了。光刻工藝的流程中有制版、硅片氧化、涂膠、曝光、顯影、腐蝕、去膠等等。光刻的曝光方法也有多種，如接觸式、投影式、電子束、電子束投影、X射線等曝光方法。這些工藝都是在極微觀的范圍內(nèi)進(jìn)行的，要求操作環(huán)境和儀器設(shè)備的條件都很高，全部都在超凈車間中進(jìn)行。光刻圖形的質(zhì)量可以直接影響集成電路的可靠性和成品率。光刻是制作半導(dǎo)體器件和集成電路的關(guān)鍵工藝。隨著集成電路所包含的器件越來越多，要求單個器件尺寸及其間隔越來越小。當(dāng)最小線寬CD和光學(xué)系統(tǒng)對準(zhǔn)精度的變化大到一定程度，成品率將受到影響。在諸如絕緣層和門電路層，最小線寬的變化會影響到晶體管的電學(xué)特征，如關(guān)閉電流Ioff和漏極飽和電流Idsat。對0.13微米及以下，由于短通道效應(yīng)(Short Channel Effect)變得明顯，閾值電壓Vt也會隨線寬的變化而波動。如果門電路層的線寬偏小，關(guān)閉電流會明顯變大，使芯片功耗大幅度增加。所以，對如何針對日益縮小的制造線寬在成本允許下提升光刻工藝對最小線寬CD的控制是至關(guān)重要的。從180納米產(chǎn)品開始，光學(xué)近距效應(yīng)變得顯著，其表現(xiàn)在明顯的二維效應(yīng)，如，線端縮短(Line End Shortening)和方角鈍化(Corner Rounding)。除了二維的效應(yīng)之外，在一維，線寬隨空間周期的變化會變得對部分相干性(Partial Coherence)敏感。盡管在0.18微米，基于一些簡單規(guī)則的光學(xué)近距修正和一些曝光條件的優(yōu)化已經(jīng)可以滿足對線寬的控制要求，在0.13微米，更加復(fù)雜的基于模型的光學(xué)近距修正變的不可缺少。
除了對線寬的控制以外，很多0.18微米及以下的芯片設(shè)計對對準(zhǔn)精度的要求也越來越嚴(yán)。不超過60納米的對準(zhǔn)精度對絕大多數(shù)光刻機(jī)來講是輕而易舉的。但是40到50納米的對準(zhǔn)精度就顯得困難許多，而且還有可能受某些工藝，如化學(xué)機(jī)械拋光(Chemical-Mechanical Polishing，CMP)的影響。20到30納米的對準(zhǔn)精度將是幾乎所有光刻機(jī)能達(dá)到的極限。在這樣緊的規(guī)格下，成功的對準(zhǔn)將依賴于對準(zhǔn)記號的質(zhì)量。
在0.13微米及以下工藝，傳統(tǒng)上的黑白(Binary)，或者鉻-玻璃(Chrome-on-Glass，COG)掩膜板已經(jīng)不能滿足對門電路的線寬控制要求。透射減幅的相移掩膜板(Attenuated Phase Shifting Mask，Att-PSM)成為130納米和90納米工藝的標(biāo)準(zhǔn)配置。在65納米節(jié)點，甚至透射減幅的相移掩膜板也不能給門電路產(chǎn)生足夠的成像對比度。在這種情況下，對160納米至200納米的空間周期，只有使用193納米浸沒(Immersion)光刻技術(shù)或者交替相移掩膜板(Alternating Phase Shifting Mask，Alt-PSM)才能滿足對門電路最小線寬控制的要求。掩膜板誤差增強(qiáng)因子(Mask Error Enhanced Factor，MEEF)定義為在硅片上印出的線寬對掩膜板線寬的偏導(dǎo)數(shù)。能夠影響掩膜板誤差因子的因素有曝光條件、光刻膠性能、光刻機(jī)透鏡像差、后烘溫度等?？臻g周期越小或者像對比度越小，MEEF越大。對遠(yuǎn)大于曝光波長的圖形，或者在人們常說的線性范圍，MEEF通常非常接近1。對接近或者小于波長的圖形，MEEF會顯著增加。不過，在以下特殊情況下，MEEF會小于1。使用交替相移掩膜板的線條光刻可以產(chǎn)生顯著小于1的MEEF。這是因為在空間像場分布中的最小光強(qiáng)主要是由臨近相位區(qū)所產(chǎn)生的180度相位突變產(chǎn)生的。改變相位突變地方的掩膜板上鉻線的寬度對線寬影響不大。MEEF在光學(xué)近距修正中細(xì)小補(bǔ)償結(jié)構(gòu)附近會顯著小于1。這是因為對主要圖形的細(xì)小改變不能被由衍射而造成分辨率有限的成像系統(tǒng)所敏感識別。通常對空間上有延伸的圖形，諸如線或縫、和接觸孔，MEEF都等于或大于1。因為MEEF的重要性在于它和線寬及掩膜板成本的聯(lián)系，將它限制在較小的范圍變的十分重要。例如，對門電路層，MEEF通常被要求控制在1.5以下。
圖2為掩膜板圖形轉(zhuǎn)移過程示意圖。如圖2所示，光學(xué)系統(tǒng)的光源發(fā)出可見光或紫外光線，掩膜21上具有設(shè)計規(guī)則決定目標(biāo)CD的電路圖形，光源通過掩膜21在經(jīng)過透鏡22將掩膜上的圖形投影“印刷”到覆有感光材料的硅晶片表面23上，再經(jīng)過蝕刻工藝去除無用部分，掩膜上的圖形就轉(zhuǎn)移到晶片表面上，在晶片表面形成圖形。為保證得到最佳的CD均勻性，光線通常只通過透鏡的中間矩形區(qū)域以減少鏡差帶來的影響。然而，由于透鏡本身在制造過程中或多或少都會存在固有的鏡像彎曲或化學(xué)污染導(dǎo)致的鏡像差，使得透光量在鏡片的中心區(qū)域和邊緣區(qū)域存在偏差，造成鏡片透光量不均勻。每個位置點光強(qiáng)均勻度不同會影響轉(zhuǎn)換到測試芯片上的測試圖形由左至右的線寬(CD)值測試結(jié)果。即透光量的不均勻會在晶片中央部份的圖形CD和邊緣部份的圖形CD之間產(chǎn)生偏差，如圖2所示的情形。
圖3為本發(fā)明CD均勻性補(bǔ)償方法流程圖。在進(jìn)行掩膜CD補(bǔ)償之前，首先將光刻系統(tǒng)掃描式曝光機(jī)臺內(nèi)定期保養(yǎng)時設(shè)備工程師進(jìn)行的標(biāo)準(zhǔn)測試----掃描式光強(qiáng)均勻度檢驗結(jié)果取出并進(jìn)行分析。確認(rèn)近半年內(nèi)此機(jī)臺的光強(qiáng)均勻度沒有比較明顯的改變，也就是變化的百分比不大于+/-5％。將半年內(nèi)此機(jī)臺所有的掃描式光強(qiáng)均勻度檢驗結(jié)果取一平均值。以消除不確定性。制作一個用于測試的掩膜，其上需每隔一固定寬度放置同樣線寬(CD)的測試圖形并且均勻分布在整個測試掩膜上，形成一個陣列，如9×9或13×13。此測試圖形的目標(biāo)線寬(target CD)可根據(jù)當(dāng)時產(chǎn)品的設(shè)計規(guī)則(design rule)來決定，例如100奈米(nm)或80nm等等。如圖3所示，在測試晶片上涂布光致抗蝕劑層，在測試掩膜上形成測試圖形，利用此測試圖形進(jìn)行曝光顯影，將測試圖形轉(zhuǎn)換到測試芯片的光致抗蝕劑上，經(jīng)刻蝕工藝后測試圖形就轉(zhuǎn)移到測試晶片上；計算測試晶片上每一個測試圖形的真實線寬CD值與目標(biāo)CD值之間的差值(delta CD)；紀(jì)錄所有相對線寬值(delta CD)，并利用以下公式計算出掩膜(photomask)制作時需要補(bǔ)償?shù)南鄬ρ谀ぞ€寬(delta mask CD)補(bǔ)償值Delta mask CD＝(Delta CD/MEEF)×4；最后計算實際制造掩膜時所需的掩膜CD值，根據(jù)Delta mask CD和每個位置的目標(biāo)光罩線寬(target mask CD)，通過計算掩膜CD補(bǔ)償值與目標(biāo)CD值的和便可以計算出光罩上的每個位置的實際光罩線寬(real mask CD)需要做到多大。
圖4為實際掩膜制造時掩膜上圖形的CD值示意圖。如圖4所示，實際掩膜上圖形分布，在通過上述本發(fā)明補(bǔ)償方法的步驟后，其CD值的補(bǔ)償情況在實際掩膜制造時表現(xiàn)為在中央?yún)^(qū)域的CD值稍大，在邊緣區(qū)域的CD值稍小。圖形CD值的大小根據(jù)上述本發(fā)明的計算過程確定。
圖5為本發(fā)明CD均勻性補(bǔ)償方法的CD值補(bǔ)償示意圖。本發(fā)明的CD均勻性補(bǔ)償方法將實際光刻工藝中光學(xué)系統(tǒng)在晶片上產(chǎn)生的CD均勻性誤差，在掩膜制造階段進(jìn)行補(bǔ)償。掩膜圖形轉(zhuǎn)移到晶片上的時候，由于掩膜上的CD均勻性針對曝光系統(tǒng)透鏡的特性已經(jīng)進(jìn)行了補(bǔ)償，如圖5所示，其中方形點線表示光學(xué)透鏡系統(tǒng)造成的成像均勻性偏差分布曲線，菱形點線表示實際制造掩膜時的CD值偏差分布曲線。通過將兩條曲線進(jìn)行疊加，在實際晶片上的中央?yún)^(qū)域和邊緣區(qū)域便得到了補(bǔ)償后的CD值，得到了比較完美的CD均勻性，使得晶片上CD均勻性得到了改善和提高。
本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種提高臨界尺寸均勻性的方法包括在測試晶片上涂布光致抗蝕劑層；在測試掩膜上形成測試圖形；將所述測試圖形轉(zhuǎn)移到測試晶片上；計算實際掩膜制造時所需的掩膜CD補(bǔ)償值。
2.如權(quán)利要求1所述的方法，其特征在于所述測試圖形在測試掩膜上按固定間隔均勻分布。
3.如權(quán)利要求2所述的方法，其特征在于利用光刻和刻蝕工藝將掩膜上的每個測試圖形轉(zhuǎn)移到測試晶片上。
4.如權(quán)利要求3所述的方法，其特征在于所述測試圖形在測試晶片上從中央?yún)^(qū)域到邊緣區(qū)域均勻分布。
5.如權(quán)利要求1所述的方法，其特征在于所述方法還包括計算測試晶片上測試圖形CD值與目標(biāo)CD值之間的差值的步驟。
6.如權(quán)利要求1或5所述的方法，其特征在于所述掩膜CD補(bǔ)償值利用包含所述差值的公式進(jìn)行計算得到。
7.如權(quán)利要求6所述的方法，其特征在于所述公式為掩膜CD補(bǔ)償值＝(差值/MEEF)×4。
8.如權(quán)利要求5所述的方法，其特征在于所述目標(biāo)CD值根據(jù)產(chǎn)品設(shè)計準(zhǔn)則確定。
9.如權(quán)利要求2所述的方法，其特征在于所述測試圖形的CD值相同且在測試掩膜上形成陣列。
10.如權(quán)利要求1所述的方法，其特征在于所述方法還包括計算實際掩膜上CD值的步驟。
11.如權(quán)利要求5、7或10所述的方法，其特征在于所述實際掩膜CD值為掩膜CD補(bǔ)償值與目標(biāo)CD值的和。
12.如權(quán)利要求3所述的方法，其特征在于所述光刻工藝包括下列步驟根據(jù)所述圖形對所述光致抗蝕劑層進(jìn)行曝光；對曝光后的光致抗蝕劑層進(jìn)行顯影，使所述圖形轉(zhuǎn)移到所述光致抗蝕劑層。
13.一種提高臨界尺寸均勻性的方法包括在測試晶片上涂布光致抗蝕劑層；在測試掩膜上形成測試圖形；將所述測試圖形轉(zhuǎn)移到測試晶片上；計算測試晶片上測試圖形CD值與目標(biāo)CD值之間的差值；計算實際掩膜制造時所需的掩膜CD補(bǔ)償值；計算實際制造掩膜時所需的掩膜CD值。
14.如權(quán)利要求13所述的方法，其特征在于所述掩膜CD補(bǔ)償值利用包含所述差值的公式進(jìn)行計算得到。
15.如權(quán)利要求14所述的方法，其特征在于所述公式為掩膜CD補(bǔ)償值＝(差值/MEEF)×4。
16.如權(quán)利要求13所述的方法，其特征在于所述目標(biāo)CD值根據(jù)產(chǎn)品設(shè)計準(zhǔn)則確定。
17.如權(quán)利要求13所述的方法，其特征在于所述測試圖形的CD值相同且在測試掩膜和測試晶片上形成陣列。
18.如權(quán)利要求13或16所述的方法，其特征在于所述實際掩膜CD值為掩膜CD補(bǔ)償值與目標(biāo)CD值的和。
全文摘要
本發(fā)明的CD均勻性補(bǔ)償方法在制造掩膜時利用測試晶片上的CD參數(shù)值與版圖設(shè)計需要的目標(biāo)CD參數(shù)值進(jìn)行對比，通過運算得到偏差值，將偏差值再與目標(biāo)CD進(jìn)行相加運算，得到在實際掩膜上的CD參數(shù)值的補(bǔ)償值，從而將實際光刻工藝之前光學(xué)系統(tǒng)在晶片上產(chǎn)生的CD均勻性誤差，在掩膜制造階段進(jìn)行補(bǔ)償。掩膜圖形轉(zhuǎn)移到晶片上的時候，由于掩膜上的CD均勻性針對曝光系統(tǒng)的特性已經(jīng)進(jìn)行了補(bǔ)償，因此在實際晶片上的中央?yún)^(qū)域和邊緣區(qū)域得到了補(bǔ)償后的CD值，使得CD均勻性得到了改善和提高。
文檔編號H01L21/027GK101042527SQ20061002487
公開日2007年9月26日 申請日期2006年3月20日 優(yōu)先權(quán)日2006年3月20日
發(fā)明者王謹(jǐn)恒, 鄧澤希 申請人:中芯國際集成電路制造(上海)有限公司