專利名稱：自對齊磁性包層位線及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及一種磁性隨機存取存儲(MRAM)器件及其制造方法，特別涉及一種MRAM器件寫入線結(jié)構(gòu)。
背景技術(shù)：
磁性隨機存取存儲器(MRAM)技術(shù)發(fā)展目前正在由半導體工業(yè)用作為一種非易失性存儲器。MRAM還可以被用作為動態(tài)隨機存取存儲器(DRAM)或靜態(tài)隨機存取存儲器(SRAM)的替換。在此有兩種主要的MRAM:MTJ(磁性隧道結(jié))和GMR(大磁阻)MRAM。圖1示出包括與多個數(shù)字線14相交的一個寫入線或位線12的MTJ陣列10的一部分或一個存儲位。在每個交叉寫入線和數(shù)字線處，磁性隧道層夾層16形成一個存儲單元，其中存儲一″位″信息。磁性隧道層夾層16包括在固定磁化矢量的一個磁性層20與可以切換該磁化矢量一個磁性層22之間的非磁性材料18；在此將稱為固定層12和自由或切換層22。
由于各種原因增加在存儲陣列中的存儲單元的封裝密度是有利的。有多種因素影響封裝密度；它們包括存儲單元尺寸以及相關(guān)存儲單元電路，即，位線和數(shù)字線，以及在存儲單元中的任何半導體切換和存取器件的相對尺寸。例如，參見圖2，其中示出現(xiàn)有的MRAM寫入線結(jié)構(gòu)100的一部分的截面示圖。(寫入線結(jié)構(gòu)100可以是在MTJ陣列中的位線結(jié)構(gòu)或GMR陣列中的字線結(jié)構(gòu))。寫入線結(jié)構(gòu)100包括由磁性包層部件103和106所包圍的導電材料104。磁性包層部件103可以使用高導磁率材料所形成，該材料具有在被施加和除去磁場之后被磁化和退磁的圖2中所示的截面的平面中的磁疇。當通過導電材料104施加電流時，與磁性包層部件103和106相關(guān)的相應磁場有助于增加幅度，并且更加有效的把與寫入線結(jié)構(gòu)100相關(guān)的整個磁場聚焦到它的相關(guān)存儲單元(未示出)上。另外，磁性包層部件103和106還有助于為與其他寫入線相關(guān)的存儲單元屏蔽位線的磁場，從而保護它們的編程狀態(tài)信息。
用于形成寫入線結(jié)構(gòu)100的現(xiàn)有方法包括首先在電介質(zhì)層101中蝕刻一個溝槽102。接著，高導磁率材料，例如鎳鐵(NiFe)合金的層面，被淀積在電介質(zhì)層101和溝槽102中。然后，高導磁率材料的層面被各向異性蝕刻，以形成與溝槽側(cè)壁相鄰的磁性包層側(cè)壁(襯墊)部件103。在形成磁性包層側(cè)壁103之后，例如銅或鋁的導電材料104被淀積覆蓋電介質(zhì)層103并且在溝槽開孔102中。然后，包含在開孔102中的導電材料104的部分被使用化學機械拋光(CMP)處理而除去。最后，高導磁率材料的覆蓋層被淀積、構(gòu)圖、并且蝕刻以形成磁性包層覆蓋部件106。
由于包層的存在而增強存儲單元的位置處的磁場幅度，因此在導電材料104中需要較少的電流。由于磁性包層覆蓋部件106被形成為覆蓋溝槽102，因此它必須被構(gòu)圖和蝕刻為具有寬度Z，其大于溝槽102寬度X。另外，磁性包層覆蓋部件106與溝槽102的對齊是關(guān)鍵的。不能正確地把磁性包層覆蓋部件106與溝槽102相對齊可能導致由位線所產(chǎn)生的不良磁場，或者使相鄰電路不良地暴露在不被控制的磁場下。因此，磁性包層覆蓋部件106的尺寸Z必須另外被增加，以考慮到任何對齊容差。因此，減小磁性包層覆蓋部件106的尺寸Z可以相應地增加MRAM陣列的封裝密度的可伸縮性。


本發(fā)明通過舉例說明并且不限于該附圖，在圖中相同的參考標號表示相同的元件，其中圖1包括現(xiàn)有的MTJ MRAM陣列的一部分的截面視圖；圖2包括現(xiàn)有的MRAM寫入線結(jié)構(gòu)的截面視圖；
圖3-6包括示出MRAM陣列的一部分的制造的截面視圖；以及圖7-14包括示出由圖6中所示的MRAM陣列中的存儲單元所用的位線結(jié)構(gòu)的形成的本發(fā)明的一個實施例的截面視圖；以及圖15包括示出GMR MRAM陣列的一部分的截面視圖。
本領(lǐng)域的普通技術(shù)人員應當知道在圖中的元件是用于簡單和清楚地說明并且不一定按照比例來描繪。例如，在圖中的一些元件的尺寸可能相對于其它元件被夸大，以有助于對本發(fā)明的實施例的理解。
具體實施例方式
下面進一步參照附圖詳細討論本發(fā)明的一個實施例。
根據(jù)本發(fā)明的一個實施例，公開一種磁性隨機存取存儲器(MRAM)及其形成方法。圖3-13示出制造包括磁性存儲單元、由于在讀寫操作中把電連接切換到該磁性存儲單元的晶體管、以及相關(guān)磁性存儲單元數(shù)字線和位線電路的MRAM器件的截面視圖。
參見圖3，其中示出包括一個部分制造的MRAM器件201的截面視圖。MRAM器件201包括一個單晶基片200(或其他適當?shù)幕?，例如絕緣體上硅(SOI)等等)、隔離區(qū)202以及開關(guān)晶體管207a和207b。根據(jù)一個非限制性實施例，該單晶基片200是一個P型硅基片，并且該開關(guān)晶體管207a和207b是NMOS晶體管。開關(guān)晶體管207a和207b進一步包括N型摻雜區(qū)208和210、柵電介質(zhì)層204以及柵電極層206。柵電極層206的還形成與本實施例中的數(shù)字線相平行的字線(未在圖3中示出)。NMOS開關(guān)晶體管207a和207b使用常規(guī)的CMOS工藝而制造。其它電路元件，例如輸入/輸出電路、數(shù)據(jù)/地址解碼器、以及比較器，可以包含在該MRAM器件中，但是為了簡化它們被從圖中省略。
在一個實施例中，在形成開關(guān)晶體管207a和207b之后，N型摻雜區(qū)208和210的表面以及開關(guān)晶體管207a和207b的表面被硅化以形成區(qū)域212a、212b、214和215。在存儲單元的讀取操作中，一個正電壓的被施加到開關(guān)晶體管207a和207b的漏區(qū)210。這通過使一條讀出線沿著特定的陣列行與所有晶體管對的漏區(qū)相接觸而實現(xiàn)。該讀出線與本實施例中的字線和數(shù)字線相平行。
在一個實施例中，讀出線可以通過把相鄰的漏區(qū)210和相關(guān)的硅化物區(qū)214相連接而形成。另外，這些漏區(qū)可以由一個分離的導體而連接。在圖3中所示的實施例中，讀出線是該導電部件216，其形成為覆蓋硅化區(qū)214。根據(jù)一個實施例，該導電部件216是適用常規(guī)的鑲嵌工藝所形成的一層鎢。導電部件216通過晶體管207a和207b把一個讀出電流提供到隨后形成的磁性存儲單元。在下文中將描述關(guān)于形成該磁性存儲單元的說明。在另一個實施例中，該讀出線可以由一系列接觸窗口以及到達各個漏區(qū)210的接觸插塞所形成，并且由一個分離的導體線所形成。
然后形成一個層間電介質(zhì)(ILD)層218，覆蓋該基片表面(請注意，在本文中，“基片表面”包括半導體器件基片以及到所討論的處理步驟時在半導體器件基片上制造的所有層面)。因此，基片表面被稱為該基片的當前最上表面，包括在其上面形成的所有結(jié)構(gòu))。在一個實施例中，ILD層218是二氧化硅，其中包含通過使用四乙氧基甲硅烷(TEOS)作為氣體源采用化學汽相淀積(CVD)而淀積的材料。另外，ILD層218可以是氮化硅層、磷硅酸玻璃(PSG)層、磷硅酸玻璃(BPSG)層、旋涂玻璃(SOG)層、氮氧化硅(SiON)層、聚酰亞胺層、低k絕緣材料層(在本說明書中，一個低k絕緣材料或者低介電常數(shù)材料為具有約小于3.6的介電常數(shù)的任何材料)等等。另外，可以通過物理汽相淀積(PVD)、PVD和CVD的組合等等而執(zhí)行淀積。
把讀出電流傳導到隨后形成的磁性存儲單元的導電插塞220a和220b然后形成在ILD層218中，并且互連到硅化區(qū)212a和212b。根據(jù)一個實施例，除了磁性存儲單元、數(shù)字線、位線(如果有的話)之外，在形成導電插塞220a和220b之前，MRAM器件的大多數(shù)電路元件被被集成到基片200上。在一個實施例中，導電插塞220a和220b包括粘合/阻擋層(未示出)以及插塞填充材料。粘合/阻擋層一般為一種難熔金屬，例如鎢(W)、鈦(Ti)、鉭(Ta)等等、難熔金屬氮化物、或者難熔金屬或它們的氮化物的組合。插塞填充材料一般為鎢、鋁、銅等等導電材料。粘合/阻擋層和插塞填充材料可以使用PVD、CVD、電鍍工藝及其組合等而淀積。在淀積粘合/阻擋層以及插塞填充材料之后，該基片表面被拋光，以除去部份粘合/阻擋層和不包含在該開孔內(nèi)的插塞填充材料，以形成圖3中所示的導電插塞220a和220b。
在形成導電插塞220a和220b之后，確定用于隨后形成磁性存儲單元的數(shù)字線。如圖4中所示，阻蝕層222和ILD層224形成在基片表面上。在一個實施例中，阻蝕層222為CVD淀積氮化硅的一個層面。另外，例如氮化鋁或氧化鋁這樣的其它材料以及例如PVD或CVD和PVD的組合這樣的其他淀積方法可以用于形成阻蝕層222。ILD層224可以使用上文所述的任何材料或工藝來形成ILD層21。根據(jù)一個實施例，ILD層224是具有在大約400-600納米范圍內(nèi)的厚度的CVD的二氧化硅的層面。
接著，使用常規(guī)的工藝對該基片表面進行構(gòu)圖和蝕刻以ILD層224中確定溝槽225和接觸窗開口227。然后，該蝕刻工藝使用蝕刻阻蝕層222的一種化學物質(zhì)，從而接觸窗開口227延伸到導電插塞220a和220b。在另一個實施例中，如果終點(endpoint)工藝或適當控制的定時蝕刻工藝被用于形成該溝槽和接觸窗開口，則可能不需要使用阻蝕層222。
接著，淀積一個相對較薄的高導磁率材料的層面226，覆蓋該基片表面。一般來說，高導磁率材料的層面226包括合金材料，例如鎳鐵(NiFe)。根據(jù)一個實施例，高導磁率材料226的層面的厚度在大約5-40納米的范圍內(nèi)。為了提高磁場聚焦層226的粘合性，或提供防止高導磁率材料擴散到ILD層224的阻擋層，氮化鈦層、鉭、氮化鉭或者其他這樣的材料可以形成在高導磁率材料層226和ILD層224之間。
然后，導電層228淀積在高導磁率材料層226上，以充分地填充溝槽225和接觸窗開口227，并且形成如圖3中所示的結(jié)構(gòu)。根據(jù)一個實施例，導電層228是一個銅層，其中包括PVD淀積種子層(未示出)和電鍍覆蓋層。另外，導電層228可以使用例如鋁、鋁合金、銅合金或其組合這樣的其它材料所形成。為了提高該高導磁率材料層226的粘合性，或者提供一個阻擋層保護，氮化鈦、鉭、氮化鉭等等的層面可以形成在磁場聚焦層226和導電層228之間。
現(xiàn)在轉(zhuǎn)到圖4，在淀積導電層228之后，不包含在溝槽開孔225和接觸窗開口227中的導電材料228和磁場聚焦層226的部分被除去，并且基片表面被使用常規(guī)的CMP工藝而平面化。在這一點，基本上形成數(shù)字線229a和229b。數(shù)字線229a和229b被高導磁率層226的剩余部分部分地包圍。高導磁率層226的剩余部分有助于減小數(shù)字線的磁通量泄漏，并且把數(shù)字線的數(shù)字線磁場聚焦到隨后形成的覆蓋該磁性存儲單元上。
電介質(zhì)層230然后淀積在該基片表面上，包括數(shù)字線229a和229b。一種CMP工藝可以用于對電介質(zhì)層230的上表面進行平面化。該電介質(zhì)層230被構(gòu)圖和蝕刻，以形成如圖4中所示的開孔301和302。接著，一個導電層232淀積在電介質(zhì)層230上。電介質(zhì)層230使得數(shù)字線229a和229b與導電層232電絕緣。根據(jù)一個實施例，導電層232的厚度大約在40-60納米的范圍內(nèi)。在淀積導電層232之后，該基片表面被使用一種拋光工藝而平面化。
接著，磁性存儲單元層234、236和238被淀積在導電層232上。該存儲單元層234、236和238可以使用PVD、離子束淀積(IBD)、CVD及其組合等等而淀積。底部磁性存儲單元層234和頂部磁性存儲層利用磁性材料，例如NiFe、CoFe、NiFeCo等等。中間存儲單元層236一般包括薄的隧道絕緣材料，例如在MTJ陣列中的氧化鋁(Al2O3)以及在GMR陣列中的銅(Cu)。在一個實施例中，存儲單元層236通過首先在底部磁性層234上淀積一個鋁膜，然后使用例如RF氧等離子體這樣的氧化源對該鋁膜進行氧化。另外，氧化鋁被淀積在層面234上隨后接著在加熱或不加熱的的氧氣環(huán)境中進行隨后處理，以保證鋁的完全氧化。磁性存儲單元層234和238的厚度一般在大約2-20納米的范圍內(nèi)。存儲單元層236的厚度一般在大約1-3納米的范圍內(nèi)。磁性存儲單元層234和238必須形成該固定層和其他自由層。在該優(yōu)選實施例中，底部磁性存儲層234是固定層，并且是頂部磁性層238是自由層。固定和自由層的形成可以按照現(xiàn)有技術(shù)中所用的材料和結(jié)構(gòu)而進行。固定層可以使用具有比自由層的矯頑磁場更高的矯頑磁場的磁性材料。另外，例如厚度或長寬比這樣的系幾何影響可以被用于使得自由層比固定層更加容易切換。例如非磁性或反鐵磁層這樣的多疊層夾在兩個具有相反的磁化矢量并且可以用于形成固定層的磁性層之間。多疊層(例如CoFe與NiFe的疊層)可以被用于形成自由層。
現(xiàn)在轉(zhuǎn)到圖5，基片表面被構(gòu)圖和蝕刻以從存儲單元層234、236和238的剩余部分形成存儲單元240a和240b，以及從導電層232的剩余部分形成導電部件242a和242b。導電部件242a通過導電插塞220a和導電部件228a把存儲單元240a與晶體管207a互連，并且導電部件242b通過導電插塞220b和導電部件228b把磁性存儲單元240b與晶體管207b互連。
現(xiàn)在轉(zhuǎn)到圖6的，根據(jù)一個實施例，在形成存儲單元240a和240b以及導電部件242a和242b之后，ILD層244淀積在該基片表面上。在該優(yōu)選實施例中，CMP工藝將被用于對ILD層224進行平面化。然后阻蝕層246被淀積覆蓋該ILD層244。然后，覆蓋存儲單元240a和240b的阻蝕層246和ILD層244的一部分被除去以確定暴露部分存儲單元240a和240b的開口。接著，導電層248被淀積在該基片表面和開口內(nèi)。然后，導電層被拋光以形成導電部件248a和248b，如圖6中所示。本領(lǐng)域的普通技術(shù)人員將認識到直到這一點為止，制造MRAM器件的工藝是本領(lǐng)域的普通技術(shù)人員所公知的。盡管已經(jīng)描述MTJ器件的處理，但是本領(lǐng)域的普通其人員將認識到直到這一點為止本發(fā)明的GMR器件也可以由現(xiàn)有的方法來制造。
現(xiàn)在轉(zhuǎn)到圖6和7-13，將進一步詳細描述本發(fā)明的一個實施例。圖6包括基本上完成的MRAM器件501的一個截面視圖。該截面基本上沿著與位線結(jié)構(gòu)274的長度相同的軸延伸，并且示出電連接到磁性存儲單元240a和240b的位線結(jié)構(gòu)274。該位線結(jié)構(gòu)274是一個磁性包層位線結(jié)構(gòu)，其中包括導電材料250和自對齊磁性包覆頂層252。覆蓋該位線結(jié)構(gòu)274的是鈍化層254。
圖7-13包括示出用于制造本發(fā)明的一個實施例的一系列處理步驟的放大截面視圖，其中包括用于圖6中所示的MRAM器件501的自對齊磁性包層位線。圖7-13中所示的示意圖包括通過電介質(zhì)層230的截面以及如圖6中的箭頭7-7所示的導電部件248a。
現(xiàn)在參見圖7，在形成導電部件248a和248b之后(248b未在圖7示出)，ILD層256形成在阻蝕層上(由于截面的方向，ILD層256未在圖6示出)。在一個實施例中，ILD層256是通過CVD淀積的基于二氧化硅的材料，并且使用TEOS作為來源氣體而形成。另外，ILD層256可以是氮化硅的層面、PSG的層面、BPSG的層面、SOG層面、SiON的層面、聚酰亞胺層、低k絕緣材料層、上述材料的組合等等。
在淀積ILD層256之后，該基片表面被構(gòu)圖和蝕刻以形成在ILD層256中的溝槽258。如圖7中所示，溝槽258基本上與導電部件248a和存儲單元240a相對齊。盡管未在圖7中示出，該構(gòu)思后在一個方向上延伸，使得它還基本上與如圖6中所示相關(guān)于位線結(jié)構(gòu)274的其他磁性存儲單元相對齊。
接著，高導磁率材料層260的層面被淀積在ILD層256上和溝槽258內(nèi)，如圖8中所示。根據(jù)一個實施例，高導磁率材料層260包括NiFe。另外，該高導磁率材料層可以是NiFeCo的層面。一般來說，使用PVD來淀積高導磁率材料層260。另外，CVD、電鍍、無電鍍等等還可以被用于形成高導磁率材料層260。一般來說，高導磁率材料層260的厚度大約在5-40納米的范圍內(nèi)。本領(lǐng)域的普通技術(shù)人員認識到隨著技術(shù)的發(fā)展，該溝槽的尺寸可能會縮小。如果該溝槽縮小，則高導磁率材料層260的厚度可能不在5-40納米的范圍內(nèi)。如果是這種情況，應當選擇不填充該溝槽的其他厚度。
接著，高導磁率層260備各向異性蝕刻，以形成與溝槽開孔258的側(cè)壁相鄰的襯墊(磁性包層側(cè)壁部件)262，如圖9中所示。在一個實施例中，高導磁率層260的層面被使用等離子體蝕刻處理化學物質(zhì)而蝕刻。該等離子體蝕刻可以包括氯(Cl)化學物質(zhì)、或者氬(Ar)基化學物質(zhì)、或者這種化學物質(zhì)的組合。這種蝕刻化學物質(zhì)還可以包括其他氣體，例如氮(N)令。另外，離子研磨處理可以被用于形成該襯墊。
在形成磁性包層側(cè)壁部件262之后，導電材料層250被淀積覆蓋基片表面和溝槽開孔258內(nèi)部，如圖9中所示。導電材料或?qū)用?50可以使用PVD、CVD、電鍍、無電鍍、或者其組合來淀積。一般來說，導電材料250具有基本上填充該溝槽的厚度。本領(lǐng)域的普通技術(shù)人員將認識到該厚度要求將作為該溝槽的深度和寬度尺寸的一個函數(shù)而變化。根據(jù)一個實施例，導電材料250為一個銅層。另外，導電材料250可以包括其他材料，例如銅合金、鋁、或者包括鋁銅的鋁合金。接著，不包含在溝槽258內(nèi)部的導電材料250部分被除去，并且通過CMP對該基片表面進行平面化，以形成圖10中所示的結(jié)構(gòu)。
參見圖11，在溝槽258內(nèi)部的部分導電材料250被除去以形成在溝槽258的最下方部分之下延伸的凹陷(即，ILD層256的上表面部分)。根據(jù)一個具體實施例，使用反應離子蝕刻工藝或濕法蝕刻工藝按照比除去ILD層256的速度大3-5倍的速度除去導電材料250。該蝕刻不應當按照比蝕刻導電層250的蝕刻速度更快的速度除去磁性包層側(cè)壁部件262。一般來說，凹陷268的量由將要說明的隨后形成的自對齊磁性包層覆蓋部件的厚度需求所決定?；蛘撸景l(fā)明人已經(jīng)認識到導電材料250的去除和凹陷還可以通過使用單個旋轉(zhuǎn)蝕刻處理來使在該溝槽中的導電材料平整和凹陷?，F(xiàn)在參見圖12，在使該溝槽凹陷之后，包括例如NiFe這樣的高導磁率材料的覆蓋層270被淀積覆蓋該基片表面并且在該溝槽258的凹陷268中。或者，例如NiFeCo或CoFe這樣具有高導磁率的其它材料可以用于形成磁性包層材料或覆蓋層270。一般來說，磁性覆蓋材料270具有足以填充溝槽258內(nèi)的凹陷268的厚度。根據(jù)一個實施例，使用PVD處理來淀積磁性包層材料270。另外，磁性包層材料270可以使用離子束淀積(IBD)、CVD、電鍍及其組合等等來形成。
現(xiàn)在參見圖13，在淀積磁性包層材料270之后，包含在溝槽開孔258的凹陷268中的磁性包層材料270的一些部分被除去，以形成在凹陷268內(nèi)的磁性包覆頂層252。這些部分的除去例如可以通過使用CMP工藝或本領(lǐng)域普通技術(shù)人員所公知的平面化蝕刻處理來實現(xiàn)。自對齊磁性包覆頂層252或磁性包層材料270實質(zhì)性地相對于溝槽258或電介質(zhì)層256的頂部凹陷。在一個實施例中，實質(zhì)性地凹陷被量化意味著至少90％在該溝槽中。電介質(zhì)阻擋層或鈍化層254然后通過CVD、PVD、這兩者的組合等等淀積在該基片表面上。一般來說，電介質(zhì)阻擋層為氮化硅(SiNx)。另外，該電介質(zhì)阻擋層可以用硅、氧、氮以及這些材料的組合所形成。通過在凹陷268內(nèi)形成磁性包覆頂層252，磁性包覆頂層結(jié)構(gòu)252有利地與導電材料250和磁性包層側(cè)壁襯墊自對齊。磁性包層側(cè)壁襯墊、導電材料250以及磁性包覆頂層結(jié)構(gòu)2的52的組合形成用于圖6中所示的MRAM存儲單元240a的自對齊磁性包層位線274。
在另一個實施例中，阻擋層280、282、284以及286被形成，如圖14中所示，以限制在阻擋層的任何一側(cè)上的材料之間的擴散。阻的擋層280在磁性包層側(cè)壁襯墊262和ILD層256之間。包圍導電材料250的是阻擋層282，其作為導電材料250和ILD層256和導電材料250和磁性包層側(cè)壁襯墊262之間的擴散阻擋層。在磁性包覆頂層252的下方，阻擋層284作為具有導電材料250和磁性包層側(cè)壁襯墊262的頂層252的擴散阻擋層。通過形成阻擋層286，擴散還可以被限制在磁性包覆頂層252和鈍化層254之間。另外，鈍化層可以是一個適當擴散阻擋層，并且可能不需要阻擋層286。本領(lǐng)域的普通技術(shù)人員認識到可以使用阻擋層280、282、284和286的任何組合。為了形成阻擋層280、282、284和286，可以在分別淀積磁性包層側(cè)壁襯墊262、導電層250、磁性包覆頂層252和鈍化層254之前淀積阻擋層材料。一般來說，阻擋層280、282、284和286使用PVD來淀積。另外，可以使用CVD、PVD和CVD的組合。在淀積阻擋層材料之后，從被淀積層的拋光和蝕刻開始接著執(zhí)行上文討論的處理流程。一般來說，阻擋層材料的厚度大約為5至20納米。本領(lǐng)域的普通技術(shù)人員將認識到阻擋層材料的選擇取決于在阻擋層280、282、283和284的任何一側(cè)上的材料。為了限制NiFe、CoFe和NiFeCo之間的擴散，阻擋層280、282、284和286可以由Ta、TiW、TiN、TaN等等所構(gòu)成。
盡管已經(jīng)根據(jù)MTJ陣列描述本發(fā)明，但是本領(lǐng)域的普通技術(shù)人員將認識到本發(fā)明可以用于其他器件，特別是GMR陣列。圖15示出GMR陣列30?？梢允且粋€字線的寫入線32包括本發(fā)明的磁性包覆頂層252。一個分離的位線34把在一個陣列中的GMR存儲單元36與其他GMR存儲單元相連接。在該磁性疊層中的非磁性導體38通常是在GMR陣列中的一個導體。如本領(lǐng)域的普通技術(shù)人員所公知，GMR陣列30通過位線34讀出。
與形成覆蓋該溝槽的磁性包覆頂層結(jié)構(gòu)現(xiàn)有技術(shù)的寫入線結(jié)構(gòu)不同，本發(fā)明有利地在該溝槽中形成磁性包覆頂層結(jié)構(gòu)。則消除了為了對齊和抑制磁場的目的而增加磁性包覆頂層結(jié)構(gòu)的尺寸的必要性。因此，磁性包覆頂層252的寬度尺寸可以被縮放到基本上與溝槽的寬度尺寸相同的尺寸，并且遠小于現(xiàn)有的磁性包覆頂層結(jié)構(gòu)的寬度尺寸。相應地，存儲單元的尺寸和伸縮性不再受到磁性包覆頂層尺寸要求的限制。另外，所公開的實施例可以被集成到一個現(xiàn)有的處理流程中，而不使用除了在現(xiàn)有技術(shù)中所使用的材料之外的其它材料，并且在該處理和處理設備中僅僅具有由受限制的改變。
在上述說明書中，已經(jīng)參照具體的實施例描述本發(fā)明。但是，本領(lǐng)域的普通技術(shù)人員認識到可以作出各種改變和變化而不脫離在下文的權(quán)利要求中所給出的本發(fā)明的范圍。相應地，該說明書和附圖被認為是說明性而非限制性的，并且所有這種改變被認為是包含在本發(fā)明的范圍內(nèi)。優(yōu)點、其他特點以及對問題的解決方案已經(jīng)參照具體的實施例進行了描述。但是，該優(yōu)點、特點、對問題的解決方案以及變得顯而易見的可能造成任何優(yōu)點、特點和解決方案的任何要素不被認為是任何權(quán)利要求的一個關(guān)鍵、必要和本質(zhì)的特征或要素。
權(quán)利要求
1.一種用于形成磁性元件的方法，其中包括提供半導體基片；在該半導體基片上淀積電介質(zhì)層；在該電介質(zhì)層中形成一個溝槽；在該溝槽中鍍上一種高導磁率磁性材料；以及在該高導磁率磁性材料上和該溝槽內(nèi)形成一種導電材料。
2.根據(jù)權(quán)利要求1所述的方法，其中鍍上高導磁率磁性材料的步驟進一步包括無電鍍該高導磁率磁性材料。
3.一種用于形成位線的方法，其中包括提供半導體基片；在該半導體基片上淀積電介質(zhì)層；在該電介質(zhì)層中形成一個溝槽；在該溝槽內(nèi)無電鍍一種高導磁率磁性材料；以及在該高導磁率磁性材料上和該溝槽內(nèi)無電鍍一種導電材料。
全文摘要
在此公開一種用于磁性存儲單元(240a)的自對齊磁性包層位線結(jié)構(gòu)(274)及其形成方法，其中自對齊磁性包層位線結(jié)構(gòu)(274)在一個的溝槽(258)內(nèi)延伸，并且包括導電材料(264)、磁性包層側(cè)壁(262)以及磁性包層蓋(252)。磁性包層側(cè)壁(262)至少部分地包圍導電材料(264)，并且磁性包層蓋(252)實質(zhì)性地在該溝槽內(nèi)相對于該溝槽的頂部凹陷。
文檔編號H01L21/28GK1862846SQ20061000509
公開日2006年11月15日 申請日期2001年11月8日 優(yōu)先權(quán)日2000年11月15日
發(fā)明者羅伯特·E·瓊斯, 卡羅爾·C·巴倫, 埃里克·D·盧科斯基, 布拉德利·M·梅爾尼奇 申請人:飛思卡爾半導體公司