專利名稱：半導(dǎo)體器件用的esd保護(hù)結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件用的ESD保護(hù)結(jié)構(gòu)，其包括至少一個(gè)半導(dǎo)體二極管，其中在第一和第二接觸位置，該半導(dǎo)體二極管的p型和n型傳導(dǎo)區(qū)被電接觸連接到半導(dǎo)體器件的要保護(hù)的結(jié)構(gòu)部分的相同載流子類型的相應(yīng)區(qū)域。
這種類型的結(jié)構(gòu)用來通過將由于靜電充電已被積聚的寄生電荷以對準(zhǔn)目標(biāo)的方式經(jīng)由保護(hù)結(jié)構(gòu)并且因此以低阻抗的方式傳導(dǎo)給供電線路之一來保護(hù)半導(dǎo)體器件以免被不受控制的靜電放電(ESD)損害或破壞。這阻止了可能有數(shù)安培的放電電流導(dǎo)致器件的雪崩擊穿并因此導(dǎo)致其破壞。出于這個(gè)目的，以以下方式確定ESD保護(hù)結(jié)構(gòu)的尺寸，即所述ESD保護(hù)結(jié)構(gòu)將所需的載流能力給予半導(dǎo)體器件而其本身不被破壞。
隨著集成密度增加而正變得越來越小的半導(dǎo)體結(jié)構(gòu)增加了器件對靜電充電的靈敏性。尤其是，伴隨著小型化的在MOS器件中的柵氧化物的厚度的減小導(dǎo)致半導(dǎo)體器件的信號(hào)輸入和信號(hào)輸出的易感性增加，原因在于柵氧化物區(qū)域中的擊穿例如與電子向柵氧化物內(nèi)的注入以及在溝道中載流子的加速有關(guān)，這在所述放電電流的情況下可避免地給器件帶來損害。
這樣的ESD保護(hù)結(jié)構(gòu)的熟知的實(shí)施例是在半導(dǎo)體結(jié)構(gòu)中二極管的實(shí)現(xiàn)，該ESD保護(hù)結(jié)構(gòu)通過有針對性地分路電荷來給器件帶來保護(hù)。在這種情況下，對二極管的這種實(shí)現(xiàn)進(jìn)行協(xié)調(diào)，使得其擊穿電壓處于半導(dǎo)體器件的要保護(hù)的結(jié)構(gòu)部分的擊穿電壓之下。通過對在襯底的靠近表面的區(qū)域中的p型和n型傳導(dǎo)區(qū)域進(jìn)行摻雜來形成二極管。通過垂直或水平彼此鄰接的區(qū)域的面發(fā)生擊穿。在這種情況下，ESD保護(hù)結(jié)構(gòu)的內(nèi)阻是一個(gè)重要因素。這樣的二極管通常具有值得考慮的寄生串聯(lián)阻抗，其顯著地限制了可以被分路的電流的量。例如，在大面積二極管中，通過增大有效pn結(jié)的面積來減小所述二極管的內(nèi)阻抗是可能的，但這不僅增加了輸入電路的電容并降低了該器件的芯片密度，而且還增加了整個(gè)半導(dǎo)體器件的成本。
此外，在通過在靠近表面的區(qū)域中的植入來實(shí)現(xiàn)ESD保護(hù)結(jié)構(gòu)的情況下，在靠近硅表面的ESD事件情況下流走的電流導(dǎo)致局部溫度增加，甚至還降低載流能力，并且在局部有很大的溫度升高的情況下同樣還損害器件。
因此，本發(fā)明所基于的目的是提供ESD保護(hù)結(jié)構(gòu)，所述ESD保護(hù)結(jié)構(gòu)可以成本高效地被制造，并且通過該ESD保護(hù)結(jié)構(gòu)能夠在至少可比較的空間需要的情況下獲得更高的載流能力、或在更小空間需要的情況下獲得至少可比較的載流能力。
根據(jù)本發(fā)明，通過以下方式實(shí)現(xiàn)該目的，即半導(dǎo)體二極管的一種載流子類型的第一區(qū)至少覆蓋在半導(dǎo)體器件的半導(dǎo)體襯底中所形成的溝道的內(nèi)部面的某些部分，并且形成其它載流子類型的第二區(qū)，使得所述第二區(qū)在所述溝道的附近與第一區(qū)鄰接，通過相應(yīng)地以傳導(dǎo)方式摻雜多晶硅形成第一區(qū)，并且未被多晶硅填充的自由的溝道區(qū)域由電介質(zhì)填充。
ESD保護(hù)結(jié)構(gòu)的溝道型實(shí)施例使得至少在一些部分中將第一載流子類型的區(qū)插入第二載流子類型的區(qū)中是可能的，由此相對于所需的芯片面積，有效pn結(jié)的面積顯著增大，因此ESD保護(hù)結(jié)構(gòu)的載流能力在同等程度上增加。在這種情況下，對于不同的ESD保護(hù)結(jié)構(gòu)，有效pn結(jié)的面積的尺寸可以很靈活地被設(shè)置，最大高達(dá)溝道的整個(gè)側(cè)面積的尺寸。
ESD保護(hù)結(jié)構(gòu)所需的芯片面積和有效pn結(jié)的面積之間的比特別有利，并且如在尤其有利的實(shí)施例中所規(guī)定的那樣，如果溝道深度大于溝道寬度，那么可以很有效地實(shí)現(xiàn)具有高載流能力的ESD保護(hù)結(jié)構(gòu)。在這種情況下，根據(jù)ESD保護(hù)結(jié)構(gòu)的配置，pn結(jié)應(yīng)表示pn結(jié)和np結(jié)兩者。
作為溝道中的半導(dǎo)體二極管的具有久經(jīng)考驗(yàn)的挖槽工藝模塊的ESD保護(hù)結(jié)構(gòu)的實(shí)施例能夠有針對性地制造至少部分覆蓋溝道內(nèi)部面的第一區(qū)。所述第一區(qū)根據(jù)要保護(hù)的半導(dǎo)體器件的類型可以是p型傳導(dǎo)的或n型傳導(dǎo)的。第一區(qū)的作為p型傳導(dǎo)的形成可以是常規(guī)的實(shí)施例，作為n型傳導(dǎo)的形成將考慮例如保護(hù)CMOS類型的各種器件。
根據(jù)本發(fā)明，只要在第一區(qū)和半導(dǎo)體器件的要保護(hù)的結(jié)構(gòu)部分的相同載流子類型的區(qū)域之間的電接觸(以下也被稱作第一接觸位置)被實(shí)現(xiàn)來確保在ESD情況下電荷通過所述第一接觸位置被分路，則溝道的內(nèi)部面至少在一些部分中由第一區(qū)覆蓋，這原則上還包括用不同材料對溝道的部分填充。然而，通常溝道的整個(gè)內(nèi)部面會(huì)由第一區(qū)覆蓋。
基于第一和第二區(qū)的摻雜形成pn或np半導(dǎo)體二極管，在這種情況下尤其可以通過要保護(hù)的半導(dǎo)體器件的阱來形成第二區(qū)，并且因此相應(yīng)地確定第二區(qū)的摻雜。在其中形成溝道的第二區(qū)例如可以是半導(dǎo)體器件的n型阱，使得第一區(qū)通過以p型傳導(dǎo)方式摻雜的多晶硅形成。
在個(gè)別情況下，半導(dǎo)體器件的現(xiàn)有結(jié)構(gòu)是否能被用于第二區(qū)或者第二區(qū)是否明確地在半導(dǎo)體襯底中被制造取決于半導(dǎo)體器件的結(jié)構(gòu)和要產(chǎn)生的載流能力。
利用第一區(qū)的多晶硅，根據(jù)本發(fā)明的ESD保護(hù)結(jié)構(gòu)的pn結(jié)與很低的阻抗相連，使得溝道中的第一區(qū)的串聯(lián)阻抗變得比pn結(jié)的阻抗低，并且因此同時(shí)在整個(gè)二極管面上實(shí)現(xiàn)二極管擊穿，該整個(gè)二極管面也位于溝道更深處。這樣，要保護(hù)的半導(dǎo)體器件的載流能力實(shí)際上由pn結(jié)的整個(gè)有效面決定，并且可以直接通過該面的工藝技術(shù)制造直接設(shè)定。
由于以下事實(shí)，即在本發(fā)明尤其有利的配置中，第一區(qū)的位于溝道的遠(yuǎn)離p型或n型接觸位置的部分中的區(qū)域具有比所述區(qū)的剩余區(qū)域更高的pn結(jié)摻雜，第一擊穿的位置以對準(zhǔn)目標(biāo)的方式被轉(zhuǎn)移到溝道的下面區(qū)域。溝道的內(nèi)阻抗兩端的電壓降具有以下效果，即擊穿隨后也在位于更高處的溝道區(qū)域中實(shí)現(xiàn)。
未被填充多晶硅的溝道區(qū)域通常用電介質(zhì)(例如二氧化硅)填充，由于以下事實(shí)，即半導(dǎo)體器件的要保護(hù)的結(jié)構(gòu)部分的相同載流子類型的區(qū)域(例如在p型傳導(dǎo)的第一區(qū)的情況下為p型傳導(dǎo)區(qū)域)部分地與第一區(qū)重疊并且寄生電荷通過所產(chǎn)生的界面被傳導(dǎo)出去，所以形成第一接觸位置。
在根據(jù)本發(fā)明的可替代的配置中，如果整個(gè)溝道由多晶硅填充，則第一接觸位置可以更靈活地被配置并且在完全重疊的情況下，界面可以被最小化。根據(jù)要傳導(dǎo)的所預(yù)期的電流和用于根據(jù)半導(dǎo)體器件的結(jié)構(gòu)來產(chǎn)生第一接觸位置的可能性來使用該配置。
如上所述，有效pn結(jié)的面原則上通過用第一區(qū)的多晶硅填充溝道是可能的，但是通過形成鄰近于第一區(qū)的第二區(qū)的形式和尺寸是成本有效的。
因此，根據(jù)所需的載流能力，在本發(fā)明另外的配置中，如果第一區(qū)至少在該下面區(qū)域覆蓋溝道的內(nèi)部面，則可以把第二區(qū)形成為埋層。如果埋層不與半導(dǎo)體器件的要保護(hù)的結(jié)構(gòu)部分的相同載流類型的區(qū)域電接觸，則在這種情況下第二接觸位置由第三區(qū)來實(shí)施，該第三區(qū)的載流類型與第二區(qū)的載流子類型相對應(yīng)，并且該第三區(qū)以電傳導(dǎo)方式鄰接第二區(qū)。
所述埋層又可以是半導(dǎo)體器件的用于ESD保護(hù)結(jié)構(gòu)的層。然而，通過尤其是為ESD保護(hù)結(jié)構(gòu)植入的阱形成第二區(qū)同樣是可能的。這具有以下優(yōu)點(diǎn)，半導(dǎo)體二極管的擊穿可以通過摻雜pn結(jié)有針對性地進(jìn)行設(shè)定。
作為替代方案，還可以規(guī)定，第一區(qū)覆蓋溝道的整個(gè)內(nèi)部面，形成第二區(qū)，使得該第二區(qū)作為埋層與溝道的下面區(qū)域鄰接，并且還在埋層的上方作為第三區(qū)并且以與所述埋層電絕緣的方式布置另外的層，其中該另外的層具有與第二區(qū)相同的載流類型，并形成第二p型或n型接觸位置。這種特殊配置通過使用現(xiàn)有的器件結(jié)構(gòu)適用于BiCMOS器件中的ESD保護(hù)結(jié)構(gòu)。
此外，為了有針對性地設(shè)定電荷消散和pn結(jié)的摻雜，可能的是第三區(qū)的摻雜量與第二區(qū)的摻雜量不同。
因?yàn)槿玳_頭所述通過增大有效pn結(jié)的面積將減小半導(dǎo)體二極管的內(nèi)阻抗，并因此將提高ESD保護(hù)結(jié)構(gòu)的載流能力，所以本發(fā)明尤其有利的配置規(guī)定溝道具有尤其是以帶、曲流(meander)或環(huán)的形式延伸的幾何延長。
由于溝道形狀的產(chǎn)生限定了半導(dǎo)體二極管的形式并由此限定了擊穿面，因此根據(jù)形成ESD保護(hù)結(jié)構(gòu)的可利用的空間能夠以形成最佳的結(jié)面積的方式來限定溝道的形狀。為了ESD保護(hù)結(jié)構(gòu)該目的，由兩個(gè)或兩個(gè)以上半導(dǎo)體二極管組成也是可能的。
借助于實(shí)例，如果半導(dǎo)體器件的要保護(hù)的結(jié)構(gòu)部分是半導(dǎo)體器件的I/O焊盤，則例如以平行帶或曲流或環(huán)繞焊盤的方式能夠非常有效地在焊盤下布置半導(dǎo)體二極管。
在該情況下，同樣有利的是在第一區(qū)的多晶硅以電傳導(dǎo)方式直接鄰接焊盤金屬化。
以下根據(jù)示范性實(shí)施例更詳細(xì)地描述本發(fā)明。在附圖中
圖1a和b示出了根據(jù)現(xiàn)有技術(shù)的ESD保護(hù)二極管的示意圖，圖2示出了根據(jù)本發(fā)明的ESD保護(hù)結(jié)構(gòu)的示意圖，圖3示出了具有埋層的ESD保護(hù)結(jié)構(gòu)的實(shí)施例的示意圖，圖4示出了BiCMOS的ESD保護(hù)結(jié)構(gòu)的示意圖，以及圖5a和b示出了ESD保護(hù)結(jié)構(gòu)的幾何布置的不同實(shí)施例的圖。
如在圖1a和1b中所示，根據(jù)現(xiàn)有技術(shù)的ESD保護(hù)二極管被集成到未詳細(xì)示出的半導(dǎo)體器件的I/O焊盤中。在這兩個(gè)圖中，所述ESD保護(hù)二極管包括以p型傳導(dǎo)方式摻雜的阱(p型阱)1，其與第一連接焊盤2的p型區(qū)域電傳導(dǎo)接觸，并且在半導(dǎo)體襯底3中相對深的區(qū)域中與以n型傳導(dǎo)方式摻雜的阱(n型阱)4相鄰。p型和n型阱1、4之間的接觸面形成有效pn結(jié)5的面，并且其尺寸由阱的水平或垂直延長(extent)直接決定。該pn結(jié)5在圖1a中具有水平延長，在圖1b中具有垂直延長，使得由p型和n型阱1、4所形成的二極管的擊穿在垂直方向(圖1a)和水平方向(圖1b)中發(fā)生。
在ESD事件情況下已經(jīng)積聚的剩余電荷以低阻抗方式通過另外的n型阱6被傳導(dǎo)到供電線路，該另外的n型阱與二極管的n型阱4和第二連接焊盤7的n型區(qū)域電接觸。
如在圖2中所示的根據(jù)本發(fā)明的ESD保護(hù)結(jié)構(gòu)也是半導(dǎo)體二極管。該半導(dǎo)體二極管由p型傳導(dǎo)的第一區(qū)8形成，該第一區(qū)完全覆蓋被引入到n型阱4的溝道9的內(nèi)部面，并且該覆蓋的厚度小于溝道寬度的一半。從而未被填充的溝道9在保持自由的區(qū)域中用電介質(zhì)10(二氧化硅)填充。
第一區(qū)8在第一接觸位置11又與第一連接焊盤2的p型區(qū)域電接觸。半導(dǎo)體襯底3的完全包圍溝道9的n型阱4形成第二區(qū)13，該第二區(qū)同時(shí)完全包圍第二連接焊盤7的n型區(qū)域(第二接觸位置12)。有效pn結(jié)5的面由溝道9的外部面形成，該外部面對應(yīng)于內(nèi)部面并由第一區(qū)8和第二區(qū)13之間的界面形成。在ESD事件情況下，剩余電荷經(jīng)過供電線路以熟知的方式傳導(dǎo)。
為制造這樣的半導(dǎo)體二極管，以與制造半導(dǎo)體元件的結(jié)構(gòu)并行的方式形成半導(dǎo)體二極管的結(jié)構(gòu)，但是這里只涉及到ESD保護(hù)結(jié)構(gòu)的制造。在其幾何延長內(nèi)的溝道9或者可代替地多個(gè)溝道9尤其是采用各向異性蝕刻被引入到足夠厚的n型摻雜層的原材料中。通過在溝道9中沉積p型摻雜的多晶硅，以設(shè)想的厚度實(shí)現(xiàn)第一區(qū)8，并且隨后實(shí)現(xiàn)填充溝道9的氧化層10。在半導(dǎo)體元件的制造過程中，連接焊盤2、7的p型和n型區(qū)域在原材料的n型阱4中被制造。
根據(jù)圖3的ESD保護(hù)結(jié)構(gòu)同樣具有半導(dǎo)體二極管的構(gòu)造，并且在基本器件方面與根據(jù)圖2的半導(dǎo)體二極管是可比較的。在該實(shí)施例中，由埋層16形成第二區(qū)13，所述埋層可以通過植入來產(chǎn)生并圍繞溝道9的下半部分。因此，只有溝道9的外部面的該下面部分用作在溝道9的下面區(qū)域中的第一區(qū)8和埋層16中的第二區(qū)13之間的pn結(jié)5。
為了將剩余電荷傳導(dǎo)到供電線路的目的，通過被形成為n型阱4的第三區(qū)14將第二區(qū)13電接觸連接到第二連接焊盤7的n型區(qū)域。因此第二接觸位置12通過所述第三區(qū)14和第二連接焊盤7的n型區(qū)域?qū)崿F(xiàn)。
根據(jù)圖4的根據(jù)本發(fā)明的ESD保護(hù)結(jié)構(gòu)利用要保護(hù)的BiCMOS器件的現(xiàn)有的結(jié)構(gòu)p型傳導(dǎo)載體襯底15、設(shè)置在其上方的p型傳導(dǎo)埋層16，被實(shí)施為其上的層的p型阱1。在本實(shí)施例中，溝道9向下延伸到載體襯底15，使得該溝道延伸通過p型阱1和通過埋層16，因此第二區(qū)13在這兩層之間被分割。由于第二區(qū)13作為p型摻雜的層，所以溝道9中的第一區(qū)8具有n型摻雜的多晶硅，并與第二連接焊盤7的n型區(qū)域接觸連接。
根據(jù)圖5a和5b的示范性實(shí)施例表示根據(jù)本發(fā)明的ESD保護(hù)結(jié)構(gòu)的可能的幾何延長，所述結(jié)構(gòu)在圖5a中由多個(gè)帶型且平行的半導(dǎo)體二極管形成和在圖5b中由環(huán)形半導(dǎo)體二極管形成。這里示出的半導(dǎo)體二極管具有如上所述的可能的結(jié)構(gòu)中的一種。然而，這些ESD保護(hù)結(jié)構(gòu)不通過任何包括該結(jié)構(gòu)的半導(dǎo)體二極管被連接到連接焊盤2、7的n型和p型區(qū)域，而是直接被連接到連接焊盤17的金屬化。
附圖標(biāo)記列表1 p型阱2 第一連接焊盤的p型區(qū)域3 半導(dǎo)體襯底4 n型阱5 pn結(jié)6 另外的n型阱7 第二連接焊盤的n型區(qū)域8 第一區(qū)9 溝道10電介質(zhì)11第一接觸位置12第二接觸位置13第二區(qū)14第三區(qū)15載體襯底16埋層17連接焊盤的金屬化
權(quán)利要求
1.半導(dǎo)體器件用的ESD保護(hù)結(jié)構(gòu)，其包括至少一個(gè)半導(dǎo)體二極管，該半導(dǎo)體二極管的p型和n型傳導(dǎo)區(qū)在第一和第二接觸位置被電接觸連接到半導(dǎo)體器件的要保護(hù)的結(jié)構(gòu)部分的相同載流子類型的相應(yīng)區(qū)域，其特征在于，半導(dǎo)體二極管的一種載流子類型的第一區(qū)(8)覆蓋在半導(dǎo)體器件的半導(dǎo)體襯底(3)中所形成的溝道(9)的內(nèi)部面的至少一些部分，并且形成其它載流子類型的第二區(qū)(13)，使得該第二區(qū)在所述溝道附近鄰接第一區(qū)(8)，通過相應(yīng)地以傳導(dǎo)方式摻雜多晶硅形成第一區(qū)(8)，并且未被多晶硅填充的自由的溝道區(qū)域用電介質(zhì)(10)填充。
2.權(quán)利要求1所述的半導(dǎo)體器件用的ESD保護(hù)結(jié)構(gòu)，其特征在于，溝道深度與溝道寬度的比大于1。
3.權(quán)利要求1或2所述的半導(dǎo)體器件用的ESD保護(hù)結(jié)構(gòu)，其特征在于，第一區(qū)(8)的位于溝道(9)的遠(yuǎn)離第一p型或n型接觸位置(11)的部分中的區(qū)域具有比所述區(qū)的剩余區(qū)域更高的pn結(jié)(5)摻雜。
4.權(quán)利要求1至3的任一項(xiàng)所述的半導(dǎo)體器件用的ESD保護(hù)結(jié)構(gòu)，其特征在于，整個(gè)溝道(9)由多晶硅填充。
5.權(quán)利要求1至4的任一項(xiàng)所述的半導(dǎo)體器件用的ESD保護(hù)結(jié)構(gòu)，其特征在于，第一區(qū)(8)至少在所述溝道的下面區(qū)域覆蓋溝道(9)的內(nèi)部面，并且第二區(qū)(13)作為埋層(16)以鄰接于第一區(qū)的方式被形成。
6.權(quán)利要求5所述的半導(dǎo)體器件用的ESD保護(hù)結(jié)構(gòu)，其特征在于，第二接觸位置(12)由第三區(qū)(14)實(shí)施，該第三區(qū)的載流子類型與第二區(qū)(13)的載流子類型相對應(yīng)，并且該第三區(qū)以電傳導(dǎo)方式鄰接第二區(qū)(13)和半導(dǎo)體器件的要保護(hù)的結(jié)構(gòu)部分的相同載流子類型的區(qū)域。
7.權(quán)利要求1至5的任一項(xiàng)所述的半導(dǎo)體器件用的ESD保護(hù)結(jié)構(gòu)，其特征在于，第一區(qū)(8)覆蓋溝道(9)的整個(gè)內(nèi)部面，形成第二區(qū)(13)，使得該第二區(qū)作為埋層(16)鄰接于溝道(9)的下面區(qū)域，作為第三區(qū)(14)在該埋層(16)上并以與所述埋層電絕緣的方式布置另外的層，該另外的層具有與第二區(qū)(13)相同的載流子類型，并且形成第二p型或n型接觸位置(12)。
8.權(quán)利要求6或7所述的半導(dǎo)體器件用的ESD保護(hù)結(jié)構(gòu)，其特征在于，第三區(qū)(14)的摻雜量與第二區(qū)(13)的摻雜量不同。
9.權(quán)利要求1至8的任一項(xiàng)所述的半導(dǎo)體器件用的ESD保護(hù)結(jié)構(gòu)，其特征在于，溝道(9)具有尤其是以帶、曲流或環(huán)形式延伸的幾何延長。
10.權(quán)利要求1至9的任一項(xiàng)所述的半導(dǎo)體器件用的ESD保護(hù)結(jié)構(gòu)，其特征在于，ESD保護(hù)結(jié)構(gòu)由至少兩個(gè)半導(dǎo)體二極管形成。
11.權(quán)利要求1至10的任一項(xiàng)所述的半導(dǎo)體器件用的ESD保護(hù)結(jié)構(gòu)，其特征在于，半導(dǎo)體器件的要保護(hù)的結(jié)構(gòu)部分是該半導(dǎo)體器件的I/O焊盤。
12.權(quán)利要求11所述的半導(dǎo)體器件用的ESD保護(hù)結(jié)構(gòu)，其特征在于，第一區(qū)(8)的多晶硅以電傳導(dǎo)方式直接鄰接連接焊盤(17)的金屬化。
全文摘要
本發(fā)明涉及一種半導(dǎo)體元件用的ESD保護(hù)結(jié)構(gòu)，其包括至少一個(gè)半導(dǎo)體二極管，該半導(dǎo)體二極管的p型和n型傳導(dǎo)區(qū)在第一和第二接觸點(diǎn)與半導(dǎo)體器件的要保護(hù)的元件的相同載流子類型的相應(yīng)區(qū)域電接觸。半導(dǎo)體二極管的一種載流子類型的第一區(qū)覆蓋在半導(dǎo)體元件的半導(dǎo)體襯底中所配置的溝道的內(nèi)表面的至少一些部分，并且其它載流子類型的第二區(qū)在所述溝道附近鄰接第一區(qū)；第一區(qū)從多晶硅被配置，該多晶硅具有適當(dāng)?shù)膫鲗?dǎo)摻雜；未被多晶硅填充的溝道區(qū)域由電介質(zhì)填充。
文檔編號(hào)H01L27/02GK1998090SQ200580016648
公開日2007年7月11日 申請日期2005年5月17日 優(yōu)先權(quán)日2004年5月25日
發(fā)明者M·倫德, G·朗古斯, K·羅施勞, K·穆勒 申請人:英飛凌科技股份公司