專利名稱：Mos圖像傳感器的制作方法
技術(shù)領域：
本申請涉及一種半導體器件，尤其涉及一種具有半導體光電二極管作為光電轉(zhuǎn)換元件且具有絕緣柵型晶體管的半導體器件。
背景技術(shù)：
作為一種圖像傳感器，廣泛采用具有半導體光電二極管作為光電轉(zhuǎn)換元件的半導體圖像傳感器。存在兩種類型的半導體圖像傳感器CCD型半導體圖像傳感器，其具有用以檢測和轉(zhuǎn)移電荷的電荷耦合器件；以及MOS型圖像傳感器，其具有包含MOS晶體管的、用以檢測電荷的電荷檢測電路。這里，將具有不僅由單層氧化膜制成的柵極絕緣膜的晶體管也稱為MOS晶體管。MOS型半導體圖像傳感器具有可降低功耗的優(yōu)點。
圖1A為示出MOS型半導體圖像傳感器結(jié)構(gòu)的示意平面圖。具有感光器的像素PX以矩陣形式設置于像素區(qū)中。在所示結(jié)構(gòu)中，轉(zhuǎn)移線(transfer line)TL、復位線RL及選擇線SL沿行方向平行設置，并且電壓線VRL和信號讀取線SGL沿列方向平行設置。垂直驅(qū)動器V-DRIVE驅(qū)動每一條線，而水平驅(qū)動器H-DRIVE讀取每一列中的信號電壓。每一行中的像素的信號電壓被讀取，在每一列中噪聲被抵消，并且信號電壓被放大、A/D轉(zhuǎn)換及經(jīng)受其他所需的處理。
圖1B示出像素PX的結(jié)構(gòu)實例。這個實例示出四個晶體管(4Tr)的有源像素傳感器(APS)，其中，一個像素由一個光電二極管PD和四個MOS晶體管構(gòu)成。所有像素的光電二極管的陽極由共同的p型阱制成。光電二極管PD的陰極(n型區(qū))構(gòu)成電荷聚積區(qū)。陰極聚積光電二極管PD中通過入射光的光電轉(zhuǎn)換所產(chǎn)生的電子-空穴對中的電子。
轉(zhuǎn)移晶體管TRT以光電二極管的陰極作為其源極，且以浮動擴散區(qū)FD作為其漏極，該浮動擴散區(qū)FD為p型區(qū)中處于電性浮動狀態(tài)的n型區(qū)。轉(zhuǎn)移晶體管TRT的轉(zhuǎn)移柵極TG控制源極與漏極之間的電荷轉(zhuǎn)移。在圖像檢測周期結(jié)束時將轉(zhuǎn)移信號從轉(zhuǎn)移線TL提供到同一行中的像素PX時，在該行中的光電二極管PD中聚積的信號電荷被轉(zhuǎn)移到相應的浮動擴散區(qū)FD。
源極跟隨器晶體管SFT和選擇晶體管SLT串聯(lián)連接，并且它們的柵極分別連接到浮動擴散區(qū)FD和選擇線SL。浮動擴散區(qū)FD產(chǎn)生電壓V＝Q/C，這里Q為轉(zhuǎn)移的電荷，而C為電容，并將與聚積的電荷相應的輸出提供到源極跟隨器晶體管SFT的柵極。
當將選擇信號從選擇線SL提供到同一行中的像素時，來自每個源極跟隨器晶體管SFT的輸出信號經(jīng)由選擇晶體管SLT被提供到信號讀取線SGL。信號電荷在其讀取操作完成之后就不再需要。當將導通信號從復位線提供到同一行中的每個復位晶體管RST時，浮動擴散區(qū)FD中的電荷經(jīng)由復位晶體管RST流到電壓線VRL。
圖1C為說明像素驅(qū)動操作的時序圖。此時序圖示出施加到轉(zhuǎn)移晶體管TRT柵極的信號TG、施加到復位晶體管RST柵極的信號RST、施加到選擇晶體管SLT柵極的信號SL、從SLT提供到輸出信號線SGL的輸出信號SGL及浮動擴散區(qū)FD(源極跟隨器晶體管SFT的柵極)的電壓FD的變化。
當使選擇晶體管的柵極電壓變高時，選擇晶體管進入能夠轉(zhuǎn)移源極跟隨器晶體管SFT的輸出電壓的導通狀態(tài)。使復位晶體管RST的柵極電壓立刻變高，以排放浮動擴散區(qū)FD中的噪聲電荷并為信號讀取操作做準備。當RST的電壓改變時，在浮動擴散區(qū)FD和源極跟隨器晶體管SFT處，即在輸出電壓SGL處，正極性的電壓發(fā)生變化。
在圖像檢測周期結(jié)束時使TG變高，并且使轉(zhuǎn)移晶體管TRT導通，以將光電二極管PD中聚積的電荷轉(zhuǎn)移到浮動擴散區(qū)FD。因為TG電壓改變，因此在浮動擴散區(qū)FD和信號讀取線SGL處正極性電位也發(fā)生改變。在穩(wěn)定之后，具有電容C的浮動擴散區(qū)FD處的電位因為讀取電荷Q而改變了ΔV＝Q/C。此電位變化被源極跟隨器晶體管SFT轉(zhuǎn)換成輸出信號，并且該輸出信號被讀取到讀取線SGL。然后，選擇線SL的電位變低，從而結(jié)束讀取操作。
在形成半導體圖像傳感器的像素結(jié)構(gòu)之后，在半導體襯底的上表面上形成層間絕緣膜，并穿過層間絕緣膜形成連接到晶體管電極的接觸塞。為了在晶體管的電極上形成接觸塞，需要首先形成穿過層間絕緣膜的接觸孔。為了不會損壞半導體襯底，優(yōu)選在層間絕緣膜下面形成蝕刻停止層，例如氮化硅膜。為了降低光電二極管的噪聲并提高圖像質(zhì)量，需要降低界面能階(interfacial level)。為此，需要進行氫化處理。氮化硅膜具有在氫化處理期間屏蔽氫的作用。因此，如果要適當?shù)匦纬山佑|孔，則會妨礙圖像質(zhì)量。
日本特開平No.2004-165236提出通過低壓(LP)CVD沉積氮化硅膜作為蝕刻停止層，并且去除光電二極管等上面不需要氮化硅膜的區(qū)域中的氮化硅膜。此公開文本說明了由于因蝕刻停止層的存在能夠適當?shù)匦纬山佑|孔，并由于氫能夠從去除蝕刻停止層的區(qū)域到達半導體襯底的表面，因此通過氫處理能夠抑制暗電流，從而提高圖像質(zhì)量。
期望半導體圖像傳感器具有高靈敏度及低噪聲輸出。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種具有高靈敏度及低噪聲輸出的半導體圖像傳感器。
根據(jù)本發(fā)明的一個方案，提供一種半導體圖像傳感器，包括半導體襯底，其具有許多個設置成矩陣形式的像素，該半導體襯底包括具有光電二極管的電荷聚積區(qū)和浮動擴散區(qū)的第一區(qū)以及具有包含柵極和源極/漏極區(qū)的晶體管的第二區(qū)；第一二氧化硅膜，其形成在該半導體襯底上方，覆蓋該第一區(qū)中的該電荷聚積區(qū)的表面，并形成為該第二區(qū)中至少一些晶體管的柵極側(cè)壁上的側(cè)壁間隔物；以及氮化硅膜，其形成該第一二氧化硅膜上方，覆蓋該第二區(qū)中的源極/漏極區(qū)并且至少在該第一區(qū)中的該電荷聚積區(qū)上方的區(qū)域中具有開口。
可以在晶體管柵極的側(cè)壁上形成側(cè)壁間隔物，并利用二氧化硅膜覆蓋光電二極管的表面。在晶體管的源極/漏極區(qū)上形成氮化硅膜的蝕刻停止層。在去除了光電二極管上的氮化硅膜時，二氧化硅膜保護光電二極管。在執(zhí)行氫化處理時，氫經(jīng)由光電二極管上的氮化硅膜的開口到達襯底。
在實際形成的樣本中靈敏度得到提高且噪聲被降低。


圖1A至1C為說明MOS型半導體圖像傳感器的結(jié)構(gòu)和操作的示意平面圖、等效電路圖及時序圖。
圖2A和2B為簡要說明根據(jù)第一實施例的半導體圖像傳感器的結(jié)構(gòu)的等效電路圖及平面圖。
圖3為顯示第一實施例的半導體圖像傳感器的結(jié)構(gòu)的示意剖視圖。
圖4A至4F為顯示說明實現(xiàn)圖3所示結(jié)構(gòu)的制造工藝的平面布局的示意平面圖。
圖5A至5I和圖5S至5V為說明圖3所示的半導體圖像傳感器的制造工藝的剖視圖。
圖6A和6B為顯示圖3所示半導體圖像傳感器的濾色層及顯微透鏡的布局的示意平面圖。
圖7A和7B為說明根據(jù)第二實施例的半導體圖像傳感器的制造工藝的示意剖視圖。
具體實施例方式
現(xiàn)在將對本發(fā)明人所制造的樣本和本發(fā)明人所確定的樣本性能進行說明。
圖2A為顯示兩個像素的等效電路圖。光電二極管PD1和PD2構(gòu)成兩個光電轉(zhuǎn)換元件。光電二極管PD1和PD2經(jīng)由轉(zhuǎn)移柵極TG1和TG2耦接到浮動擴散區(qū)FD1和FD2。一個電荷讀取電路被兩個像素共用。也就是說，浮動擴散區(qū)FD1和FD2連接在一起，并且此連接點連接到源極跟隨器晶體管SFT的柵極且經(jīng)由復位晶體管RST連接到復位電壓線VRL。源極跟隨器晶體管SFT的漏極連接到電壓線VRL，并且源極跟隨器晶體管SFT的源極經(jīng)由選擇晶體管SLT連接到信號讀取線SGL。選擇晶體管SLT的柵極接收第一選擇信號SL1和第二選擇信號SL2。由于轉(zhuǎn)移柵極TG1和TG2不同時導通，因此光電二極管PD1和PD2中的電荷能夠被選擇性地讀取。
圖2B為顯示半導體襯底表面布局的示意平面圖。通過淺溝槽隔離(STI)形成圍繞有源區(qū)的元件隔離區(qū)。在有源區(qū)AR1中形成光電二極管PD1和浮動擴散區(qū)FD1。在浮動擴散區(qū)FD1右側(cè)的區(qū)域中形成高雜質(zhì)濃度接觸區(qū)。在低于有源區(qū)AR1的區(qū)域中，形成與有源區(qū)AR1具有相同結(jié)構(gòu)的有源區(qū)AR2。在有源區(qū)AR2中形成光電二極管PD2和浮動擴散區(qū)FD2。用于控制光電二極管與浮動擴散區(qū)之間的電荷轉(zhuǎn)移的轉(zhuǎn)移柵極TG1和TG2由虛線示出。
在有源區(qū)AR2和AR2右側(cè)的區(qū)域中，限定構(gòu)成電荷讀取電路的有源區(qū)AR3。一個有源區(qū)AR3形成為被兩個光電二極管共用。在圖2B所示的結(jié)構(gòu)中，復位晶體管RST形成于上方區(qū)域中，而選擇晶體管SLT和源極跟隨器晶體管SFT形成于下方區(qū)域中。在每個晶體管上方形成的柵極由虛線示出。沿點劃線A-B和C-D-E所得的剖面圖在圖3中示出。
圖3示出樣本像素的剖面結(jié)構(gòu)。P型硅襯底10具有淺溝槽隔離區(qū)(STI)11，并且在該襯底中形成p型阱PW2、PW3和PW4。
圖4A在陰影區(qū)中示出抗蝕圖案RP1，該抗蝕圖案用于向p型阱PW1中進行離子注入?？刮g圖案RP1完全覆蓋有源區(qū)AR1和AR2中的光電二極管的電荷聚積區(qū)以及低于轉(zhuǎn)移柵極TG的區(qū)域中的溝道區(qū)，并略微露出有源區(qū)AR1和AR2的上方區(qū)域和接觸區(qū)的右下方區(qū)域中的條形區(qū)。換句話說，圍繞光電二極管區(qū)和轉(zhuǎn)移柵極下面的溝道區(qū)形成p型阱PW2。
在圖3中，在構(gòu)成光電二極管陽極的p型阱PW3中形成光電二極管的n型區(qū)(電荷聚積區(qū))20。
圖4B在陰影區(qū)中示出抗蝕圖案RP2的開口，該抗蝕圖案用于向p型阱PW3中進行離子注入。在有源區(qū)AR1和AR2中，除了在比FD的接觸結(jié)合處的中間靠右側(cè)部分之外，連續(xù)形成完全覆蓋電荷聚積區(qū)20和TG下面的溝道區(qū)的p型阱PW3。
在圖3中，在p型阱PW4中形成電荷讀取電路的晶體管RST、SFT及SLT。
圖4C在陰影區(qū)中示出抗蝕圖案RP3，該抗蝕圖案用于向p型阱PW4中進行離子注入。抗蝕圖案RP3覆蓋光電二極管的n型區(qū)、轉(zhuǎn)移柵極區(qū)及浮動擴散區(qū)。每個光電二極管的電荷聚積區(qū)的外圍區(qū)域沒有被抗蝕圖案覆蓋，而是暴露出來。因此，p型阱PW4包括圍繞光電二極管的電荷聚積區(qū)的區(qū)域和形成電荷讀取電路的晶體管的區(qū)域。
在圖3中，p型區(qū)22形成于光電二極管的電荷聚積區(qū)20上，以使電荷聚積區(qū)20具有埋置結(jié)構(gòu)。在p型阱PW3中形成光電二極管的n型電荷聚積區(qū)20，并經(jīng)由轉(zhuǎn)移柵極TG分別形成n型浮動擴散區(qū)16和n+型接觸區(qū)18。
在有源區(qū)的表面上，形成二氧化硅的柵極絕緣膜13和多晶硅的柵極15，并將其圖案化成每個柵極的形狀。在讀取電路區(qū)域中，通過使用柵極作為掩模的一部分，在p型阱PW4中形成低雜質(zhì)濃度n型區(qū)16，由此形成每個晶體管的源極/漏極區(qū)。在浮動擴散區(qū)FD和復位晶體管RST的漏極中形成高雜質(zhì)濃度接觸區(qū)18。
側(cè)壁間隔物SW形成在源極跟隨器晶體管SFT和選擇晶體管SLT的柵極側(cè)壁上。用于形成側(cè)壁間隔物SW的二氧化硅膜24沒有被蝕刻，而是被留在光電二極管PD、轉(zhuǎn)移柵極TG、浮動擴散區(qū)FD及復位晶體管RST上。高雜質(zhì)濃度n型區(qū)17形成在源極跟隨器晶體管SFT和選擇晶體管SLT的源極/漏極區(qū)中。硅化物層19形成在源極跟隨器晶體管SFT和選擇晶體管SLT的源極/漏極區(qū)上以及柵極上。
氮化硅膜26形成在二氧化硅膜24上，并且光電二極管的電荷聚積區(qū)20上面的氮化硅膜被去除。在電荷讀取電路區(qū)域中，氮化硅膜26覆蓋源極跟隨器晶體管SFT和選擇晶體管SLT的源極/漏極區(qū)的表面。也就是說，在這個區(qū)域中形成接觸孔時，氮化硅膜26能夠用作蝕刻停止層。
圖4D在左下劃陰影區(qū)中示出用于蝕刻二氧化硅膜24的抗蝕圖案RP6，以及在右下劃陰影區(qū)中示出用于蝕刻氮化硅膜26的抗蝕圖案RP7?？刮g圖案RP6使二氧化硅膜留在光電二極管上，而抗蝕圖案RP7的開口去除了光電二極管上面的氮化硅膜。在由虛線表示的區(qū)域中，盡管在形成樣本時氮化硅膜沒有被去除，但是該氮化硅膜也可以被去除。但是，為了對浮動擴散區(qū)FD有效進行氫化處理，優(yōu)選去除氮化硅膜。
在氮化硅膜26上形成二氧化硅的第一層間絕緣膜30，并且穿過第一層間絕緣膜形成接觸孔，所述接觸孔到達晶體管的源極/漏極區(qū)和浮動擴散區(qū)的接觸區(qū)。鎢塞32被埋置在接觸孔中。對于源極跟隨器晶體管SFT和選擇晶體管SLT，由于在襯底上形成蝕刻停止膜26，因此能夠以高精度進行蝕刻，從而形成無邊界(border-less)接觸。所示的位于選擇晶體管SLT右側(cè)的W塞32無邊界接觸地移到源極/漏極區(qū)的右側(cè)并疊在STI11上。但是，由于通過使用氮化硅膜26作為蝕刻停止層能夠?qū)崿F(xiàn)高精度蝕刻，因此可以防止STI11被深度蝕刻。對于浮動擴散區(qū)FD的接觸區(qū)18和與浮動擴散區(qū)連接的復位晶體管的源極/漏極區(qū)的接觸區(qū)，二氧化硅膜24被留在氮化硅膜26下方。因此，此鎢塞32不是無邊界接觸，從而將位置對準界限設置為例如約0.1μm。
第一鋁布線34形成在第一層間絕緣膜30上并被二氧化硅的第二層間絕緣膜36覆蓋，第二層間絕緣膜的表面被平坦化。通孔形成在第二層間絕緣膜36中，并且通路導體38(W塞)被埋置在通孔中。類似地，第二鋁布線40形成在第二層間絕緣膜36上并被第三層間絕緣膜42覆蓋。根據(jù)需要，可形成多個W塞的通路導體。第三鋁布線50形成在第三層間絕緣膜上并被二氧化硅的絕緣膜52覆蓋。氮化硅覆蓋膜58形成在絕緣膜52上。通過利用第三鋁布線50的某些部分形成焊盤。焊盤上方和焊盤上的覆蓋膜58和絕緣膜52被去除。
圖4E和4F示出第一、第二及第三鋁布線的布局。在圖4E中，左下劃陰影表示第一鋁布線，而右下劃陰影表示第二鋁布線。復位線RL、轉(zhuǎn)移線TL1和TL2、選擇線SL等由第一鋁布線形成。電壓線VRL、信號線SGL等由第二鋁布線形成。圖4F示出第三鋁布線的圖案。第三鋁布線構(gòu)成電壓供應平面，并且其在像素上方具有開口以構(gòu)成遮光膜。
在上述結(jié)構(gòu)中，由于在光電二極管區(qū)域中半導體表面被二氧化硅膜覆蓋，因此在蝕刻和去除氮化硅蝕刻停止膜期間能夠減少半導體表面的損壞。由于將氮化硅膜從像素區(qū)域去除，因此能夠防止氮化硅膜中的入射光衰減。光電二極管區(qū)域中的二氧化硅膜用作形成硅化物層時的掩模，從而在光電二極管區(qū)中不會形成硅化層。如果形成硅化層，則這一層可能成為噪聲源。
在電荷讀取電路區(qū)域中，能夠形成二氧化硅絕緣體的側(cè)壁間隔物，從而能夠形成微型精細晶體管。由于能夠形成硅化物層，因此能夠形成具有低電阻、高速運行的晶體管。在電荷讀取電路區(qū)域中，由于形成覆蓋晶體管的源極/漏極區(qū)的蝕刻停止層，因此能夠?qū)崿F(xiàn)高精度蝕刻，從而能夠采用無邊界接觸。能夠在狹窄的區(qū)域中有效地形成晶體管。
參照圖5A至5I和圖5S至5V，將對圖3所示結(jié)構(gòu)的制造工藝進行描述。
如圖5A所示，形成由氮化硅膜制成的掩模，以在p型硅襯底10的表面層中形成溝槽。通過蝕刻硅襯底約400nm形成溝槽，通過高密度等離子體CVD形成二氧化硅膜，并將其埋置在溝槽中，并且通過化學機械拋光(CMP)來去除多余的部分，由此通過淺溝道隔離(STI)形成元件隔離區(qū)11。之后去除掩模。
如圖5B所示，在外圍電路區(qū)域中，注入雜質(zhì)離子，以形成p型阱PW和n型阱NW，進而形成CMOS電路。首先，形成用以向p型阱中進行離子注入的掩模，并以加速能量為300keV且劑量為3×1013cm-2(下文表示為3E13)注入B+離子，以形成深p型阱PW1-1。接下來，以加速能量為30keV、劑量為5E12及入射角為7度注入B+離子，由此形成調(diào)整閾值的p型阱PW1-2。
在去除形成p型阱的掩模之后，形成用于形成n型阱的掩模。首先，以加速能量為600keV且劑量為3E13注入P+離子，以形成深n型阱NW1-1。接下來，以加速能量為160keV、劑量為2E13至3E13及入射角為7度注入As+離子，由此形成調(diào)整閾值的n型阱NW1-2。下面，將根據(jù)需要描述外圍電路中的CMOS結(jié)構(gòu)。
如圖5C所示，在像素區(qū)域中，通過以加速能量為300keV且劑量為1E13注入B+離子來形成圍繞光電二極管區(qū)域的深p型阱PW2。通過以加速能量為144keV、劑量為2E12及入射角為7度注入B+離子，并進一步以加速能量為30keV、劑量為2E12及入射角為7度注入B+離子，來形成用于形成光電二極管的陽極區(qū)的p型阱PW3。將劑量設置為約等于外圍電路區(qū)域中用于調(diào)整閾值的離子注入的劑量的一半。因此轉(zhuǎn)移柵極TG下面的閾值電壓Vt設置得較低。
在電荷讀取電路區(qū)域中，以加速能量為30keV、劑量為5E12及入射角為7度進一步注入B+離子，以形成調(diào)整閾值的p型阱PW4。此劑量與外圍電路區(qū)域中n溝道晶體管的閾值調(diào)整區(qū)的劑量近似為相同程度。
如圖5D所示，形成具有用以露出光電二極管的電荷聚積區(qū)20的開口的掩模，并且通過以加速能量為325keV、劑量為2E12及入射角為7度注入P+離子，進一步以加速能量為207keV、劑量為2E12及入射角為7度注入P+離子，更進一步以加速能量為135keV、劑量為2E12及入射角為7度注入P+離子來形成被p型阱PW3圍繞的n型區(qū)20。
在去除掩模且露出清潔的半導體表面之后，通過在800℃進行熱氧化而形成約8nm厚的二氧化硅膜13，并且在二氧化硅膜的表面上通過CVD沉積約180nm厚的多晶硅膜15。除了外圍電路的p溝道晶體管區(qū)域之外，以加速能量為20keV、劑量為4E15及入射角為7度將P+離子注入到多晶硅膜15中，以形成低電阻n型多晶硅層15。之后，在800℃進行60分鐘退火，以激活注入的雜質(zhì)離子。
在多晶硅層15上形成抗蝕圖案RP4，并蝕刻多晶硅層15，以形成絕緣柵極結(jié)構(gòu)。然后去除抗蝕圖案RP4。
如圖5E所示，光電二極管區(qū)和外圍電路的p溝道晶體管區(qū)被抗蝕掩模覆蓋，并且以加速能量為20keV且劑量為4E13注入P+離子，以形成低雜質(zhì)濃度源極/漏極擴散層16n(LDD或延伸部分)。形成在相應于光電二極管區(qū)的區(qū)域中具有開口的抗蝕圖案，并以加速能量為10keV、劑量為2E13及入射角為7度注入B+離子，以形成埋置光電二極管的p型擴散層22。由于電荷聚積區(qū)20的pn設置為結(jié)遠離硅襯底表面，因此能夠抑制噪聲。
圖5S示出在外圍電路區(qū)域中形成絕緣柵極結(jié)構(gòu)并在每個絕緣柵極結(jié)構(gòu)的兩側(cè)形成延伸區(qū)16n和16p的狀態(tài)。例如，通過以加速能量為7keV且劑量為約1E13至2E13注入B+離子而形成延伸區(qū)16p。
如圖5F所示，形成在相應于浮動擴散區(qū)和復位晶體管的接觸區(qū)的區(qū)域中具有開口的抗蝕掩模，并以加速能量為15keV且劑量為2E15注入P+離子，以形成n型高雜質(zhì)濃度區(qū)18。然后去除抗蝕掩模。
在約750℃通過高溫CVD沉積約100nm厚的HTO二氧化硅膜24。形成覆蓋光電二極管、浮動擴散區(qū)FD及復位晶體管RST的抗蝕圖案RP6，并通過反應離子蝕刻(RIE)各向異性地蝕刻二氧化硅膜24，以僅在柵極側(cè)壁上留下側(cè)壁間隔物。然后去除抗蝕圖案RP6。通過這些工序，在電荷讀取電路和外圍電路中的所需晶體管的柵極側(cè)壁上形成側(cè)壁間隔物，并且光電二極管、浮動擴散區(qū)及復位晶體管的表面被二氧化硅膜24覆蓋，該二氧化硅膜24用作用于硅化工藝的掩模。二氧化硅膜24也用作用于后序蝕刻工藝的保護膜。
如圖5G所示，外圍電路的p溝道晶體管區(qū)被抗蝕圖案覆蓋，以加速能量為13keV且劑量為2E15注入P+離子，以形成高雜質(zhì)濃度區(qū)17n。
圖5T示出外圍電路區(qū)域。在柵極側(cè)壁上形成二氧化硅的側(cè)壁間隔物SW之后，通過上述n型雜質(zhì)離子注入形成n型高雜質(zhì)濃度源極/漏極區(qū)17n。通過利用抗蝕掩模覆蓋像素區(qū)和外圍電路的n溝道晶體管區(qū)，以加速能量為5keV且劑量為2E15注入B+離子，以形成p型高雜質(zhì)濃度區(qū)17p。然后去除抗蝕圖案。在1000℃進行約10秒的快速熱退火(RTA)，以激活注入的雜質(zhì)離子。
回到圖5G，使用氫氟酸處理硅表面。盡管通過氫氟酸處理等使左側(cè)二氧化硅膜24變薄，但在此階段留下約60nm厚的二氧化硅膜24。然后，通過濺射形成Co膜，并在約520℃進行幾十秒的RTA，以使Co膜與下面的硅表面發(fā)生硅化反應，從而形成初始硅化物膜。通過SCI清洗或通過過氧化氫銨(ammonium hydrogen peroxide)溶液洗去二氧化硅膜上未反應的Co膜，以僅留下硅化物膜。在約840℃進行幾十秒的RTA，以將硅化物膜變成低電阻硅化物膜19。由于在留下二氧化硅膜14的區(qū)域中沒有露出硅表面，因此沒有形成硅化物層。在形成硅化物層19之后，通過CVD在整個襯底表面上沉積約70nm厚的氮化硅膜26。
圖5U示出形成氮化硅膜26之后外圍電路區(qū)域的結(jié)構(gòu)。每個晶體管具有形成在柵極側(cè)壁上的側(cè)壁間隔物SW、延伸部分16、高雜質(zhì)濃度源極/漏極區(qū)17，及源極/漏極區(qū)和柵極上的硅化物層19。
如圖5H所示，形成抗蝕圖案RP7，其具有在相應于光電二極管的電荷聚積區(qū)20和浮動擴散區(qū)的區(qū)域中延伸的開口，并且蝕刻氮化硅膜26，以在氮化硅膜16中形成開口28。通過使用O2+CHF3作為蝕刻劑進行蝕刻，并且二氧化膜和氮化物膜之間的蝕刻速率之比為大約2.5。在蝕刻并去除70nm厚的氮化硅膜并進行30％的過蝕刻之后，二氧化膜的厚度減少量約為9nm。由于留下50nm厚的二氧化硅膜，能夠有效防止蝕刻和去除氮化硅膜期間帶來的損壞。在轉(zhuǎn)移柵極的部分表面上的氮化硅膜26被去除，從而使氮化硅的側(cè)壁26r被留在開口28中轉(zhuǎn)移柵極TG的側(cè)面上。然后去除抗蝕圖案RP7。
如圖5I所示，通過使用四乙基原硅酸鹽(TEOS)作為源材料進行等離子體CVD，在整個襯底表面上沉積約1000nm厚的二氧化硅膜30。然后，進行CMP，以將二氧化硅膜的表面平坦化。首先，通過使用在相應于浮動擴散區(qū)和復位晶體管的接觸區(qū)的區(qū)域中具有開口的抗蝕圖案，蝕刻接觸孔。也就是說，通過使用C4F8+Ar作為蝕刻劑，蝕刻二氧化硅膜30，并且此蝕刻在氮化硅膜26的表面上停止。將蝕刻劑氣體變?yōu)镺2+CHF3，以蝕刻氮化硅膜26和二氧化硅膜24。通過位置對準界限來進行此蝕刻。以這種方式，形成到達接觸區(qū)18的接觸孔CH1。
接下來，為了形成用于每個晶體管的源極/漏極區(qū)的接觸孔，形成抗蝕圖案，并蝕刻二氧化硅膜30和氮化硅膜26。通過使用C4F8+Ar作為蝕刻劑氣體蝕刻二氧化硅膜30，并通過使用O2+CHF3作為蝕刻劑氣體蝕刻氮化硅膜。因為硅表面被蝕刻停止層覆蓋，從而能夠以無邊界接觸方式高精度地進行此蝕刻。以這種方式，形成接觸孔CH2。
在形成接觸孔CH1和CH2之后，通過濺射形成約30nm厚的Ti層和約50nm厚的TiN層，然后通過CVD形成約300nm厚的W層。去除絕緣膜上多余的金屬層，以形成W塞32。在形成W塞32之后，在450℃進行約60分鐘的氫退火。
圖5V示出在外圍電路區(qū)域中形成W塞的狀態(tài)。以無邊界接觸方式形成源極/漏極區(qū)上的W塞32。
如圖3所示，通過濺射在第一層間絕緣膜30上形成約30nm厚的Ti層、50nm厚的TiN層、約400nm厚的Al層、約5nm厚的Ti層、以及約50nm厚的TiN層。通過光刻及蝕刻工藝形成布線圖案，以形成第一金屬布線34。通過高密度等離子體CVD形成約750nm厚的具有良好埋置性能的二氧化硅膜，以覆蓋第一金屬布線34。在這層二氧化硅膜上，沉積約1100nm厚的等離子體TEOS氧化物膜。通過CMP將TEOS氧化物膜的表面平坦化，并在TEOS氧化物膜上形成第二層間絕緣膜36。形成用于通路接觸的抗蝕圖案，并形成到達第一金屬布線34的通孔。通過與上述類似的工藝在通孔中埋置W塞38。
通過與上述類似的工藝形成第二金屬布線40，并形成覆蓋第二金屬布線40的第三層間絕緣膜42。在通過類似的工藝形成W塞之后，在第三層間絕緣膜42上形成第三金屬布線50。第三金屬布線50的一部分構(gòu)成焊盤。形成與上述層間絕緣膜具有相同結(jié)構(gòu)的絕緣膜52，并且在將其表面平坦化之后，通過等離子體CVD沉積約500nm厚的氮化硅覆蓋膜58。去除焊盤區(qū)域中的覆蓋膜58和絕緣膜52，以露出焊盤。在露出焊盤之后，在400℃至450℃進行約30至60分鐘的氫退火。
通過上述工藝形成樣本。為進行比較，也通過不去除光電二極管上的氮化硅膜形成比較樣本。測量和比較這兩種樣品。光電二極管上的氮化硅膜被去除的樣本靈敏度增加約25％，而暗電流減少約20％。通過分別以不會使光電二極管飽和的范圍內(nèi)的恒定光量、進行具有短曝光時間的第一圖像檢測和具有長曝光時間的第二圖像檢測，并通過計算由第一和第二圖像檢測之間的信號差除以曝光時間差所獲得的每單位(曝光)時間的信號量，來測量靈敏度。通過分別在沒有光的暗狀態(tài)、進行具有短曝光時間的第一圖像檢測和具有長曝光時間的第二圖像檢測，并通過計算由第一和第二圖像檢測之間的信號差除以曝光時間差所獲得的每單位(曝光)時間的信號量，來測量暗電流(在暗狀態(tài)隨時間增大的信號被認為是暗電流)。具有氮化硅膜時的550mV/LXsec的靈敏度和0.175fA的暗電流被改善為沒有氮化硅膜時的700mV/LXsec的靈敏度和0.14fA的暗電流。
靈敏度提高的一個原因可歸結(jié)為由于去除光電二極管上的氮化硅膜，因此抑制了光衰減，并且由于光學界面的減少從而減少了反射。但是，僅通過這個原因就能夠說明靈敏度提高了25％是不確定的?？梢哉J為通過去除光電二極管上的氮化硅膜，通過氫退火將氫充分引入到襯底中，從而減少暗電流和漏電流并抑制噪聲。由于通過二氧化硅膜保護光電二極管的硅表面，可以認為在蝕刻和去除氮化硅膜期間也抑制了硅表面的損壞。
在半導體表面上形成二氧化硅的側(cè)壁間隔物和形成氮化硅的區(qū)域中，可實現(xiàn)無邊界接觸。在這個區(qū)域中，能夠采用微小的精細設計尺度。即使通過等離子體CVD在氮化硅膜26下面沉積約20nm厚的二氧化硅膜，并且通過等離子體CVD在二氧化硅膜上沉積約70nm厚的氮化硅膜，仍能夠?qū)崿F(xiàn)無邊界接觸。優(yōu)選地，在氮化硅膜下面形成的二氧化硅膜的厚度設置為30nm或者更薄，以實現(xiàn)無邊界接觸。
在上述樣本中，第三金屬布線50在光電二極管PD上方具有開口，并用作覆蓋其他區(qū)域的遮光膜。盡管在上述實施例中沒有形成濾色鏡和顯微透鏡，但很明顯也可以形成濾色鏡和顯微透鏡。
如圖6A所示，在圖3所示的結(jié)構(gòu)上形成平坦化的膜之后，在平坦化的表面上形成濾色鏡。圖6A簡要示出R、G及B的Bayer布局。通過形成R、G及B層中的每一層，并將每一層圖案化，形成濾色鏡。在形成濾色鏡之后，形成平坦化的膜，以將其表面平坦化。
如圖6B所示，在平坦化的層上形成抗蝕層，并將該抗蝕層圖案化成圓形。左側(cè)抗蝕層被加熱，以使它們流動。由于表面張力，因此每一抗蝕層的表面變成球形并且形成透鏡形狀。以這種方式形成顯微透鏡μL。
在上述實施例中，盡管每個晶體管的側(cè)壁間隔物由二氧化硅制成，但是側(cè)壁間隔物可由氮化硅制成。
圖7A和7B示出根據(jù)第二實施例用于半導體圖像傳感器的制造工藝。首先，圖5A至5E所示的工藝以與第一實施例類似的方式執(zhí)行。代替沉積二氧化硅膜24，沉積氮化硅膜25作為第一絕緣膜。在晶體管區(qū)中，形成露出晶體管區(qū)的至少部分區(qū)域的抗蝕掩模RP6，并通過RIE蝕刻氮化硅膜25，以形成側(cè)壁間隔物SW。然后去除抗蝕掩模RP6。在圖7A所示的工藝之后，執(zhí)行圖5G所示的工藝。
圖7B為相應于圖5I的剖視圖。不執(zhí)行圖5H所示第二絕緣膜的開口形成工藝。由此，在光電二極管上形成氮化硅的第一絕緣膜25和氮化硅的第二絕緣膜26的疊層結(jié)構(gòu)。由于疊層結(jié)構(gòu)的膜是相同的氮化硅膜，從而可以不形成光學界面。然后，執(zhí)行與圖5I所示類似的工藝，以獲得圖7B所示的結(jié)構(gòu)。然后，類似于第一實施例，形成多層布線結(jié)構(gòu)、濾色鏡及顯微透鏡，以完成半導體圖像傳感器。
在本實施例中，光電二極管被兩層氮化硅層25和26覆蓋。為了抑制在氮化硅膜中的光衰減，優(yōu)選通過低溫低壓(LP)CVD形成氮化硅膜25和26的至少其中之一，低溫低壓(LP)CVD在約500℃的低溫下形成氮化硅膜。
在本實施例中，光電二極管的硅表面被氮化硅膜覆蓋，并且在氮化硅膜上形成具有較低折射率的二氧化硅膜。在硅、氮化硅及二氧化硅之間形成提供逐漸降低的折射率的界面，從而可減少界面處的反射。
由于在通過低溫LP-CVD形成的氮化硅膜中減少了光衰減，從而期望得到提高的靈敏度。由于在具有側(cè)壁間隔物的晶體管的半導體表面上形成蝕刻停止層，從而能夠?qū)崿F(xiàn)無邊界接觸。通過去除不會不利地影響光電二極管功能的區(qū)域中的氮化硅膜，可以增強氫退火的效果。
結(jié)合優(yōu)選實施例描述了本發(fā)明。本發(fā)明不僅限于上述實施例。對于本領域的技術(shù)人員而言，顯然可進行其他各種修改、改進、組合等。
權(quán)利要求
1.一種半導體圖像傳感器，包括半導體襯底，其具有許多個像素，所述半導體襯底包括第一區(qū)和第二區(qū)，所述第一區(qū)包含光電二極管的電荷聚積區(qū)和浮動擴散區(qū)，所述第二區(qū)包含均具有柵極和源極/漏極區(qū)的多個晶體管；第一二氧化硅膜，其形成在所述半導體襯底上方，覆蓋所述第一區(qū)中的所述電荷聚積區(qū)的表面，并形成為所述第二區(qū)中至少一些晶體管的柵極側(cè)壁上的側(cè)壁間隔物；以及氮化硅膜，其形成所述第一二氧化硅膜上方，覆蓋所述第二區(qū)中的源極/漏極區(qū)并且至少在所述第一區(qū)中的所述電荷聚積區(qū)上方的區(qū)域中具有開口。
2.如權(quán)利要求1所述的半導體圖像傳感器，還包括導電塞，其穿過所述氮化硅膜，并且在所述第二區(qū)中的所述至少一些晶體管的源極/漏極區(qū)上形成無邊界接觸。
3.如權(quán)利要求1所述的半導體圖像傳感器，還包括第二二氧化硅膜，其具有30nm或更薄的厚度，并且形成在所述氮化硅膜與所述第二區(qū)中的所述至少一些晶體管的源極/漏極區(qū)之間。
4.如權(quán)利要求1所述的半導體圖像傳感器，還包括硅化物層，其形成在所述第二區(qū)中的所述至少一些晶體管的源極/漏極區(qū)上，其中所述第一區(qū)不具有所述硅化物層。
5.如權(quán)利要求1所述的半導體圖像傳感器，其中所述第一區(qū)包括包含所述第一二氧化硅層與所述氮化硅層的疊層的部分。
6.如權(quán)利要求1所述的半導體圖像傳感器，其中所述開口露出所述浮動擴散區(qū)上方的至少部分區(qū)域。
7.一種半導體圖像傳感器，包括半導體襯底，其具有許多個像素，所述半導體襯底包括第一區(qū)以及第二區(qū)，所述第一區(qū)包含光電二極管的電荷聚積區(qū)和浮動擴散區(qū)，所述第二區(qū)包含均具有柵極和源極/漏極區(qū)的多個晶體管；第一氮化硅膜，其形成在所述半導體襯底上方，覆蓋所述第一區(qū)中的所述電荷聚積區(qū)的表面，并形成為所述第二區(qū)中至少一些晶體管的柵極側(cè)壁上的側(cè)壁間隔物；第二氮化硅膜，其形成所述第一氮化硅膜上方，并覆蓋所述第二區(qū)中的所述至少一些晶體管的源極/漏極區(qū)；以及導電塞，其穿過所述第二氮化硅膜，并且在所述第二區(qū)中的所述至少一些晶體管的源極/漏極區(qū)上形成無邊界接觸。
8.如權(quán)利要求7所述的半導體圖像傳感器，其中所述第一和第二氮化硅膜的至少其中之一是在550℃或更低的溫度下通過低壓CVD形成的膜。
9.如權(quán)利要求7所述的半導體圖像傳感器，還包括二氧化硅膜，其具有30nm或更薄的厚度，并且形成在所述第二氮化硅膜與所述第二區(qū)中的所述至少一些晶體管的源極/漏極區(qū)之間。
10.如權(quán)利要求7所述的半導體圖像傳感器，還包括硅化物層，其形成在所述第二區(qū)中的所述至少一些晶體管的源極/漏極區(qū)上，其中所述第一區(qū)不具有所述硅化物層。
11.一種半導體圖像傳感器，包括半導體襯底，其具有許多個像素，所述半導體襯底包括第一區(qū)和第二區(qū)，所述第一區(qū)包含光電二極管的電荷聚積區(qū)和浮動擴散區(qū)，所述第二區(qū)包含電荷檢測電路，所述電荷檢測電路用于檢測從所述電荷聚積區(qū)到所述浮動擴散區(qū)轉(zhuǎn)移的電荷，并由均具有柵極和源極/漏極區(qū)的多個晶體管構(gòu)成；第一絕緣膜，其形成在所述半導體襯底上方，覆蓋所述第一區(qū)中的所述電荷聚積區(qū)的表面，并形成為所述第二區(qū)中至少一些晶體管的柵極側(cè)壁上的側(cè)壁間隔物；以及第二絕緣膜，其形成所述第一絕緣膜上方，并覆蓋所述第二區(qū)中的所述至少一些晶體管的源極/漏極區(qū)。
12.如權(quán)利要求11所述的半導體圖像傳感器，其中所述第一和第二絕緣膜由不同材料制成。
13.如權(quán)利要求12所述的半導體圖像傳感器，其中所述第一絕緣膜是二氧化硅膜，而所述第二絕緣膜是氮化硅膜。
14.如權(quán)利要求11所述的半導體圖像傳感器，其中所述第二絕緣膜至少在所述第一區(qū)中的所述電荷聚積區(qū)上方的區(qū)域中具有開口。
15.如權(quán)利要求13所述的半導體圖像傳感器，其中所述第一和第二絕緣膜由氮化硅或氧氮化硅制成。
16.如權(quán)利要求11所述的半導體圖像傳感器，還包括多個導電塞，每個導電塞穿過所述第二絕緣膜，并且在所述第二區(qū)中的所述至少一些晶體管的源極/漏極區(qū)上形成無邊界接觸。
17.如權(quán)利要求11所述的半導體圖像傳感器，還包括硅化物層，其形成在所述第二區(qū)中的所述至少一些晶體管的源極/漏極區(qū)上，其中所述第一區(qū)不具有所述硅化物層。
全文摘要
本發(fā)明提供一種MOS圖像傳感器，其包括半導體襯底，其具有許多個設置成矩陣形式的像素，該半導體襯底包括包含光電二極管的電荷聚積區(qū)和浮動擴散區(qū)的第一區(qū)以及包含多個晶體管的第二區(qū)，每個晶體管具有柵極和源極/漏極區(qū)；第一二氧化硅膜，其形成在該半導體襯底上方，覆蓋該第一區(qū)中的該電荷聚積區(qū)的表面，并形成為該第二區(qū)中至少一些晶體管的柵極側(cè)壁上的側(cè)壁間隔物；以及氮化硅膜，其形成該第一二氧化硅膜上方，覆蓋該第二區(qū)中的源極/漏極區(qū)并且至少在該第一區(qū)中的該電荷聚積區(qū)上方的區(qū)域中具有開口。本發(fā)明提供的半導體圖像傳感器具有高靈敏度并能夠以低噪聲提供輸出。
文檔編號H01L31/10GK1835243SQ20051010632
公開日2006年9月20日 申請日期2005年9月22日 優(yōu)先權(quán)日2005年3月17日
發(fā)明者大川成美, 竹田重利, 石原行宏, 林一樹, 直理修久, 千千巖雅弘 申請人:富士通株式會社