專利名稱：半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法，尤其是適用于場電極的形成方法中適宜的方法。
背景技術(shù)：
以往的半導(dǎo)體裝置中，例如，如專利文獻(xiàn)1、2中所公開，為了獲得電場效應(yīng)型晶體管高耐壓化，公開了一種在覆蓋電場效應(yīng)型晶體管的絕緣膜上形成場電極，并在柵極或源極上連接場電極的方法。
進(jìn)而，例如，專利文獻(xiàn)3中，為了提高漏極耐壓，公開了一種設(shè)置偏置柵極區(qū)域，使之構(gòu)成為漏極區(qū)域側(cè)的雜質(zhì)濃度逐段地高于柵極區(qū)域側(cè)的雜質(zhì)濃度的方法。
再有，例如，專利文獻(xiàn)4中，公開了一種方法，為了提高晶體管的耐壓，使與漏極擴(kuò)散區(qū)域相接觸的漏電極形成為可從硅活性層的表面達(dá)到絕緣基板。
特開平9-45909號公報(bào)[專利文獻(xiàn)2]特開平9-205211號公報(bào)[專利文獻(xiàn)3]特開平7-211917號公報(bào)[專利文獻(xiàn)4]特開平8-37306號公報(bào)然而，在以往的場電極結(jié)構(gòu)中，是在覆蓋電場效應(yīng)型晶體管的絕緣膜上形成場電極。為此，需要配置場電極，以避免柵電極或源極/漏極相接觸，但存在的問題是在柵極端或場電極端處，由于電場集中而導(dǎo)致耐壓降低。
另外，在SOI晶體管中，從SOI的Si膜表面付與漏極電位時(shí)，漏極的偏置層或高濃度雜質(zhì)擴(kuò)散層與埋入的氧化膜界面處產(chǎn)生高電壓。為此存在的問題是在漏極的偏置層或高濃度雜質(zhì)擴(kuò)散層與埋入的氧化膜界面處，會產(chǎn)生局部的強(qiáng)電場，從而妨礙了SOI晶體管高耐壓化。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種既緩解場電極的配置制約，又能形成場電極的半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。
為了解決上述課題，根據(jù)本發(fā)明半導(dǎo)體裝置的一種形態(tài)，其特征是具備在半導(dǎo)體層上形成的柵電極；在上述半導(dǎo)體層上形成的，配置在上述柵電極側(cè)方的源極/漏極層；和介由絕緣層配置在上述半導(dǎo)體層背面?zhèn)鹊膱鲭姌O。
據(jù)此，能提高場電極的配置自由度，而不會受到柵電極和源極/漏極相接觸等配置的制約，并能在引起電場集中的部分配置場電極。由此，能提高電場效應(yīng)型晶體管的設(shè)計(jì)自由度，同時(shí)又能獲得電場效應(yīng)型晶體管的高耐壓化。
根據(jù)本發(fā)明半導(dǎo)體裝置的一種形態(tài)，其特征是上述半導(dǎo)體層形成在絕緣基板上，上述半導(dǎo)體層是多晶半導(dǎo)體或非結(jié)晶半導(dǎo)體。
據(jù)此，能提供一種既能提高場電極的配置自由度，又能形成TFT(ThinFilm Transistor)結(jié)構(gòu)，廉價(jià)，可靠性高的高耐壓IC。
根據(jù)本發(fā)明半導(dǎo)體裝置的一種形態(tài)，其特征是上述半導(dǎo)體層介由絕緣膜形成在半導(dǎo)體基板上，上述半導(dǎo)體層是單晶半導(dǎo)體。
據(jù)此，既提高了場電極的配置自由度，又能在半導(dǎo)體基板上形成SOI晶體管。由此，既提高了耐壓，又能低消耗電力和高速工作，并能形成容易底電壓驅(qū)動的晶體管。
另外，通過在半導(dǎo)體層的背面?zhèn)扰渲脠鲭姌O，可由場電極對漏極電位進(jìn)行密封。由此，即使由SOI的Si膜表面付與漏極電位時(shí)，也能防止漏極偏置層或高濃度雜質(zhì)擴(kuò)散層與埋入的氧化膜界面產(chǎn)生高電壓。其結(jié)果可防止在漏極偏置層或高濃度雜質(zhì)擴(kuò)散層與埋入的氧化膜界面處產(chǎn)生局部很強(qiáng)的電場，并能獲得SOI晶體管的高耐壓化。
另外，根據(jù)本發(fā)明半導(dǎo)體裝置的一種形態(tài)，其特征是上述場電極設(shè)定為與上述柵電極或源極層相同電位，通過漏極側(cè)的通道端從通道區(qū)域延伸。
據(jù)此，可緩解漏極側(cè)通道端的電場，并能提高電場效應(yīng)型晶體管的耐壓。
另外，根據(jù)本發(fā)明半導(dǎo)體裝置的一種形態(tài)，其特征是上述場電極設(shè)定為與上述柵電極或源電極層相同電位，并通過漏極側(cè)的柵電極端，從通道區(qū)域延伸。
據(jù)此，可緩解漏極側(cè)柵電極端的電場，并能提高電場效應(yīng)型晶體管的耐壓。
另外，根據(jù)本發(fā)明半導(dǎo)體裝置的一種形態(tài)，其特征是還具備在上述半導(dǎo)體層上形成的，配置在上述柵電極和上述漏極層之間的偏置柵極層，上述場電極設(shè)定為與上述柵電極或源極層相同電位，并通過偏置柵極層端從通道區(qū)域延伸。
據(jù)此，可緩解偏置柵極層端的電場，并能提高電場效應(yīng)型晶體管的耐壓。
另外，根據(jù)本發(fā)明半導(dǎo)體裝置的一種形態(tài)，其特征是具備上述場電極在上述半導(dǎo)體層外側(cè)露出的露出部，上述柵電極或源極層連接在上述場電極的露出部。
據(jù)此，即使將場電極配置在半導(dǎo)體層的背面?zhèn)?，也能很容易地將場電極與柵電極或源極層連接。由此，既抑制了制造工序的復(fù)雜化，又能提高場電極的配置自由度，并能獲得電場效應(yīng)型晶體管的高耐壓化。
根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法的一種形態(tài)，其特征是具備如下工序即，在與第1絕緣層上層疊的第1半導(dǎo)體層上，介由第2絕緣層形成第2半導(dǎo)體層的工序；通過將上述第2半導(dǎo)體層圖案形成，使上述第2絕緣層的一部分露出的工序；通過將上述露出的上述第2絕緣層和上述第1半導(dǎo)體層圖案形成，以使上述第1半導(dǎo)體層從上述第2半導(dǎo)體層露出，露出一部分上述第1絕緣層的工序；通過對上述第1半導(dǎo)體層進(jìn)行熱氧化，在上述第1半導(dǎo)體層表面上形成柵絕緣膜的工序；從上述第2半導(dǎo)體層露出的上述第1半導(dǎo)體層上除去上述第2絕緣層的工序；在上述柵絕緣膜上形成與上述第1半導(dǎo)體層連接的柵電極的工序；和將配置在上述柵電極側(cè)方的源極/漏極層形成在上述第2半導(dǎo)體層上的工序。
據(jù)此，可將第1半導(dǎo)體層作為場電極發(fā)揮功能，既能在第2半導(dǎo)體層上形成SOI晶體管，又能在形成SOI晶體管的第2半導(dǎo)體層背面上配置場電極。由此，不受柵電極和源極/漏極相接觸等的配置制約、能在引起電場集中的部分上配置場電極，既能獲得電場效應(yīng)型晶體管的低耗電化、底電壓驅(qū)動化、和高速化，又能獲得電場效應(yīng)型晶體管的高耐壓化。
另外，根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法的一種形態(tài)，其特征是包括以下工序，即，將蝕刻速度比第1半導(dǎo)體層小的第2半導(dǎo)體層，在上述第1半導(dǎo)體層上層疊的層疊結(jié)構(gòu)，在半導(dǎo)體基板上形成多層的工序；設(shè)置使下層的第2半導(dǎo)體層表面露出的階差，同時(shí)使上述第1半導(dǎo)體層和第2半導(dǎo)體層貫通，以形成使上述半導(dǎo)體基板露出第1溝槽的工序；在上述第1溝槽內(nèi)的上述第1半導(dǎo)體層和第2半導(dǎo)體層的側(cè)壁上形成由上述半導(dǎo)體基板上支持上述第2半導(dǎo)體層的支撐體的工序；使側(cè)壁上形成上述支撐體的上述第1半導(dǎo)體層的至少一部分從上述第2半導(dǎo)體層露出的第2溝槽形成工序；通過上述第2溝槽有選擇地蝕刻第1半導(dǎo)體層，除去第1半導(dǎo)體層的工序；通過上述第1溝槽和第2溝槽，對上述半導(dǎo)體基板和上述第2半導(dǎo)體層進(jìn)行熱氧化，形成在上述第2半導(dǎo)體層的背面?zhèn)扰渲玫慕^緣層的工序；通過對上述第2半導(dǎo)體層進(jìn)行熱氧化，在最上層的第2半導(dǎo)體層上形成柵絕緣膜的工序；通過上述柵絕緣膜在最上層的第2半導(dǎo)體層上形成柵電極的工序；將上述柵電極作掩模進(jìn)行離子注入，在最上層的第2半導(dǎo)體層上形成配置在上述柵電極側(cè)方的源極/漏極層的工序；和形成將上述下層的第2半導(dǎo)體層和上述源極層進(jìn)行連接的配線層的工序。
據(jù)此，可通過半導(dǎo)體層的熱氧化形成BOX層，而不會損害半導(dǎo)體層的結(jié)晶質(zhì)量，還能形成SOI晶體管，同時(shí)也能在已形成SOI晶體管的半導(dǎo)體層背面上配置場電極。由此，不受柵電極和源極/漏極相接觸等的配置制約，并能在引起電場集中的部分上配置場電極，既獲得了電場效應(yīng)型晶體管的低耗電化、底電壓驅(qū)動化、和高速化，又獲得了電場效應(yīng)型晶體管的高耐壓化。


圖1是表示本發(fā)明的半導(dǎo)體裝置的第1種實(shí)施方式的簡要構(gòu)成的圖。
圖2是表示圖1的半導(dǎo)體裝置的制造方法的剖面圖。
圖3是表示圖1的半導(dǎo)體裝置的制造方法的剖面圖。
圖4是表示涉及本發(fā)明的第2種實(shí)施方式的半導(dǎo)體裝置的簡要構(gòu)成的圖。
圖5是表示圖4的半導(dǎo)體裝置的制造方法的剖面圖。
圖6是表示涉及本發(fā)明的半導(dǎo)體裝置的制造方法的第3種實(shí)施方式的圖。
圖7是表示涉及本發(fā)明的第3種實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖8是表示涉及本發(fā)明的第3種實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖9是表示涉及本發(fā)明的第3種實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖10是表示涉及本發(fā)明的第3種實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖11是表示涉及本發(fā)明的第3種實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖12是表示本發(fā)明的第3種實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖13是表示涉及本發(fā)明的第3種實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖14是表示涉及本發(fā)明的第3種實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖15是表示涉及本發(fā)明的第3種實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖16是表示涉及本發(fā)明的第3種實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖中
31、101、105a、201-半導(dǎo)體基板，32、34、102、104、104a、104、104b、202、204-絕緣層，33、35、51、52、103、105、203、205-半導(dǎo)體層，36、37、38-溝槽，39-氧化膜，40-埋入絕緣層，41、106、206-柵極絕緣膜，42、107、207-柵極電極，43a、109a、209a-源極層，43b、109b、209d-漏極層，44、47-層間絕緣膜，45a、45b、46a、46b、48-配線層，53-犧牲氧化層，54-抗氧化膜，56-支撐體，57a、57b-空洞部，108、208-側(cè)壁，C1、C2-接觸區(qū)域，105b-氫離子注入層，107a-導(dǎo)電膜，209b、209c-偏置柵極層具體實(shí)施方式
以下參照附圖對本發(fā)明的半導(dǎo)體裝置及其制造方法的實(shí)施方式進(jìn)行說明。
圖1(a)是表示涉及本發(fā)明的第1種實(shí)施方式的半導(dǎo)體裝置的簡要構(gòu)成的平面圖，圖1(b)是表示按圖1(a)中A21-A21’線剖切的剖面圖，圖1(c)是按圖1(a)中B21-B21’線剖切的剖面圖。
圖1中，在半導(dǎo)體基板101上形成絕緣層102，在絕緣層102上形成有半導(dǎo)體層103。此處，半導(dǎo)體層103，在絕緣層102上可進(jìn)行臺面型晶體管(mesa)元件分離。進(jìn)而在半導(dǎo)體層103上形成絕緣層104，在絕緣層104上形成有半導(dǎo)體層105。在此，半導(dǎo)體層105可進(jìn)行臺面型晶體管元件分離，以使半導(dǎo)體層103的一部分從半導(dǎo)體層105露出。
另外，作為半導(dǎo)體基板101和半導(dǎo)體層103、105的材質(zhì)，例如可以使用Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaN、ZnSe等。作為絕緣層102、104，例如可以使用SiO2、SiON或Si3N4等的絕緣層或埋入絕緣膜。而且，作為在絕緣層102上形成半導(dǎo)體層103的半導(dǎo)體基板101，例如，可以使用SOI基板，而作為SOI基板，可以使用SIMOX(Separation by Implanted Ox gen)基板，貼合基板或激光退火基板等。也可以使用藍(lán)寶石、玻璃、或陶瓷等絕緣性基板，以代替半導(dǎo)體基板101。另外，作為半導(dǎo)體層103、105，除了單晶半導(dǎo)體外，也可使用多晶半導(dǎo)體或非晶半導(dǎo)體。還可使用W、Mo等高熔點(diǎn)金屬代替半導(dǎo)體層103。
在半導(dǎo)體層105上，介由柵絕緣膜106形成柵電極107，在柵電極107的側(cè)壁上形成有側(cè)面壁108。在柵電極107的一側(cè)，介由LDD層，在半導(dǎo)體層105上形成源有極層109a，在柵電極107的另一側(cè)，介由LDD層，在半導(dǎo)體層105上形成有漏極層109b。
在此，在半導(dǎo)體層103上，形成著除去了從半導(dǎo)體層105露出的半導(dǎo)體層103上的絕緣層104的接觸區(qū)域C1。于是柵電極107在半導(dǎo)體層103的接觸區(qū)域C1上延伸，通過接觸區(qū)域C1與半導(dǎo)體層103連接著。
據(jù)此，可將半導(dǎo)體層103用作場電極，在形成了電場效應(yīng)型晶體管的半導(dǎo)體層105的背面上配置場電極。由此，可提高場電極的配置自由度，不受柵電極107或配線層等的配置制約，可在引起電場集中的部分上配置場電極。由此，可提高電場效應(yīng)型晶體管的設(shè)計(jì)自由度，同時(shí)也能獲得電場效應(yīng)型晶體管的高耐壓化。
通過在半導(dǎo)體層105的背面?zhèn)扰渲脠鲭姌O，即能由場電極對漏極電位進(jìn)行密封，又能在半導(dǎo)體基板101上形成SOI晶體管。由此，即使由半導(dǎo)體層103表面付與漏極電位的情況下，也能防止在漏極層109b和絕緣層102的界面處產(chǎn)生高電壓。其結(jié)果，可防止在漏極層109b和絕緣層102的界面處產(chǎn)生局部的強(qiáng)電場，既能獲得電場效應(yīng)型晶體管的低耗電化、底電壓驅(qū)動化和高速化，又能獲得電場效應(yīng)型晶體管的高耐壓化。
另外，場電極最好從通道區(qū)域通過漏極層109b側(cè)的通道端或柵電極107端延伸。半導(dǎo)體層103的尺寸也可以做成大于半導(dǎo)體層105的尺寸。據(jù)此，可防止場電極的端部影響到半導(dǎo)體層103，并能提高半導(dǎo)體層103上形成的電場效應(yīng)型晶體管耐壓。
圖2和圖3是表示圖1半導(dǎo)體裝置的制造方法的剖面圖。
圖2(a)中，例如，利用等離子體體CVD等方法，在半導(dǎo)體基板105a上沉積絕緣層104b。然后，向沉積了絕緣層104b的半導(dǎo)體基板105a上，以1016/cm-2左右進(jìn)行氫離子注入，在半導(dǎo)體基板105a內(nèi)形成氫離子注入層105b。此處可以設(shè)定半導(dǎo)體基板105a中氫離子注入層105b的深度，要大于半導(dǎo)體層105的膜厚。
另一方面，在半導(dǎo)體基板101上形成絕緣層102，在絕緣層102上形成著半導(dǎo)體層103。利用等離子體體CVD等方法，在半導(dǎo)體層103上沉積絕緣層104a。另外，通過向半導(dǎo)體層103摻雜As、P、B等雜質(zhì)，以降低半導(dǎo)體層103的電阻率。
然后，將沉積在半導(dǎo)體基板105a上的絕緣層104b和沉積在半導(dǎo)體層103上的絕緣層104a相互貼合在一起。而且，通過將半導(dǎo)體基板105a在400-600℃下進(jìn)行熱處理，以氫離子注入層105b為界，將貼合在半導(dǎo)體基板101上的半導(dǎo)體層105從半導(dǎo)體基板105a上剝離下來。
接著，如圖2(b)所示，通過使貼合在半導(dǎo)體基板101上的半導(dǎo)體層105表面平坦化，并介由絕緣層104形成配置在半導(dǎo)體層103上的半導(dǎo)體層105。作為使半導(dǎo)體層105表面平坦化的方法，例如可使用CMP(化學(xué)的機(jī)械研磨)法。
接著，如圖2(c)所示，通過使用光刻技術(shù)和蝕刻技術(shù)將半導(dǎo)體層105圖案形成，對半導(dǎo)體層105進(jìn)行臺面型晶體管元件分離。
接著，如圖3(a)所示，通過使用光刻技術(shù)和蝕刻技術(shù)將絕緣層104和半導(dǎo)體層103圖案形成，對半導(dǎo)體層103進(jìn)行臺面型晶體管元件分離。在此，將半導(dǎo)體層103圖案形成時(shí)，可進(jìn)行臺面型晶體管元件分離，以使半導(dǎo)體層103的一部分從半導(dǎo)體層105露出。
接著如圖3(b)所示，通過對半導(dǎo)體層105進(jìn)行熱氧化，在半導(dǎo)體層105的表面上形成柵絕緣膜106。
接著，如圖3(c)所示，通過使用光刻技術(shù)和蝕刻技術(shù)將絕緣層104圖案形成，使從半導(dǎo)體層105露出的半導(dǎo)體層103的表面露出，在半導(dǎo)體層103上形成接觸區(qū)域C1。
接著，如圖3(d)所示，利用等離子體體CVD等方法，在半導(dǎo)體基板101的整個(gè)面上沉積導(dǎo)電膜107a。作為導(dǎo)電膜107a，例如，可使用多晶硅。
接著，如圖1所示，通過使用光刻技術(shù)和蝕刻技術(shù)將導(dǎo)電膜107a圖案形成，介由接觸區(qū)域C1，在半導(dǎo)體層105上形成與半導(dǎo)體層103連接的柵電極107。
然后，將柵電極107作為掩模，通過向半導(dǎo)體層105內(nèi)注入As、P、B等雜質(zhì)離子，在半導(dǎo)體層105上形成由配置在柵電極107側(cè)方的低濃度雜質(zhì)導(dǎo)入層構(gòu)成的LDD(Lightly Doped Drain)層。
利用CVD等方法，在形成了LDD的半導(dǎo)體層105上形成絕緣層，通過使用RIE等異向性蝕刻對絕緣層進(jìn)行蝕刻，在柵電極107的側(cè)壁上分別形成側(cè)面壁108。然后，將柵電極107和側(cè)面壁108作掩模，通過向半導(dǎo)體層105內(nèi)注入As、P、B等雜質(zhì)離子，在半導(dǎo)體層105上形成源極層109a和漏極層109b，該源極層109a和漏極層109b是由分別配置在側(cè)面壁108側(cè)方的高濃度雜質(zhì)導(dǎo)入層構(gòu)成。
圖4(a)是表示涉及本發(fā)明的第2種實(shí)施方式的半導(dǎo)體裝置的概略構(gòu)成的平面圖，圖4(b)是圖4(a)中沿A22-A22’線剖切的剖面圖，圖4(c)是圖4(a)中沿B22-B22’線剖切的剖面圖。
圖4中，在半導(dǎo)體基板201上形成絕緣層202、在絕緣層202上形成著半導(dǎo)體層203。此處，半導(dǎo)體層203可在絕緣層202上進(jìn)行臺面型晶體管元件分離。進(jìn)而，在半導(dǎo)體層203上形成絕緣層204，在絕緣層204上形成著半導(dǎo)體層205。此處，半導(dǎo)體層205可進(jìn)行臺面型晶體管元件分離，使半導(dǎo)體層203的一部分從半導(dǎo)體層205露出。
然后，在半導(dǎo)體層205上，介由柵絕緣膜206形成柵電極207，在柵電極207的側(cè)壁上形成著側(cè)面壁208，在柵電極207的一側(cè)，半導(dǎo)體層205上形成著源極層209a，在柵電極207的另一側(cè)，介由偏置柵極層209b、209c，在半導(dǎo)體層205上形成著漏極層209d。另外，偏置柵極層209b、209c是由雜質(zhì)濃度比漏極層209d低的雜質(zhì)擴(kuò)散層構(gòu)成，雜質(zhì)濃度從柵電極207下的體區(qū)域向漏極層209d逐漸增高。
在半導(dǎo)體層203上形成接觸區(qū)域C2，該接觸區(qū)域C2是除去了從半導(dǎo)體層205露出半導(dǎo)體層203上的柵絕緣層204。柵電極207在半導(dǎo)體層203的接觸區(qū)域C2上延伸，介由接觸區(qū)域C2與半導(dǎo)體層203連接的。
據(jù)此，可將半導(dǎo)體層203用作場電極，并可以在形成了薄膜晶體管的半導(dǎo)體層205背面上配置場電極。由此，能提高場電極的配置自由度，不受柵電極207或配線層等的配線制約，并能將場電極配置在引起電場集中的部分上。由此可提高薄膜晶體管的設(shè)計(jì)自由度，同時(shí)，也能獲得薄膜晶體管的高耐壓化。
在柵電極207和漏電極209d之間配置的偏置柵極層209b、209c存在時(shí)，場電極最好從通道區(qū)域通過偏置柵極層209c端延伸。
圖5是表示圖4的半導(dǎo)體裝置的制造方法的圖，沿圖4(a)中A22-A22’線剖切的剖面圖。圖5(a)中，在半導(dǎo)體基板201上形成絕緣層202，在絕緣層202上形成著半導(dǎo)體層203。另外，通過向半導(dǎo)體層203中摻雜As、P、B等雜質(zhì)，以降低半導(dǎo)體層203的電阻率。
如圖5(b)所示，通過使用光刻技術(shù)和蝕刻技術(shù)對半導(dǎo)體層203圖案形成，對半導(dǎo)體層203進(jìn)行臺面型晶體管分離。利用等離子體CVD等方法，依次在半導(dǎo)體層203上沉積絕緣層204和導(dǎo)電膜205。
接著，如圖5(c)所示，通過使用光刻技術(shù)和蝕刻技術(shù)對半導(dǎo)體層205圖案形成，對半導(dǎo)體層205進(jìn)行臺面型晶體管元件分離。在此，將半導(dǎo)體層205圖案形成時(shí)，可進(jìn)行臺面型晶體管元件分離，使半導(dǎo)體層203的一部分從半導(dǎo)體層205露出。通過對半導(dǎo)體層205進(jìn)行熱氧化，在半導(dǎo)體層205表面上形成柵絕緣膜206。
接著，如圖4所示，通過使用光刻技術(shù)和蝕刻技術(shù)對絕緣層204圖案形成，使從半導(dǎo)體層205露出的半導(dǎo)體層203的表面露出，在半導(dǎo)體層203上形成接觸區(qū)域C2。在半導(dǎo)體層205上形成介由接觸區(qū)域C2與半導(dǎo)體層203連接的柵電極207。
在半導(dǎo)體層205上形成配置在柵電極207之一側(cè)的源極層209a，同時(shí)，在半導(dǎo)體層205上形成配置在柵電極207的另一側(cè)的偏置柵極層209b、209c和漏極層209d，在柵電極207的側(cè)壁上分別形成側(cè)面壁208。
圖6(a)～圖16(a)是表示涉及本發(fā)明的第3種實(shí)施方式的半導(dǎo)體裝置的制造方法的平面圖，圖6(b)～圖16(b)是分別沿圖6(a)～圖16(a)中A1-A1’～A11-A11’線剖切的剖面圖，圖6(c)～圖16(c)是分別沿圖6(a)～圖16(a)中B1-B1’～B11-B11’線剖切的剖面圖。
圖6中，在半導(dǎo)體基板31上依次層疊著單晶半導(dǎo)體層51、33、52、35。單晶半導(dǎo)體層51、52可使用蝕刻速度比半導(dǎo)體基板31和單晶半導(dǎo)體層33、35大的材質(zhì)。尤其是半導(dǎo)體基板31為硅時(shí)，作為單晶半導(dǎo)體層51、52最好使用SiGe、作為單晶半導(dǎo)體層33、35，最好使用Si。據(jù)此，能夠保持單晶半導(dǎo)體層51、52和單晶半導(dǎo)體層33、35之間的晶格匹配，又能確保單晶半導(dǎo)體層51、52和單晶半導(dǎo)體層33、35之間的選擇比。而且，通過向單晶半導(dǎo)體層33中摻雜As、P、B等雜質(zhì)，可降低單晶半導(dǎo)體層33的電阻率。
并且，通過對單晶半導(dǎo)體層35的熱氧化，在單晶半導(dǎo)體層35的表面上形成替代(保護(hù)性)氧化膜53。于是，通過CVD等方法，在整個(gè)替代氧化膜53面上形成抗氧化膜54。作為抗氧化膜54，例如可使用氮化硅膜。
接著，如圖7所示，利用光刻技術(shù)和蝕刻技術(shù)，通過將抗氧化膜54、替代氧化膜53、單晶半導(dǎo)體層35、52、33、51圖案形成，沿著規(guī)定的方向形成露出半導(dǎo)體基板31的溝槽36。露出半導(dǎo)體基板31時(shí)，可在半導(dǎo)體基板31的表面上終止蝕刻，也可對半導(dǎo)體基板31過度蝕刻，在半導(dǎo)體基板31上形成凹部。溝槽36的配置位置可以與單晶半導(dǎo)體層33的一部分元件分離區(qū)域相對應(yīng)。
進(jìn)而利用光刻技術(shù)和蝕刻技術(shù)，通過對抗氧化膜54、替代氧化膜53、單晶半導(dǎo)體層35、52圖案形成，形成與溝槽36重疊配置，比溝槽36寬的溝槽37，露出單晶半導(dǎo)體層33的兩端部分的表面。溝槽37的配置位置可以與半導(dǎo)體層35的元件分離區(qū)域相對應(yīng)。
另外，可在單晶半導(dǎo)體層52的表面終止蝕刻，也可以對單晶半導(dǎo)體層52過度蝕刻，蝕刻到單晶半導(dǎo)體層52的中途為止，以取代單晶半導(dǎo)體層33表面露出。在此，通過在中途終止單晶半導(dǎo)體層52的蝕刻，可防止溝槽36內(nèi)的單晶半導(dǎo)體層33的表面露出。由此，在蝕刻除去單晶半導(dǎo)體層51、52時(shí)，可減少溝槽36內(nèi)的單晶半導(dǎo)體層33曝露于蝕刻液或蝕刻氣體中的時(shí)間，并能抑制溝槽36內(nèi)的單晶半導(dǎo)體層33的過度蝕刻。
接著，如圖8所示，在單晶半導(dǎo)體層33、35、51、52的側(cè)壁上形成膜，在溝槽36、37內(nèi)形成在半導(dǎo)體基板31上支撐單晶半導(dǎo)體層33、35的支撐體56。而且，形成在單晶半導(dǎo)體層33、35、51、52的側(cè)壁上成膜的支撐體56時(shí)，可使用半導(dǎo)體的外延成長。此處，通過使用半導(dǎo)體的外延成長，可在單晶半導(dǎo)體層33、35、51、52的側(cè)壁以及半導(dǎo)體基板31的表面上有選擇地形成支撐體56。另外，在半導(dǎo)體基板31和單晶半導(dǎo)體層33、35為Si，單晶半導(dǎo)體層51、51為SiGe時(shí)，作為支撐體56的材質(zhì)，最好使用Si。
據(jù)此，既能夠保持支撐體56和單晶半導(dǎo)體層51、52之間的晶格匹配，又能確保支撐體56和單晶半導(dǎo)體層51、52之間的選擇比。另外，作為支撐體56的材質(zhì)，通過使用Si等半導(dǎo)體，即使在除去單晶半導(dǎo)體層51、52的情況下，也能保持半導(dǎo)體形成的三維立體結(jié)構(gòu)。由此，可提高耐化學(xué)性和耐機(jī)械應(yīng)力性，并能實(shí)現(xiàn)再現(xiàn)性良好的穩(wěn)定的元件分離工序。作為支撐體56的材質(zhì)，除了半導(dǎo)體外，也可以使用氧化硅等絕緣體。
接著，如圖9所示，通過使用光刻技術(shù)和和蝕刻技術(shù)，對抗氧化膜54、替代氧化膜53、單晶半導(dǎo)體層35、52、33、51圖案形成，從而沿著與溝槽36成直交的方向形成露出半導(dǎo)體基板31的溝槽38。而且，在露出半導(dǎo)體基板31時(shí)，也可以使在半導(dǎo)體基板31的表面上終止蝕刻，也可以對半導(dǎo)體基板31過度蝕刻，在半導(dǎo)體基板31上形成凹部。溝槽38的配線位置，可以與單晶半導(dǎo)體層33、35的元件分離區(qū)域相對應(yīng)。
接著，如圖10所示，使蝕刻氣體或蝕刻液通過溝槽38與單晶半導(dǎo)體層51、52接觸，蝕刻除去單晶半導(dǎo)體層51、52，在半導(dǎo)體基板31和單晶半導(dǎo)體層33之間形成空洞部57a，同時(shí)，在單晶半導(dǎo)體層33、35之間形成空洞部57b。
在此，通過在溝槽36、37內(nèi)設(shè)置支撐體56，即使在除去單晶半導(dǎo)體層51、52的情況下，也能在半導(dǎo)體基板31上支撐單晶半導(dǎo)體層33、35，同時(shí)，通過設(shè)置和溝槽36、37不同的溝槽38，可使蝕刻氣體或蝕刻液與分別配置在單晶半導(dǎo)體層33、35之下的單晶半導(dǎo)體層51、52接觸。由此，不會損害單晶半導(dǎo)體層33、35的結(jié)晶質(zhì)量，并能在單晶半導(dǎo)體層33、35和半導(dǎo)體基板31之間獲得絕緣。
半導(dǎo)體基板31、單晶半導(dǎo)體層33、35和支撐體56為Si，單晶半導(dǎo)體層51、52為SiGe時(shí)，作為單晶半導(dǎo)體層51、52的蝕刻液，最好使用氟硝酸。據(jù)此，作為Si和SiGe的選擇比可為1∶1000～10000，既能抑制半導(dǎo)體基板31、單晶半導(dǎo)體層33、35和支撐體56過度蝕刻，又能除去單晶半導(dǎo)體層51、52。
接著，如圖11所示，通過對半導(dǎo)體基板31、單晶半導(dǎo)體層33、35和支撐體56進(jìn)行熱氧化，可在半導(dǎo)體基板31和單晶半導(dǎo)體層33之間的空洞部57a內(nèi)形成絕緣層32，同時(shí)，在單晶半導(dǎo)體層33、35之間的空洞部57b內(nèi)形成絕緣層34。在此，以半導(dǎo)體基板31、單晶半導(dǎo)體層33、35和支撐體56的熱氧化形成絕緣層32、34時(shí)，溝槽38內(nèi)的半導(dǎo)體基板31和單晶半導(dǎo)體層33、35被氧化，在溝槽38內(nèi)的側(cè)壁上形成氧化膜39’，同時(shí)可將支撐體56改變成氧化膜39。
據(jù)此，可根據(jù)外延成長的單晶半導(dǎo)體層33、35的膜厚和單晶半導(dǎo)體層33、35之熱氧化時(shí)形成的絕緣層32、34的膜厚，分別規(guī)定元件分離后的單晶半導(dǎo)體層33、35的膜厚。由此，可高精度地控制單晶半導(dǎo)體層33、35的膜厚，既能減小單晶半導(dǎo)體層33、35之膜厚的偏差，又能使單晶半導(dǎo)體層33、35薄膜化。另外，通過在單晶半導(dǎo)體層35上設(shè)置抗氧化膜54，既能防止單晶半導(dǎo)體層35的表面被熱氧化，又能在單晶半導(dǎo)體層35的背面?zhèn)刃纬山^緣層34。
通過使溝槽36、38的配置位置對應(yīng)于單晶半導(dǎo)體層33的元件分離區(qū)域，同時(shí)使溝槽37、38的配置位置對應(yīng)于單晶半導(dǎo)體層35的元件分離區(qū)域，從而可一次進(jìn)行單晶半導(dǎo)體層33、35的在橫向和縱向上的元件分離，同時(shí)也不需要在元件形成區(qū)域內(nèi)設(shè)置為去除單晶半導(dǎo)體層51、52的溝槽。由此，既能抑制增加工序，又能形成SOI晶體管，同時(shí)又能抑制基片尺寸的增大，還能獲得SOI晶體管的成本降低。
另外，形成絕緣層32、34后，進(jìn)行高溫退火。據(jù)此，能軟熔絕緣層32、34，可緩解絕緣層32、34的應(yīng)力，同時(shí)能減小界面能級。
接著，如圖12所示，利用CVD等方法，在單晶半導(dǎo)體層35上沉積絕緣層，埋入分別形成氧化膜39、39’的溝槽36、37和溝槽38內(nèi)。并且，使用CMP(化學(xué)的機(jī)械研磨)等方法，使絕緣層平坦化，露出單晶半導(dǎo)體層35的表面，并在溝槽36～38內(nèi)形成埋入的絕緣層40。作為埋入的絕緣層40，例如可以使用SiO2或Si3N4等。
接著，如圖13所示，通過對單晶半導(dǎo)體層35進(jìn)行熱氧化，在單晶半導(dǎo)體層35上形成柵絕緣膜41。并且，利用CVD等方法，在形成絕緣膜41的單晶半導(dǎo)體層35上形成多晶硅層，通過使用光刻技術(shù)和干蝕刻技術(shù)，對多晶硅層圖案形成，在柵絕緣膜41上形成柵電極42。
接著，如圖14所示，將柵電極42作為掩模，通過向單晶半導(dǎo)體層35內(nèi)注入As、P、B等雜質(zhì)離子，在單晶半導(dǎo)體層35上形成由配置在柵電極42側(cè)方的高濃度雜質(zhì)導(dǎo)入層形成的源極層43a和漏極層43b。另外，也可以通過向單晶半導(dǎo)體層33內(nèi)注入As、P、B等雜質(zhì)離子，降低單晶半導(dǎo)體層33的電阻率。
接著，如圖15所示，利用等離子體CVD等方法，在整個(gè)面上沉積層間絕緣膜44。通過使用光刻技術(shù)和蝕刻技術(shù)，將層間絕緣膜44圖案形成，形成露出源極層43a和漏極層43b表面的開口部，通過使用光刻技術(shù)和蝕刻技術(shù)，將層間絕緣膜44、埋入絕緣層40、和氧化膜39圖案形成，形成露出單晶半導(dǎo)體層33的表面的開口部。
并且，利用CVD等方法，在層間絕緣膜44上沉積導(dǎo)電層，埋入這些開口部內(nèi)。通過使用光刻技術(shù)和蝕刻技術(shù)將導(dǎo)電層圖案形成，在層間絕緣膜44上形成用于分別與源極層43a和漏極層43b進(jìn)行接觸的配線層46a、46b，同時(shí)，在層間絕緣膜44上形成用于與單晶半導(dǎo)體層33進(jìn)行接觸的配線層45a、45b。在此，配線層45a、45b和46a、46b根據(jù)電路可以是任意的圖案配線。例如，若進(jìn)行45a和46b連接的圖案形成，則源電極和場電極可以為同電位。
接著，如圖16所示，利用等離子體CVD等方法，在整個(gè)面上沉積層間絕緣膜47。通過使用光刻技術(shù)和蝕刻技術(shù)將層間絕緣膜47圖案形成，形成露出配線層45a、45b、46a之表面的開口部。利用CVD等方法，在層間絕緣膜47上沉積導(dǎo)電層，埋入在層間絕緣膜47上形成的開口部內(nèi)。同樣，通過使用光刻技術(shù)和蝕刻技術(shù)將導(dǎo)電層圖案形成，在層間絕緣膜47上形成使配線層45a、45b、46a彼此連接的配線層48。
據(jù)此，可通過半導(dǎo)體層33、35的熱氧化形成BOX層，不會損害半導(dǎo)體層33、35的結(jié)晶質(zhì)量，能夠形成SOI晶體管，同時(shí)也能在形成SOI晶體管的半導(dǎo)體層35的背面，配置由單晶形成的低電阻場電極。由此，不會受柵電極42或配線層46a、46b等的配置制約，并能在引起電場集中的部分配置場電極，既能獲得電場效應(yīng)型晶體管的低耗電化、低電壓驅(qū)動化和高速化，又能獲得電場效應(yīng)型晶體管的高耐壓化。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具備在半導(dǎo)體層上形成的柵電極；在上述半導(dǎo)體層上形成、并配置在上述柵電極側(cè)方的源極/漏極層；和在上述半導(dǎo)體層背面?zhèn)?，介由絕緣層配置的場電極。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，在絕緣基板上形成上述半導(dǎo)體層，上述半導(dǎo)體層是多晶半導(dǎo)體或非晶半導(dǎo)體。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述半導(dǎo)體層介由絕緣膜形成在半導(dǎo)體基板上，上述半導(dǎo)體層是單晶半導(dǎo)體。
4.根據(jù)權(quán)利要求1～3的任一項(xiàng)中所述的半導(dǎo)體裝置，其特征在于，上述場電極的電位設(shè)定為與上述柵電極或源極層相同，并從通道區(qū)域介由漏極側(cè)的通道端延伸著。
5.根據(jù)權(quán)利要求1～3的任一項(xiàng)中所述的半導(dǎo)體裝置，其特征在于，上述場電極的電位設(shè)定為與上述柵電極或源極層相同，并從通道區(qū)域介由漏極側(cè)的柵電極端延伸著。
6.根據(jù)權(quán)利要求1～3的任一項(xiàng)中所述的半導(dǎo)體裝置，其特征在于，還具備在上述半導(dǎo)體層上形成、并配置在上述柵電極和漏極層之間配置的偏置柵電極層，上述場電極的電位設(shè)定為與上述柵電極或源電極相同，并從通道區(qū)域介由偏置柵極層端延伸著。
7.根據(jù)權(quán)利要求1～6的任一項(xiàng)中所述的半導(dǎo)體裝置，其特征在于，上述場電極具備向上述半導(dǎo)體層外側(cè)露出的露出部，上述柵電極或源極層連接在上述場電極的露出部。
8.一種半導(dǎo)體裝置的制造方法，其特征在于，具備如下工序在第1絕緣層上層疊的第1半導(dǎo)體層上介由第2絕緣層形成第2半導(dǎo)體層的工序；通過將上述第2半導(dǎo)體層圖案形成，使上述第2絕緣層的一部分露出的工序；通過將上述露出的第2絕緣層和上述第1半導(dǎo)體層圖案形成，使上述第1半導(dǎo)體層從上述第2半導(dǎo)體層露出而露出上述第1絕緣層的一部分的工序；通過對上述第1半導(dǎo)體層進(jìn)行熱氧化，在上述第1半導(dǎo)體層的表面上形成柵絕緣膜的工序；除去從上述第2半導(dǎo)體層露出的上述第1半導(dǎo)體層上的上述第2絕緣層的工序；在上述柵絕緣膜上形成與上述第1半導(dǎo)體層連接的柵電極的工序；和在上述第2半導(dǎo)體層上形成配置在上述柵電極側(cè)方的源極/漏極層的工序。
9.一種半導(dǎo)體裝置的制造方法，其特征在于，具備如下工序在半導(dǎo)體基板上多層形成層疊結(jié)構(gòu)的工序，該層疊結(jié)構(gòu)是在上述第1半導(dǎo)體層上層疊了蝕刻速度比第1半導(dǎo)體層小的第2半導(dǎo)體層；形成第1溝槽的工序，該第1溝槽設(shè)置露出下層的第2半導(dǎo)體層的表面的階差的同時(shí)，貫通上述第1半導(dǎo)體層和第2半導(dǎo)體層，露出上述半導(dǎo)體基板；在上述第1溝槽內(nèi)的上述第1半導(dǎo)體層和第2半導(dǎo)體層的側(cè)壁上，形成在上述半導(dǎo)體基板上支撐上述第2半導(dǎo)體層的支撐體的工序；形成第2溝槽的工序，該第2溝槽使側(cè)壁上形成了上述支撐體的上述第1半導(dǎo)體層的至少一部分，從上述第2半導(dǎo)體層露出；通過介由上述第2溝槽而有選擇地蝕刻第1半導(dǎo)體層，除去上述第1半導(dǎo)體層的工序；形成絕緣層的工序，該絕緣層介由上述第1溝槽和上述第2溝槽，通過進(jìn)行上述半導(dǎo)體基板和上述第2半導(dǎo)體層的熱氧化，被配置在上述第2半導(dǎo)體層的背面?zhèn)龋煌ㄟ^進(jìn)行上述第2半導(dǎo)體層的熱氧化，在最上層的第2半導(dǎo)體層上形成柵絕緣膜的工序；介由上述柵絕緣膜，在最上層的第2半導(dǎo)體層上形成柵電極的工序；通過將上述柵電極作掩模并進(jìn)行離子注入，在最上層的第2半導(dǎo)體層上形成配置在上述柵電極側(cè)方的源極/漏極層的工序；和形成將上述下層的第2半導(dǎo)體層和上述源極層連接的配線層的工序。
全文摘要
提供一種半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法，既能緩解場電極的配置制約，又能形成場電極。在半導(dǎo)體基板(101)上依次形成絕緣層(102)、半導(dǎo)體層(103)、絕緣層(104)和半導(dǎo)體層(105)，在半導(dǎo)體層(105)上配置柵電極(107)，同時(shí)通過在半導(dǎo)體層(105)上形成源極層(109a)和漏極層(109b)，在半導(dǎo)體層(105)上形成電場效應(yīng)型晶體管，通過介由接觸區(qū)域(C1)，將柵電極(107)與半導(dǎo)體(103)連接，在半導(dǎo)體層(105)的背面?zhèn)扰渲脠鲭姌O。
文檔編號H01L21/336GK1741284SQ200510089468
公開日2006年3月1日 申請日期2005年8月15日 優(yōu)先權(quán)日2004年8月26日
發(fā)明者加藤樹理 申請人:精工愛普生株式會社