專利名稱：降低多晶耗盡效應(yīng)的制作多晶硅柵極晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體元件的制造領(lǐng)域，特別是涉及一種制作多晶硅柵極晶體管并減少多晶耗盡效應(yīng)的方法。
背景技術(shù)：
隨著半導(dǎo)體元件尺寸的微小化，晶體管的柵極介電層厚度以及漏極/源極的結(jié)深度也必須隨之縮小。當(dāng)氧化硅厚度小于1.3nm后，實(shí)驗(yàn)上發(fā)現(xiàn)元件的驅(qū)動力不再隨柵極介電層的厚度縮小而提升，反而呈退化的情形，其原因普遍相信與柵極寄生電阻有關(guān)，也有人提出與多晶硅柵極內(nèi)活化的摻雜物對通道內(nèi)載子造成散射有關(guān)。
如本領(lǐng)域技術(shù)人員所知，金氧半導(dǎo)體(MOS)晶體管的柵極是由多晶硅沉積在柵極介電層上之后，再施以N或P型離子注入使多晶硅成為導(dǎo)體。然而，所謂的“多晶耗盡效應(yīng)(poly-depletion effect)”卻會使實(shí)際上的柵極介電層的電性厚度增加，因此導(dǎo)致驅(qū)動電流衰退。假若后續(xù)的退火步驟無法有效的將注入于多晶硅內(nèi)的摻雜物驅(qū)入到足夠的深度，上述的“多晶耗盡效應(yīng)”則更惡化元件的驅(qū)動力。結(jié)果是較靠近柵極介電層的部分多晶硅在操作時表現(xiàn)猶如絕緣區(qū)域，而整體來看便是柵極介電層的厚度增加，嚴(yán)重時可能使得元件無法操作。
目前的作法是增加N或P型離子注入的能量或增加后續(xù)的退火時間，但是增加離子注入的能量或增加后續(xù)的退火時間來彌補(bǔ)上述的“多晶耗盡效應(yīng)”卻可能會衍生另一個問題，就是使得形成在柵極兩側(cè)的淺結(jié)漏極/源極區(qū)域的結(jié)深度增加。因此，目前在該領(lǐng)域中特別需要能夠有效解決上述的“多晶耗盡效應(yīng)”的方法。

發(fā)明內(nèi)容
本發(fā)明的主要目的即在于提供一種能夠有效解決上述“多晶耗盡效應(yīng)”的制作多晶硅柵極晶體管的方法。
為達(dá)成上述目的，本發(fā)明提供一種制作多晶硅柵極晶體管的方法，首先提供一基底；在該基底表面上形成柵極介電層；在該柵極介電層上沉積多晶硅層；將非晶硅化物種注入該多晶硅層中，藉此將該多晶硅層的上部非晶硅化；進(jìn)行離子摻雜，將離子注入該多晶硅層中；對該多晶硅層進(jìn)行退火，同時活化注入該多晶硅層中的該離子；將該多晶硅層蝕刻成柵極結(jié)構(gòu)；在該柵極結(jié)構(gòu)兩側(cè)的該基底中形成漏極/源極。
為了更進(jìn)一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖。然而附圖僅供參考與輔助說明用，并非用來對本發(fā)明加以限制。


圖1至圖7繪示的是本發(fā)明制作多晶硅柵極晶體管的優(yōu)選實(shí)施例的剖面示意圖。
圖8以及圖9分別繪示的是在完成退火以及活化之后以二次離子質(zhì)譜(SIMS)所量測的NMOS以及PMOS柵極中摻雜物濃度輪廓分布。
簡單符號說明10 硅基底12柵極介電層14 多晶硅層 14a 上部非晶硅層14b 下部多晶硅層 14c N+摻雜多晶硅層14d P+摻雜多晶硅層 14c’柵極構(gòu)造14d’柵極構(gòu)造 20光致抗蝕劑圖案30 光致抗蝕劑圖案72側(cè)壁子74 側(cè)壁子76漏極/源極78 漏極/源極 100 元件區(qū)域102 元件區(qū)域 130 非晶硅化離子注入工藝140 離子注入工藝 150 離子注入工藝具體實(shí)施方式
請參閱圖1至圖7，其繪示的是本發(fā)明制作多晶硅柵極晶體管的優(yōu)選實(shí)施例的剖面示意圖。如圖1所示，首先提供一硅基底10，其上包括有元件區(qū)域100以及元件區(qū)域102，分別用來形成NMOS晶體管元件以及PMOS晶體管元件。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，硅基底10可以是P型硅基底，且在元件區(qū)域102內(nèi)預(yù)先形成有N型井(圖未示)。
接著，在硅基底10的上表面形成柵極介電層12。柵極介電層12可以是利用熱氧化方式成長的二氧化硅，但不限于此。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，柵極介電層12的厚度約在10到80埃之間。
如圖2所示，繼續(xù)在柵極介電層12的上面全面沉積多晶硅層14。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，多晶硅層14的厚度約在500埃至2500埃之間，例如1200埃。多晶硅層14的形成可以利用任何適當(dāng)?shù)幕瘜W(xué)氣相沉積方法。例如，利用低壓化學(xué)氣相沉積方法，在400℃至700℃的溫度下，以硅甲烷氣體作為硅源。
如圖3所示，緊接著進(jìn)行一非晶硅化離子注入工藝130，同時對硅基底10的元件區(qū)域100以及元件區(qū)域102進(jìn)行，藉此形成上部非晶硅層14a與下部多晶硅層14b。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，上部非晶硅層14a至少占原先的多晶硅層14的厚度約20％以上。也就是經(jīng)過上述的非晶硅化離子注入工藝130之后，至少20％的厚度的多晶硅層14被非晶硅化。不過在另一實(shí)施例中，經(jīng)過上述的非晶硅化離子注入工藝130之后，全部的多晶硅層14均被非晶硅化。因此，上述的非晶硅化離子注入工藝130中所使用的注入能量決定于多晶硅層14被非晶硅化的深度，以及決定于非晶硅層14a多靠近多晶硅層14與柵極介電層12的界面。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，上述的非晶硅化離子注入工藝130中所使用的離子注入物種可以是鍺或氙，但不限于此。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，上述的非晶硅化離子注入工藝130若以鍺為例，其注入能量約介于25至125keV之間，劑量約介于1×1014至5×1014摻雜劑/cm2之間。上述的非晶硅化離子注入工藝130，其注入深度不應(yīng)該超過多晶硅層14的厚度，以避免離子注入物種穿透進(jìn)入到下方的柵極介電層12中，致使其品質(zhì)下降。
如圖4所示，接著以光致抗蝕劑圖案20遮住元件區(qū)域102，而將元件區(qū)域100以及元件區(qū)域100內(nèi)的上部非晶硅層14a暴露出來。繼續(xù)實(shí)施離子注入工藝140，將N型摻雜物，例如砷或磷等，注入到暴露出來的元件區(qū)域100內(nèi)以及上部非晶硅層14a內(nèi)。緊接著，完成離子注入工藝140之后，再將光致抗蝕劑圖案20去除。
如圖5所示，接著以光致抗蝕劑圖案30遮住元件區(qū)域100，而將元件區(qū)域102以及元件區(qū)域102內(nèi)的上部非晶硅層14a暴露出來。繼續(xù)實(shí)施離子注入工藝150，將P型摻雜物，例如硼，注入到暴露出來的元件區(qū)域102內(nèi)以及上部非晶硅層14a內(nèi)。緊接著，完成離子注入工藝150之后，再將光致抗蝕劑圖案30去除。
如圖6所示，繼續(xù)實(shí)施一退火工藝，將先前分別注入到元件區(qū)域100以及元件區(qū)域102內(nèi)的摻雜物驅(qū)入并且活化，同時，將上部非晶硅層14a再結(jié)晶成為多晶硅的結(jié)晶狀態(tài)。如此，在元件區(qū)域100形成N+摻雜多晶硅層14c，而在元件區(qū)域102形成P+摻雜多晶硅層14d。
如圖7所示，利用光刻工藝以及蝕刻方法將N+摻雜多晶硅層14c以及P+摻雜多晶硅層14d分別在元件區(qū)域100以及元件區(qū)域102內(nèi)蝕刻成柵極構(gòu)造14c’以與柵極構(gòu)造14d’。緊接著在柵極構(gòu)造14c’以與柵極構(gòu)造14d’的側(cè)壁上形成側(cè)壁子72以及74。并且，在硅基底10內(nèi)以離子注入方式注入淺結(jié)漏極源極延伸區(qū)域或輕摻雜漏極(LDD)以及高濃度漏極/源極76與78，完成晶體管的制作。由于制作側(cè)壁子、輕摻雜漏極以及高濃度漏極/源極的步驟為已知，因此其細(xì)節(jié)不再贅述。
請參閱圖8以及圖9，其分別繪示的是在完成退火以及活化之后以二次離子質(zhì)譜(SIMS)所量測的NMOS以及PMOS柵極中摻雜物濃度輪廓分布。在圖8中，y軸為磷濃度，x軸為距離N+摻雜多晶硅層14c上表面的深度。在圖9中，y軸為硼濃度，x軸為距離P+摻雜多晶硅層14d上表面的深度。在此實(shí)驗(yàn)中，多晶硅層14的厚度是1200埃，而非晶硅化離子注入工藝130以鍺為注入物種，其注入能量約40keV之間，劑量約介于2×1014摻雜劑/cm2。由圖8與圖9中可以驗(yàn)證，經(jīng)過非晶硅化離子注入工藝處理后，可以獲得較高的摻雜物活化程度，且在N+/P+摻雜多晶硅層都有此效果。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種降低多晶耗盡效應(yīng)的制作多晶硅柵極晶體管的方法，包括有以下步驟提供一基底；在該基底表面上形成柵極介電層；在該柵極介電層上沉積多晶硅層；將非晶硅化物種注入該多晶硅層中，藉此將該多晶硅層的上部非晶硅化；進(jìn)行離子摻雜，將離子注入該多晶硅層中；對該多晶硅層進(jìn)行退火，同時活化注入該多晶硅層中的該離子；將該多晶硅層蝕刻成柵極結(jié)構(gòu)；以及在該柵極結(jié)構(gòu)兩側(cè)的該基底中形成漏極/源極。
2.如權(quán)利要求1所述的降低多晶耗盡效應(yīng)的制作多晶硅柵極晶體管的方法，其中該基底為硅基底。
3.如權(quán)利要求1所述的降低多晶耗盡效應(yīng)的制作多晶硅柵極晶體管的方法，其中該柵極介電層的厚度介于10-80埃。
4.如權(quán)利要求1所述的降低多晶耗盡效應(yīng)的制作多晶硅柵極晶體管的方法，其中該多晶硅層的厚度介于500-2500埃。
5.如權(quán)利要求1所述的降低多晶耗盡效應(yīng)的制作多晶硅柵極晶體管的方法，其中將非晶硅化物種注入該多晶硅層中，藉此將該多晶硅層的上部非晶硅化所使用的條件包括利用劑量1×1014-5×1014摻雜劑/cm2，注入能量為25-125keV的鍺。
6.如權(quán)利要求1所述的降低多晶耗盡效應(yīng)的制作多晶硅柵極晶體管的方法，其中前述將非晶硅化物種注入該多晶硅層中，藉此將該多晶硅層的上部非晶硅化，其中被非晶硅化的上部至少為該多晶硅層厚度的20％。
7.一種降低多晶耗盡效應(yīng)的制作多晶硅柵極的方法，包括有以下步驟提供一基底；在該基底表面上形成柵極介電層；在該柵極介電層上沉積多晶硅層；將非晶硅化物種注入該多晶硅層中，藉此將該多晶硅層的上部非晶硅化；進(jìn)行離子摻雜，將離子注入該多晶硅層中；對該多晶硅層進(jìn)行退火，同時活化注入該多晶硅層中的該離子；以及將該多晶硅層蝕刻成柵極結(jié)構(gòu)。
全文摘要
一種制作多晶硅柵極晶體管的方法，首先提供一基底；在該基底表面上形成柵極介電層；在該柵極介電層上沉積多晶硅層；將非晶硅化物種注入該多晶硅層中，藉此將該多晶硅層的上部非晶硅化；進(jìn)行離子摻雜，將離子注入該多晶硅層中；對該多晶硅層進(jìn)行退火，同時活化注入該多晶硅層中的該離子；將該多晶硅層蝕刻成柵極結(jié)構(gòu)；在該柵極結(jié)構(gòu)兩側(cè)的該基底中形成漏極/源極。
文檔編號H01L21/70GK1848390SQ20051006288
公開日2006年10月18日 申請日期2005年4月5日 優(yōu)先權(quán)日2005年4月5日
發(fā)明者王俞仁, 顏英偉, 鄭力源, 詹書儼, 黃國泰 申請人:聯(lián)華電子股份有限公司