專利名稱：制造半導(dǎo)體器件的方法以及采用該方法獲得的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造包括雙柵極場效應(yīng)晶體管的半導(dǎo)體器件的方法，在該方法中，具有表面的硅半導(dǎo)體基體設(shè)置了第一導(dǎo)電類型的源極區(qū)域和漏極區(qū)域以及第二導(dǎo)電類型的溝道區(qū)域，第一導(dǎo)電類型不同于第二導(dǎo)電類型，溝道區(qū)域在源極區(qū)域和漏極區(qū)域之間，第一柵極區(qū)域采用第一柵極介質(zhì)與溝道區(qū)域相分離且位于溝道區(qū)域的一側(cè)，第二柵極區(qū)域采用第二柵極介質(zhì)與溝道區(qū)域相分離且位于溝道區(qū)域的另一側(cè)，并且兩個柵極區(qū)域都形成在半導(dǎo)體基體中所形成的溝槽中。雙柵極結(jié)構(gòu)一般可用于減小晶體管截止時的泄漏電流和增加晶體管導(dǎo)通時的驅(qū)動電流。這些方面隨著CMOS器件的進(jìn)一步小型化、低功耗使用和更好的高頻行為的需求增加而日益重要。本發(fā)明涉及上述結(jié)構(gòu)的半導(dǎo)體器件。
背景技術(shù)：
在上述段落中所提及的一種方法可以在2003年6月17日所申請的美國專利US 6,580,137B2中得到了解。其中，討論了一種在溝槽中設(shè)置雙柵極晶體管的方法。一個柵極區(qū)域形成在溝槽的底部，而另一個柵極區(qū)域形成在溝槽的上部，溝道區(qū)域插入在兩個柵極區(qū)域之間。
該眾所周知方法的一個缺陷是它相當(dāng)復(fù)雜并且需要相當(dāng)多的步驟。于是，仍舊需要一種能夠容易兼容現(xiàn)有的以及未來的CMOS技術(shù)的雙柵極晶體管的制造方法。

發(fā)明內(nèi)容
本發(fā)明的一個目的是避免上述缺陷并且提供一種制造雙柵極晶體管的方法，該方法相當(dāng)簡單且具有與現(xiàn)有的以及未來CMOS技術(shù)非常好的兼容性。
為了達(dá)到上述目的，在開頭段落中所描述方法的基本特征在于，第一柵極區(qū)域形成在第一溝槽中，第二柵極區(qū)域形成在第二溝槽中，溝道區(qū)域由第一和第二溝槽之間的部分半導(dǎo)體基體所形成，并且源極區(qū)域和漏極區(qū)域形成在半導(dǎo)體基體的表面上。這種方法相當(dāng)簡單，并且具有與現(xiàn)有的和最可能成為未來的CMOS技術(shù)良好的兼容性。在常規(guī)的方法中，由于在溝道區(qū)域中的溝道是形成在垂直于半導(dǎo)體基體表面的平面上，因此所制成的雙柵極晶體管是一方面是垂直的，以及由于源極和漏極區(qū)域是形成在半導(dǎo)體基體的表面上，因此所制成的雙柵極晶體管是另一方面是水平的。存在于兩個相鄰溝槽中的雙柵極對溝道提供可更加有效的控制。
在根據(jù)本發(fā)明方法的較佳實施例中，兩個平行的溝槽形成在半導(dǎo)體基體的表面中，溝槽的側(cè)壁設(shè)置了介質(zhì)層，并通過在半導(dǎo)體基體上沉積導(dǎo)電層用導(dǎo)電材料來填充溝槽，其中半導(dǎo)體基體表面上的部分通過化學(xué)機(jī)械拋光去除。這種方法與標(biāo)準(zhǔn)的CMOS技術(shù)具有良好的兼容性。導(dǎo)電材料較佳的是金屬材料。另外，導(dǎo)電材料可以采用兩個階段來形成。例如，通過沉積硅層以及通過在硅層上沉積諸如鎳層之類的金屬層并隨后進(jìn)行攝氏300度幾分鐘的低溫退火的方法，使得所形成的硅化鎳可提供高的導(dǎo)電性。
在其它實施例中，采用在半導(dǎo)體基體表面上沉積條狀掩模層的方法來形成源極和漏極區(qū)域，其中所形成的條狀掩模層可跨接形成有溝槽或者在第一導(dǎo)電類型的雜質(zhì)摻入在條狀掩模層兩側(cè)的半導(dǎo)體基體之后將要形成的溝槽的兩個區(qū)域。較佳的是，在形成溝槽并且采用導(dǎo)電材料/金屬填充之后，形成源極和漏極區(qū)域。離子注入是一種非常適用于在根據(jù)本發(fā)明方法中形成源極和漏極區(qū)域的技術(shù)。一種低溫稱之為SPE(固相外延)再生處理工藝可以用于允許低熱聚積(budget)。在使用結(jié)的高溫激活的制造處理工藝中，可在創(chuàng)建溝槽之前形成溝道與源極和漏極。
在另一較佳實施例中，通過在半導(dǎo)體基體中形成三個溝槽，在半導(dǎo)體基體中形成彼此相鄰的兩個雙柵極晶體管，在三個溝槽中的中間一個溝槽形成了兩個雙柵極晶體管兩者的共用柵極。采用這種方法，例如，可以簡單的方式來形成反相器，這也是非常緊湊的。這需要兩個雙柵極晶體管中的一個晶體管是以npn晶體管方式制成的，而另一個晶體管是以pnp晶體管方式制成的。在根據(jù)本發(fā)明的方法中，后者較容易獲得，因為源極和漏極區(qū)域都是形成在半導(dǎo)體基體的表面上的。同樣，在半導(dǎo)體基體表面處通過局部注入，兩個晶體管中的一個的溝道區(qū)域具有另一種(相反的)導(dǎo)電類型。
較佳的是，雙柵極晶體管的源極和漏極區(qū)域是通過其它溝槽在與溝道區(qū)域相對的一側(cè)上的半導(dǎo)體基體相分離的。
本發(fā)明還涉及一種包括雙柵極場效應(yīng)晶體管的半導(dǎo)體器件，且該晶體管具有含表面的硅半導(dǎo)體基體，第一導(dǎo)電類型的源極區(qū)域和漏極區(qū)域以及第二導(dǎo)電類型的溝道區(qū)域，第一導(dǎo)電類型不同于第二導(dǎo)電類型，溝道區(qū)域在源極區(qū)域和漏極區(qū)域之間，第一柵極區(qū)域采用第一柵極介質(zhì)與溝道區(qū)域相分離且位于溝道區(qū)域的一側(cè)，第二柵極區(qū)域采用第二柵極介質(zhì)與溝道區(qū)域相分離且位于溝道區(qū)域的另一側(cè)，其中兩個柵極區(qū)域都形成在半導(dǎo)體基體中所形成的溝槽中。根據(jù)本發(fā)明，這類器件的特征在于，第一柵極區(qū)域形成在第一溝槽中，而第二柵極區(qū)域形成在第二溝槽中，溝道區(qū)域通過在第一和第二溝槽之間的半導(dǎo)體基體部分形成，而源極和漏極區(qū)域形成在半導(dǎo)體基體的表面上。
這類器件非常適用于未來CMOS IC的使用，并可以使用根據(jù)本發(fā)明的方法容易的獲得。較佳的是，這類器件包括具有一個共用柵極的兩個相鄰的雙柵極晶體管。


本發(fā)明上述和其它將通過參考以下結(jié)合附圖所討論的實施例變得更加顯而易見，附圖包括圖1至圖8顯示了在采用根據(jù)本發(fā)明方法制造器件的各個階段中的具有根據(jù)本發(fā)明的雙柵極場效應(yīng)晶體管的半導(dǎo)體器件的剖視圖(圖1至圖5)或者俯視圖(圖6至圖8)。
具體實施方法附圖僅僅只是示例并沒有按比例來畫，特別是為了便于更加清楚的描述，在厚度方向上進(jìn)行了放大。在各個附圖中，相對應(yīng)的部分一般可采用相同的標(biāo)號和相同的設(shè)計。
圖1至圖8顯示了在采用根據(jù)本發(fā)明方法制造器件的各個階段中的具有根據(jù)本發(fā)明的雙柵極場效應(yīng)晶體管的半導(dǎo)體器件的剖視圖(圖1至圖5)或者俯視圖(圖6至圖8)。適用于形成器件10的方法在該實例中是從基片11開始(參加圖1)，在這種情況下，并不一定是必需的，該基片包括硅，并且也形成了硅半導(dǎo)體基體1的部分，在該實施例中，它具有p型導(dǎo)電性。值得注意的是，基片11也可以具有相反導(dǎo)電類型。此外，區(qū)域11也可以是，例如在另一種分別為諸如p型和n型的相反導(dǎo)電性類型的硅基片中的n阱(或者p阱)。此外，在這種情況下，基片/區(qū)域11包括采用另一種導(dǎo)電類型層12，在該實施例中，是n型的方式所形成的晶體管的溝道區(qū)域4。該導(dǎo)電類型層可以采用注入、擴(kuò)散或者外延的方式來形成。所要形成的器件10，在該實施例中，它包括(雙柵極)NMOST，特別是在它的邊界含有隔離區(qū)域12，例如所謂的溝槽或LOCOS(硅的局部氧化)，前者在先進(jìn)制造技術(shù)是推薦的。實際上，器件10經(jīng)常是IC(集成電路)，并因此包含許多晶體管。CMOS器件10可以包括NMOS和PMOS兩種類型的晶體管。
在半導(dǎo)體基體1的表面上(見圖2)，可以在半導(dǎo)體基體1上沉積掩模13，如果需要，可以在分別沉積了包括光阻材料或者介質(zhì)的介質(zhì)材料之后，采用光刻技術(shù)來形成掩模。在該實施例中，該掩模13可以用于采用各向異性(等離子體)刻蝕技術(shù)形成三個溝槽7A、7B和7C。在相鄰溝槽7的各對之間的半導(dǎo)體基體1的區(qū)域4，4’將形成所要形成的兩個雙柵極晶體管T1和T2的溝道區(qū)域。溝槽7的深度可使得在區(qū)域11和12之間的pn結(jié)交叉。
在去除掩模13之后(見圖3)，在半導(dǎo)體基體1上沉積介質(zhì)層60，例如，包括二氧化硅。層60可以采用CVD(化學(xué)氣相沉積)的方法來沉積，但是熱氧化的方法也可以適用于該目的。
隨后(見圖4)，在半導(dǎo)體基體1上沉積導(dǎo)電層80，在這種情況下，金屬層80可以包括鎢。層80的厚度可以選擇為完全填充溝槽7。層80可以采用CVD或者采用其它類似于蒸發(fā)或濺射的物理技術(shù)來形成。
接著(見圖5)，采用化學(xué)機(jī)械拋光方法平整半導(dǎo)體基體1，從而去除在溝槽7外面的金屬層80的區(qū)域。該層80的剩余部分形成所要形成的兩個晶體管T1和T2的四個柵極區(qū)域(5A，5B)，(5A’，5B’)的材料，其中柵極區(qū)域5B和5A’形成兩個晶體管的共用柵極區(qū)域。
之后(見圖6，該圖顯示了器件10的頂視圖)，在半導(dǎo)體基體1的上部形成諸如二氧化硅或氮化硅之類的掩模9。該掩模9是條狀的形狀，具有較小的寬度并且跨接在所要形成的兩個晶體管的兩個溝道區(qū)域4和4’。
隨后(見圖7)，采用離子注入方法將不同于溝道區(qū)域4和4’的導(dǎo)電類型的雜質(zhì)，在該情況下是類似于硼的p型雜質(zhì)，摻入半導(dǎo)體基體1。這樣，形成兩個晶體管的源極和漏極區(qū)域2，3，2’和3’。在注入(和其退火)之后，可再次去除掩模17。在兩個雙柵極晶體管T1和T2需要形成相反結(jié)構(gòu)的情況下，兩個晶體管中的一個注入的是npn類型，而另一個注入的是pnp類型，可以使用其它注入來創(chuàng)建兩個晶體管中的一個晶體管的溝道區(qū)域。同樣，在掩模兩個晶體管中的一個晶體管的過程中，以不同的步驟來進(jìn)行源極和漏極區(qū)域的形成。
接著(見圖8)，在該實施例中，在兩個晶體管T1和T2的周圍形成進(jìn)一步的溝槽17。這可以采用類似于溝槽7的方法來進(jìn)行?？梢陨鲜鲞m用于溝槽7所討論的相同方法將電絕緣的材料部分或者完全填充進(jìn)一步的溝槽17。
最后，通過沉積諸如二氧化硅之類的預(yù)金屬介質(zhì)，隨后對其進(jìn)行圖形化，沉積諸如鋁之類的接觸金屬層，再隨后通過對所形成的接觸區(qū)域進(jìn)行圖形化，來完成n-MOSFET的制造。附圖中沒有顯示這些步驟。在后者包括諸如多晶硅作為導(dǎo)電材料8的情況下，也可以使用(自對準(zhǔn))硅化物處理工藝使得源極-和漏極區(qū)域2，3與柵極區(qū)域5相接觸。
很顯然，本發(fā)明并不限制于上述實施例，并且對本領(lǐng)域的熟練技術(shù)人士來說，在本發(fā)明的范圍內(nèi)進(jìn)行許多變化和改進(jìn)都是有可能的。
權(quán)利要求
1.一種制造包括雙柵極場效應(yīng)晶體管的半導(dǎo)體器件(10)的方法，在該方法中具有表面的硅半導(dǎo)體基體(1)具備第一導(dǎo)電類型的源極區(qū)域(2)和漏極區(qū)域(3)以及第二導(dǎo)電類型的溝道區(qū)域(4)，第一導(dǎo)電類型不同于第二導(dǎo)電類型，溝道區(qū)域(4)在源極區(qū)域(2)和漏極區(qū)域(3)之間，以及具備第一柵極區(qū)域(5A)，它通過第一柵極介質(zhì)(6A)與溝道區(qū)域(4)相分離且位于溝道區(qū)域(4)的一側(cè)，以及具備第二柵極區(qū)域(5B)，它通過第二柵極介質(zhì)(6B)與溝道區(qū)域(4)相分離且位于溝道區(qū)域(4)的另一側(cè)，并且兩個柵極區(qū)域(5A，5B)都形成在半導(dǎo)體基體(1)中所形成的溝槽(7)中；其中，第一柵極區(qū)域(5A)形成在第一溝槽(7A)中，第二柵極區(qū)域(5B)形成在第二溝槽(7B)中，溝道區(qū)域(4)由第一和第二溝槽(7A，7B)之間的部分半導(dǎo)體基體(1)所形成，并且源極區(qū)域和漏極區(qū)域(2，3)形成在半導(dǎo)體基體(1)的表面上。
2.如權(quán)利要求1所述的方法，其特征在于，兩個平行的溝槽(7A，7B)形成在半導(dǎo)體基體的表面中，其側(cè)壁設(shè)置了介質(zhì)層(60)，并通過在半導(dǎo)體基體(1)上沉積導(dǎo)電層(80)用導(dǎo)電材料(8)來填充所述溝槽，其中通過化學(xué)機(jī)械拋光去除在半導(dǎo)體基體(1)表面上的那部分。
3.如權(quán)利要求1所述的方法，其特征在于，通過在所述半導(dǎo)體基體(1)表面上沉積條狀掩模層(9)的方法來形成源極和漏極區(qū)域(2，3)，其中所形成的條狀掩模層(9)可跨接兩個區(qū)域，其中形成了溝槽(7A，7B)或者在第一導(dǎo)電類型的雜質(zhì)摻入在條狀掩模層(9)兩側(cè)的半導(dǎo)體基體(1)之后將要形成溝槽(7A，7B)。
4.如權(quán)利要求1至3任一權(quán)項中所述的方法，其特征在于，所述源極和漏極區(qū)域(2，3)是采用注入方法形成的。
5.如權(quán)利要求1至3任一權(quán)項中所述的方法，其特征在于，通過在半導(dǎo)體基體(1)中形成三個溝槽(7A，7B，7C)，其中中間一個溝槽(7B)形成了兩個雙柵極晶體管(T1，T2)兩者的共用柵極，在所述半導(dǎo)體基體(1)中形成兩個雙柵極晶體管(T1，T2)且彼此相鄰。
6.如權(quán)利要求5所述的方法，其特征在于，所述兩個雙柵極晶體管(T1，T2)中的一個晶體管形成為npn晶體管，而另一個晶體管形成為pnp晶體管。
7.如權(quán)利要求1至3任一權(quán)項中所述的方法，其特征在于，所述雙柵極晶體管的源極和漏極區(qū)域(2，3)是通過其它溝槽(17)與相對于溝道區(qū)域(4)的一側(cè)上的半導(dǎo)體基體(1)相分離的。
8.如權(quán)利要求1至3任一權(quán)項中所述的方法，其特征在于，所述雙柵極晶體管可以與采用常規(guī)CMOS技術(shù)所制成的其它常規(guī)晶體管一起形成。
9.如權(quán)利要求2所述的方法，其特征在于，為所述導(dǎo)電層(80)選擇金屬層。
10.包括雙柵極場效應(yīng)晶體管的半導(dǎo)體器件(10)，具有含表面的硅半導(dǎo)體基體(1)，其具有第一導(dǎo)電類型的源極區(qū)域(2)和漏極區(qū)域(3)以及第二導(dǎo)電類型的溝道區(qū)域(4)，第一導(dǎo)電類型不同于第二導(dǎo)電類型，溝道區(qū)域(4)在源極區(qū)域(2)和漏極區(qū)域(3)之間；第一柵極區(qū)域(5A)，它通過第一柵極介質(zhì)(6A)與溝道區(qū)域(4)相分離且位于溝道區(qū)域(4)的一側(cè)；第二柵極區(qū)域(5B)采用第二柵極介質(zhì)(6B)與溝道區(qū)域(4)相分離且位于溝道區(qū)域(4)的另一側(cè)，并且其中兩個柵極區(qū)域(5A，5B)都形成在半導(dǎo)體基體中所形成的溝槽(7)中；其中第一柵極區(qū)域(5A)形成在第一溝槽(7A)中，第二柵極區(qū)域(5B)形成在第二溝槽(7B)中，溝道區(qū)域(4)由第一和第二溝槽(7A，7B)之間的部分半導(dǎo)體基體(1)所形成，并且源極區(qū)域和漏極區(qū)域(2，3)形成在半導(dǎo)體基體(1)的表面上。
11.如權(quán)利要求10所述半導(dǎo)體器件，其特征在于，它包括具有一個共用柵極的兩個相鄰的雙柵極晶體管(T1，T2)。
全文摘要
本發(fā)明涉及一種制造半導(dǎo)體器件(10)的方法，該方法在半導(dǎo)體基體(1)設(shè)置了第一導(dǎo)電類型的源極(2)和漏極(3)以及第二導(dǎo)電類型的溝道(4)，第一導(dǎo)電類型不同于第二導(dǎo)電類型，溝道(4)在源極和漏極之間，第一和第二柵極(5A，5B)分別采用各自的柵極介質(zhì)(6A，6B)與溝道相分離且位于溝道的兩側(cè)，且這兩個柵極都形成在半導(dǎo)體基體中所形成的溝槽(7)中。第一和第二柵極分別形成在第一和第二溝槽(7A，7B)中，溝道(4)由第一和第二溝槽之間的部分半導(dǎo)體基體所形成，并且源極和漏極形成在半導(dǎo)體基體的表面上。采用這種方法，可以相當(dāng)簡單且具有與現(xiàn)有CMOS技術(shù)良好兼容性的方法獲得雙柵極晶體管。本發(fā)明也包括這類結(jié)構(gòu)的器件。
文檔編號H01L21/336GK1691296SQ20051005632
公開日2005年11月2日 申請日期2005年3月11日 優(yōu)先權(quán)日2004年3月12日
發(fā)明者B·J·波拉克 申請人:Imec公司, 康寧克里克菲利浦電子股份有限公司