專利名稱：單晶集成電路具集電極電流控制觸發(fā)的esd保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明與一用以保護(hù)具有兩個供應(yīng)網(wǎng)絡(luò)的一單晶集成電路的至少一輸入或輸出的靜電放電(electrostatic discharge，ESD)保護(hù)電路有關(guān)。
背景技術(shù)：
在集成電路中，一直是該領(lǐng)域所熟知的是，特別是以CMOS(互補(bǔ)式金屬半導(dǎo)體)電路為基礎(chǔ)的集成電路中，需要防止遭受損害性的靜電放電。在這個情況中，這個目的是為了確保在一可以經(jīng)由外部通過一接腳進(jìn)行充電的一個電路網(wǎng)絡(luò)中，經(jīng)由另一個連接到外的環(huán)境的網(wǎng)絡(luò)而進(jìn)行的靜電充電可以再一次的經(jīng)由一連接到外部的低阻抗消散出去而不會造成集成電路的任何傷害。這個目的可以藉由安排在介于兩個網(wǎng)絡(luò)之間、具有適當(dāng)概括以及因此低阻抗的供應(yīng)總線的ESD保護(hù)組件來完成。
像這樣的ESD保護(hù)組件基本上具有一較高的阻抗而且會形成一只又在ESD電情況下才具有的低阻抗的放電路徑，也就是說，當(dāng)提供一靜電充電時，一破壞性的放電因此不可能會經(jīng)由并行連接電路部發(fā)生。半導(dǎo)體組件，特別是二極管或晶體閘流管結(jié)構(gòu)通常被用來作為ESD保護(hù)電路。
一ESD負(fù)載可以藉由所謂的HBM(human body model，人體模式)來進(jìn)行仿真。這是根據(jù)一ESD負(fù)載為一高阻抗驅(qū)動器的代表的假設(shè)，也就是說，一驅(qū)動器推動一電流流經(jīng)一接腳。
所謂的二極管ESD保護(hù)概念可以用來作為一單晶體的集成電路的輸入或輸出的保護(hù)。這個概念是根據(jù)排列在電路的每一輸入或輸出接腳(I/O接腳)并且不只電連接到個別的I/O接腳而且也電連接到兩供應(yīng)網(wǎng)絡(luò)，所謂的正型VDD網(wǎng)絡(luò)與接地網(wǎng)絡(luò)(VSS網(wǎng)絡(luò))，其中之一的ESD保護(hù)二極管。當(dāng)一ESD負(fù)載發(fā)生于I/O接腳時，一放電路徑根據(jù)該ESD脈沖的極性經(jīng)由所述的保護(hù)二極管的其中之一而形成，并起消散這個被施加的ESD充電到所述的VDD網(wǎng)絡(luò)或VSS網(wǎng)絡(luò)。假如所述的VDD網(wǎng)絡(luò)或VSS網(wǎng)絡(luò)并沒有連接到外部的環(huán)境，而是換成其它個別的供應(yīng)網(wǎng)絡(luò)連接到它本身，一額外的低阻抗路徑必須提供到介于這兩個供應(yīng)網(wǎng)絡(luò)之間。另一個在所述的VDD網(wǎng)絡(luò)或VSS網(wǎng)絡(luò)之間的ESD保護(hù)組件除了用來執(zhí)行這個目的之外，并且也用來作為一功率鉗(Powerclamp)，以在這兩個供應(yīng)網(wǎng)絡(luò)之間產(chǎn)生低阻抗的等效充電。像這樣的功率鉗常常是晶體閘流管結(jié)構(gòu)的型式。
前面所述的ESD保護(hù)概念的保護(hù)效應(yīng)的關(guān)鍵因素在于在I/O接腳的電動勢是限制于一非臨界值。假如I/O接腳的電動勢超過一特定臨界值，這將造成經(jīng)由內(nèi)部連接到I/O接腳的電路部分產(chǎn)生一放電。在這個過程中，I/O晶體管的柵極氧化物或擴(kuò)散層通常受到嚴(yán)重的損壞甚至是全部毀損。隨著半導(dǎo)體制程技術(shù)變得十分微小化，因而柵極氧化層的厚度以及擴(kuò)散層的程度也變得更小，造成在I/O接腳的臨界電動勢的量值也降低。為了能夠確保在I/O接腳的ESD情況下能有足夠的電壓限制，功率鉗也可以藉由設(shè)定成能適當(dāng)敏度的、而且也像是與一觸發(fā)電路有關(guān)的一驅(qū)動電路來驅(qū)動。所述的觸發(fā)電路偵測目前的ESD負(fù)載，并且在ESD的況下觸發(fā)所述的功率鉗。原則上，觸發(fā)電路的設(shè)計(jì)可以有兩種方式來執(zhí)行操作觸發(fā)電路可以設(shè)計(jì)成偵測在供應(yīng)往了之間的一個過電壓(overvoltage)的方式。這可以藉由，例如在二極管鏈的電流量測來達(dá)成?；蛘呤牵缭谝凰^的RC觸發(fā)的情況下，瞬時電壓在供應(yīng)網(wǎng)絡(luò)之間的改變也可以用來偵測一ESD的負(fù)載?；旧?，像是這些所述的觸發(fā)電路必須考慮到在I/O接腳的ESD情況下，額外的二極管路徑表示在I/O接腳與所述VSS網(wǎng)絡(luò)之間的電壓大約是0.8到1.0V，該值大于兩個供應(yīng)網(wǎng)絡(luò)之間的電壓值。在觸發(fā)的閾值，也就是過電壓值或者是瞬時電壓的改變值，所述的功率鉗會被觸發(fā)，因此必須將該閾值設(shè)定于適當(dāng)?shù)偷某潭取Ｏ襁@樣設(shè)定所述的觸發(fā)閾值到一較低的程度會有下面的缺點(diǎn)，當(dāng)所述的集成電路在高溫下操作時，將造成漏電流經(jīng)由所述的觸發(fā)電路以及功率鉗流出，或者是造成功率鉗不慎地被觸發(fā)的功能。在這兩種情況下，所述的集成電路的功能性將可能嚴(yán)重的受到影響漏電流造成額外的功率損失，而不慎的觸發(fā)將導(dǎo)致供應(yīng)網(wǎng)絡(luò)之間的短路而且只可以在電流操作期間的擴(kuò)散度來矯正。同時，特別是當(dāng)使用過電壓偵測時，漏電流經(jīng)常會發(fā)生，而且特別是當(dāng)使用RC觸發(fā)電路的情況下，在VDD網(wǎng)絡(luò)中，經(jīng)由振態(tài)干擾信號的偵測而不是與ESD有關(guān)偵測所引發(fā)的不慎觸發(fā)經(jīng)常會發(fā)生。
在最接近的先前技術(shù)中，專利說明書US 5,576,557描述一ESD保護(hù)電路，用來作為一單晶集成電路的一輸入或輸出的ESD保護(hù)。該ESD保護(hù)電路具有一第一與一第二晶體閘流管結(jié)構(gòu)(SCR，SiliconController Rectifier)，設(shè)計(jì)來當(dāng)成所謂的低電壓觸發(fā)的SCRs(LVTSCR)。一LVTSCR具有一額外的MOS晶體管以為了觸發(fā)所述的晶體閘流管。所述的第一晶體閘流管結(jié)構(gòu)的陽極以及陽極側(cè)控制端連接到VDD網(wǎng)絡(luò)，而所述的第一晶體閘流管結(jié)構(gòu)的陰極連接到所要保護(hù)的I/O接腳，而且所述的第一晶體閘流管結(jié)構(gòu)的一陰極側(cè)控制端連接到VSS網(wǎng)絡(luò)。除此之外，所述的第二晶體閘流管結(jié)構(gòu)的陰極與一陰極側(cè)控制端連接到VSS網(wǎng)絡(luò)，而所述的第二晶體閘流管結(jié)構(gòu)的陽極連接到所要保護(hù)的I/O接腳，而且所述的第二晶體閘流管結(jié)構(gòu)的一陽極側(cè)控制端連接到VDD網(wǎng)絡(luò)。這樣的排列表示在本質(zhì)上位在所述的兩個柵流體結(jié)構(gòu)中的兩個雙極晶體管結(jié)構(gòu)的總和在發(fā)射極端連接到I/O接腳。在I/O接腳的ESD負(fù)載的情況下，兩個雙極體晶體管的其中一基極/發(fā)射極接合體在順向方向被驅(qū)動。與這個情況相關(guān)的基極電動勢的變化造成LVTSCR內(nèi)部MOS的漏極塊的崩潰。這樣的漏極塊的崩潰造成個別的晶體閘流管的觸發(fā)。因此這個解決方法具有缺電，因?yàn)閭€別的晶體閘流管經(jīng)由一MOS晶體管的漏極塊的崩潰所造成的觸發(fā)不會發(fā)生，直到在I/O接腳的電動勢具有一特定值，甚至是所述的電動勢值在觸發(fā)之后被進(jìn)一步的減小。這個特定的電動勢值與MOS晶體管的崩潰電壓的量值在相同的數(shù)量級，也就是11到13伏特。假如，在觸發(fā)所述的晶體閘流管之前的電動勢值也只是稍微高于前面所提到的臨界量值而已，連接到所述的I/O接腳的電路的損害或毀損無法被阻止，雖然具有一ESD保護(hù)電路。在目前次微米的尺寸范圍內(nèi)半導(dǎo)體制程技術(shù)中，這樣的情況所造成ESD毀損的風(fēng)險特別的高。
因此本發(fā)明的目的在于明確的說明一提供更可靠的防止ESD負(fù)載的ESD保護(hù)電路。特別是在一單晶集成電路的輸入或輸出端的ESD負(fù)載的情況下，本發(fā)明的目的在于僅可能提早提供一低阻抗的ESD放電路徑，也就是說，即使輸出端與輸出端的電動勢量值很低的情況下，也能夠非常可靠的避免對所保護(hù)的集成電路的傷害。另一個目的則是在確保漏電流或者是不慎的觸發(fā)的避免。

發(fā)明內(nèi)容
本發(fā)明所根據(jù)的目的可以藉由如權(quán)利要求1的特征來達(dá)成。
根據(jù)本發(fā)明以及如同權(quán)利要求1所述的ESD保護(hù)電路是用來保護(hù)一具有兩個供應(yīng)網(wǎng)絡(luò)，例如，VDD與VSS，的一單晶集成電路的至少一輸入或輸出。這樣的ESD保護(hù)電路具有至少一具有一基極、一發(fā)射極與一集電極的雙極晶體管結(jié)構(gòu)。所表示的晶體管結(jié)構(gòu)指出不需要使用明確規(guī)格的晶體管，而只要，例如，在寄生晶體管的情況下表示npn或pnp結(jié)構(gòu)就可以。除此之外，所述的ESD保護(hù)電路包含一電連接到兩個供應(yīng)網(wǎng)絡(luò)的ESD保護(hù)組件。這樣的情況下，所述的發(fā)射極連接到輸入或輸出端，而所述的基極則是電連接到兩個供應(yīng)網(wǎng)絡(luò)的其中之一。本發(fā)明的主要目的在于當(dāng)一ESD負(fù)載再輸出或輸出端發(fā)生時，集電極能產(chǎn)生一電流信號，以用于觸發(fā)所述的ESD保護(hù)組件。
根據(jù)本發(fā)明，一ESD保護(hù)組件的觸發(fā)是藉由通過所述的至少一雙極體結(jié)構(gòu)的一集電極電流來初始化。因此不需要有任何，如專利說明書US 5,576,557中所描述的在MOS晶體管的漏極塊中產(chǎn)生半導(dǎo)體結(jié)合體(JUNCTION)的任何崩潰而來達(dá)成這個目的。因此不需要有類似的半導(dǎo)體結(jié)構(gòu)。根據(jù)本發(fā)明的技術(shù)內(nèi)容所提出的電流控制的觸發(fā)的主要優(yōu)勢在于當(dāng)一ESD負(fù)載的期間使用集電極電流來作為一觸發(fā)信號以造成ESD保護(hù)組件能在早期階段，也就是在輸入或輸出端的電動勢的量值仍然很小的時候，就被觸發(fā)。
根據(jù)本發(fā)明的ESD保護(hù)電路能避免以前讓電動勢的量值提升到這樣一個高的量值，而以前在這樣高的量值下，只允許在一半導(dǎo)體組件的崩潰因而產(chǎn)生一ESD保護(hù)組件的一觸發(fā)信號。而另一方面，這個電路的概念也能避免ESD保護(hù)電路在集成電路的操作期間造成額外的漏電流現(xiàn)象，因?yàn)椴粫羞^電壓的情況發(fā)生。
根據(jù)本發(fā)明的電路概念是基于發(fā)現(xiàn)，原則上在兩個供應(yīng)網(wǎng)絡(luò)之間，例如VDD與VSS之間，存在有一接合(寄生的)電容值的現(xiàn)象。這個接合的電容值是從在所保護(hù)的電路上總是存在的寄生性耦合電容器，以及額外的從另一個為了間隔操作電壓而加進(jìn)來的電容值，所形成。在輸入或輸出端上的一個突發(fā)的ESD負(fù)載的情況中，一動態(tài)的位移電流或基極電流會發(fā)生，該電流流經(jīng)所述的雙極晶體管的基極-發(fā)射極的接合體以及流經(jīng)所述的耦合電容器，該耦接電容具有一突發(fā)信號的低阻抗。在這樣的情況下，在基極-發(fā)射極接合體之間的二極管的順向電壓下降。而所述的位移電流也造成一對應(yīng)的集電極電流到所述的雙極晶體管結(jié)構(gòu)。這個根據(jù)本發(fā)明的集電極電流信號是用來觸發(fā)所述的ESD保護(hù)組件。根據(jù)所述的雙極晶體管結(jié)構(gòu)是npn或者是pnp的晶體管結(jié)構(gòu)，以決定所述的集電極電流是正還是負(fù)。
根據(jù)本發(fā)明的ESD保護(hù)電路的另一好處在于，相較于二極管的ESD保護(hù)概念，該電路布局所需要的額外的空間只是稍微的增加而已。這是因?yàn)槭聦?shí)上幾乎不需要任何額外的表面區(qū)域需要用來延伸一保護(hù)的二極管到一雙極晶體管結(jié)構(gòu)上，而且因?yàn)樵谌魏卫又兴霈F(xiàn)的耦合電容器都可以被用在這個電路中。
雙極晶體管結(jié)構(gòu)可以是平衡的，也就是說所述的發(fā)射極以及集電極可以設(shè)計(jì)成是相等的。因此在本申請文件中集電極與發(fā)射極的表示方式乃是利用在ESD的情況中所具有的功能來定義，也就是說，對于一個npn晶體管結(jié)構(gòu)，一正電流流進(jìn)所述的集電極并且流出所述的發(fā)射極端，而在pnp晶體管的晶體管結(jié)構(gòu)中，則是呈現(xiàn)正好相反的關(guān)系。
這里也必須提到，所述的ESD保護(hù)組件以及雙極晶體管結(jié)構(gòu)并不需要是不同的結(jié)構(gòu)。尤其是在本發(fā)明所申請的目的中，所述的雙極晶體管結(jié)構(gòu)也可以所述的ESD保護(hù)組件的一個組成要件。
根據(jù)本發(fā)明的一個夠具優(yōu)勢的改良中，所述的雙極晶體管結(jié)構(gòu)唯一pnp晶體管結(jié)構(gòu)。在這個實(shí)施例中，所述的pnp晶體管結(jié)構(gòu)的基極是電連接到所述的兩個供應(yīng)網(wǎng)絡(luò)中的正型供應(yīng)網(wǎng)絡(luò)。根據(jù)本發(fā)明的領(lǐng)一個更具優(yōu)勢的改進(jìn)方案中，所述的雙極晶體管結(jié)構(gòu)唯一npn的晶體管結(jié)構(gòu)，其中所述的npn晶體管結(jié)構(gòu)的基極電連結(jié)到所述的兩個供應(yīng)網(wǎng)絡(luò)的負(fù)型供應(yīng)網(wǎng)絡(luò)。在這個實(shí)施例中，所述的VDD網(wǎng)絡(luò)對應(yīng)所述的正型供應(yīng)網(wǎng)絡(luò)，而所述的VSS網(wǎng)絡(luò)則是對應(yīng)到所述的負(fù)型供應(yīng)網(wǎng)絡(luò)。除此之外，所述的兩個雙極晶體管結(jié)構(gòu)，也就是一個npn晶體管結(jié)構(gòu)以及一個pnp晶體管結(jié)構(gòu)可以更具有優(yōu)勢的提供給所要保護(hù)的一輸入或一輸出。這些隨即連接成前面所述的電路。兩個雙極晶體管結(jié)構(gòu)的使用可使輸入或輸出端能夠免于正型或負(fù)型的ESD負(fù)載。
所述的ESD保護(hù)組件更有優(yōu)勢的具有至少一晶體閘流管結(jié)構(gòu)。為了應(yīng)用的目的，晶體閘流管結(jié)構(gòu)的表示代表任何具有四摻雜層的四層二極管。在本實(shí)施例中的晶體閘流管結(jié)構(gòu)具有相較于其它類型的ESD保護(hù)組件的優(yōu)勢，由于晶體閘流管限定的電流的正型反饋，所引發(fā)的充電便以一特別低的阻抗來消散。除此之外，一晶體閘流管結(jié)構(gòu)，基本上不只全然為了應(yīng)用上的目的，而原則上透過一額外的控制連接提供所述的晶體閘流管，能夠以一可控制、而且根本不受到施加在陽極語音及之間的電壓所影響的方式而被觸發(fā)的能力。在這個情形中，所述的晶體閘流管結(jié)構(gòu)可以由四個摻雜層所形成，或者是從連接到一pnp或npn晶體管結(jié)構(gòu)的一適當(dāng)電流，并且根據(jù)這個晶體管基礎(chǔ)的晶體閘流管等效電路而形成。根據(jù)一晶體閘流管的設(shè)計(jì)與操作方式，特別是對于這個以晶體管為基礎(chǔ)的晶體閘流管等效電路，相關(guān)的數(shù)據(jù)可以參考Michael Reisch在1998年所出版的參考書「ElektronischeBauelemente電子組件」的第10章，949到953頁。
在本發(fā)明中，所述的晶體閘流管結(jié)構(gòu)的陰極側(cè)可以更具優(yōu)勢地藉由一陰極側(cè)的控制連接所控制，而pnp晶體管結(jié)構(gòu)的集電極電連接到這個陰極側(cè)的控制連接。假如所述的晶體閘流管結(jié)構(gòu)可以在陽極側(cè)藉由一陽極側(cè)的控制連接所控制，而且假如npn晶體管結(jié)構(gòu)的集電極也電連接到這個陽極側(cè)的控制連接，這也是具有優(yōu)勢的。除此之外，另一個也可能是有利的情況是讓所述的晶體閘流管結(jié)構(gòu)都能連接在前面所述的陰極側(cè)與陽極側(cè)并且讓該晶體閘流管結(jié)構(gòu)在所述的陰極側(cè)與陽極側(cè)都是可以控制的。為了應(yīng)用上的目的。陽極側(cè)控制以控制連接連接到鄰近陽極的p摻雜區(qū)域的n摻雜的區(qū)域來表示。同樣的，在應(yīng)用上，陰極側(cè)控制以控制連接連接到鄰近陰極(以四層二極管的判斷)的n摻雜區(qū)域的p摻雜的區(qū)域來表示。所述的陰極側(cè)以及同時存在的陽極側(cè)的控制能力對于晶體閘流管結(jié)構(gòu)而言是意謂pnp晶體管結(jié)構(gòu)以及npn晶體管結(jié)構(gòu)的集電極電流信號都可以直接，也就是不需要轉(zhuǎn)換，而使用于所述的晶體閘流管的觸發(fā)。所述的集電極電流也可以在操作上藉由電阻而轉(zhuǎn)換成一電壓信號以施加于控制輸入端。
如同前面所述，所述的雙極晶體管結(jié)構(gòu)可以替代為ESD保護(hù)組件的一部份。在一對應(yīng)的方式中，在一較佳的具體實(shí)施例的情況中，pnp晶體管結(jié)構(gòu)是該至少一晶體閘流管結(jié)構(gòu)的一組成組件。或者是，也可以提供一npn晶體管結(jié)構(gòu)來當(dāng)成是該至少一晶體閘流管結(jié)構(gòu)的一部份的組成組件。所述的ESD保護(hù)組件較佳者構(gòu)具有兩個晶體閘流管結(jié)構(gòu)，而且pnp晶體管結(jié)構(gòu)是第一晶體閘流管結(jié)構(gòu)的一部份，而npn晶體管結(jié)構(gòu)則是第二晶體閘流管結(jié)構(gòu)的一部份。
因?yàn)樗龅碾p極體結(jié)構(gòu)是該晶體閘流管結(jié)構(gòu)的一部份，因?yàn)樗龅腅SD放電路徑因二極管的路徑而較之前分開的結(jié)構(gòu)而變得更短，因此在輸入端或輸出端所發(fā)生的最大電動勢藉由一二極管的順向偏壓而降低。所述的ESD保護(hù)電路的保護(hù)效應(yīng)因此增加。
一耦合電容器，尤其是具有超過1pF的電容值的耦合電容器較佳者是連接于兩個供應(yīng)網(wǎng)絡(luò)之間。一額外電容(除了在任何情況中都會出現(xiàn)的寄生電容值以外)的使用會相對應(yīng)的增加全部的耦合電容器的結(jié)果值。在本發(fā)明中，在兩個供應(yīng)網(wǎng)絡(luò)之間的全部耦合電容器越大，在供應(yīng)網(wǎng)絡(luò)之間的阻抗值會越小，結(jié)果造成動態(tài)位移電流的增大，以及造成集電極電流信號量值的增加。在本發(fā)明中，具有較大量值的一集電極電流信號對于提早觸發(fā)是有利的。根據(jù)(人體模式)仿真的結(jié)果，ESD脈沖時間增加10ns，對于超過1pF的電容值來說，觸發(fā)的閾值幾乎可以完全的抑制。
在單晶集成電路的操作期間，輸入或輸出端較佳者是與在ESD保護(hù)電路上所有的擴(kuò)散井(diffusion wells)藉由反向偏壓的pn接合體解除連接。這對當(dāng)ESD保護(hù)電路是設(shè)計(jì)來保護(hù)一用來正在發(fā)射RF信號的輸入或輸出時，特別具有優(yōu)勢。因?yàn)榇藭r所述的輸入或輸出只藉由所述的反向偏壓的pn接合體、具有高阻抗的連接到一擴(kuò)散井，這能夠確保由ESD保護(hù)電路所引起的寄生性電容以及在輸入或輸出端的作動是非常微小的。因此RF信號的完整性可以被維持。除此之外，以這樣的方式將輸入或輸出端與寄生性電容的解除連接，特別是在輸入或輸出端與供應(yīng)網(wǎng)絡(luò)之間的解除連接意謂所述的晶體閘流管結(jié)構(gòu)將不會突然的被在輸入或輸出端的RF信號觸發(fā)。除此之外，ESD保護(hù)電路對于在輸入或輸出端的RF信號的影響可以在一電路仿真器中實(shí)際的列入考慮，因?yàn)檫B接到輸入或輸出端的基極-發(fā)射極二極接合體可以非常正確地模式化，甚至在非常高頻的情況下也可以。
根據(jù)本發(fā)明的ESD保護(hù)電路的一較佳具體實(shí)施例的改良，這個電路是設(shè)計(jì)來用于ESD保護(hù)多個輸入以及/或是輸出。在本發(fā)明的實(shí)施例中，如同前面所述的至少一雙極晶體管結(jié)構(gòu)提供于每一輸入或輸出端。在本發(fā)明中，對于兩個或更多個輸入或輸出，一單一的ESD保護(hù)組件使用在介于兩個供應(yīng)網(wǎng)絡(luò)之間。當(dāng)一ESD負(fù)載在一輸入或輸出端發(fā)生時，個別的雙極體晶體管結(jié)構(gòu)的集電極產(chǎn)生一電流信號以用來觸發(fā)所述的ESD保護(hù)組件。這個具有優(yōu)勢的ESD保護(hù)電路的改良提供一雙極體結(jié)構(gòu)只是局部的供給的好處，也就是說對于每一輸入或輸出端，直接提供到I/O接腳附近，雖然所述的ESD保護(hù)組件也可以用來保護(hù)兩個或更多個輸出以及/或是輸出。
本發(fā)明的其它更具有優(yōu)勢的改良將會藉由下列的權(quán)利要求加以說明。


本發(fā)明將繼續(xù)藉由一些具體的實(shí)施例以及參照所附加的圖標(biāo)加以詳細(xì)說明，這些圖標(biāo)的簡單說明如下圖1表示根據(jù)二極管ESD保護(hù)概念(先前技術(shù))的一ESD保護(hù)電路的說明；圖2表示根據(jù)本發(fā)明的一ESD保護(hù)電路的概略說明；圖3A表示根據(jù)本發(fā)明的一ESD保護(hù)電路在觸發(fā)之前的詳細(xì)說明；圖3B表示根據(jù)本發(fā)明的一ESD保護(hù)電路在觸發(fā)之后的詳細(xì)說明；圖4A表示在I/O接腳與在VDD網(wǎng)絡(luò)的仿真電壓圖形與根據(jù)本發(fā)明的沒有晶體閘流管被驅(qū)動的VSS網(wǎng)絡(luò)的比較的詳細(xì)說明；圖4B表示在I/O接腳與在VDD網(wǎng)絡(luò)的仿真電壓圖形與根據(jù)本發(fā)明的具有晶體閘流管被驅(qū)動且具有一大耦合電容器的VSS網(wǎng)絡(luò)的比較的詳細(xì)說明；圖4C表示在I/O接腳與在VDD網(wǎng)絡(luò)的仿真電壓圖形與根據(jù)本發(fā)明的具有晶體閘流管被驅(qū)動且具有一小耦合電容器的VSS網(wǎng)絡(luò)的比較的詳細(xì)說明；圖5表示根據(jù)本發(fā)明的一ESD保護(hù)電路的概略說明，對比于圖2，使用MOS晶體管之寄生雙極晶體管；圖6A表示一npn晶體管結(jié)構(gòu)的電路布局的說明；圖6B表示具有一寄生性npn晶體管結(jié)構(gòu)的一NMOS晶體管結(jié)構(gòu)的電路布局的說明；圖7A表示根據(jù)本發(fā)明、具有兩個接腳側(cè)的雙極晶體管結(jié)構(gòu)整合于兩個閘流器的另一個ESD保護(hù)電路的詳細(xì)說明；
圖7B表示如圖7A所示的ESD保護(hù)電路的電路布局的圖標(biāo)說明；圖8A表示如圖7A所示的ESD保護(hù)電路的電路布局的說明，其中另一個晶體閘流管加進(jìn)來以作為一功率鉗；圖8B表示如圖7A所示的ESD保護(hù)電路的電路布局的說明，其中另一個晶體閘流管加進(jìn)來以作為一功率鉗，而且更具有一額外的保護(hù)環(huán)結(jié)構(gòu)；圖8C表示如圖7A所示的ESD保護(hù)電路的電路布局的說明，其更具有一所謂的高保持電流SCR以作為一功率鉗；圖9A表示具有直接藉由集電極電流將ESD電荷消散的一ESD保護(hù)電路的一圖標(biāo)說明；圖9B表示具有直接藉由集電極電流將ESD電荷消散的一CMOS為基礎(chǔ)的ESD保護(hù)電路的一圖標(biāo)說明。
具體實(shí)施例方式
圖1表示一從先前技術(shù)中所得知的一ESD保護(hù)電路，其是根據(jù)二極管ESD保護(hù)概念而用于一集成電路的一輸入或輸出。所述的ESD保護(hù)電路具有電連接到所述的內(nèi)部電路(如圖中所示的箭頭4)的輸入與輸出的一I/O接腳3、以及在每一個情況中都連接到兩個供應(yīng)網(wǎng)絡(luò)VDD(正電動勢)與VSS(接地電動勢)其中之一的二極管1與2。所述的二極管連接成使得它們在所述的集成電路在正常的操作期間不會提供傳導(dǎo)性的連接。除此之外，一觸發(fā)電路5連接于所述的供應(yīng)網(wǎng)絡(luò)VDD與VSS之間并且辨識所存在的一過電壓或者辨識可替代的一介于所述的供應(yīng)網(wǎng)絡(luò)之間的一瞬時電壓的改變以作為一ESD負(fù)載的指示信號。為了反應(yīng)所偵測到的ESD負(fù)載，所述的觸發(fā)電路5藉由一控制信號6驅(qū)動一功率鉗7。所述的控制信號是用來觸發(fā)連接在介于供應(yīng)網(wǎng)絡(luò)之間的功率鉗7，因而當(dāng)所述的功率鉗7被激發(fā)時，在供應(yīng)網(wǎng)絡(luò)VSS與VDD之間形成一電連接。除此之外，一功率鉗二極管8也提供于介于供應(yīng)網(wǎng)絡(luò)VDD與VSS之間。
原則上，在一I/O接腳上可以得到的四個類型的ESD負(fù)載的區(qū)別-在一I/O接腳的一ESD負(fù)載具有對外部的短電流的VSS網(wǎng)絡(luò)的一正電壓極性(PS-ESD負(fù)載)；-在一I/O接腳的一ESD負(fù)載具有對外部的短電流的VDD網(wǎng)絡(luò)的一正電壓極性(PD-ESD負(fù)載)；-在一I/O接腳的一ESD負(fù)載具有對外部的短電流的VSS網(wǎng)絡(luò)的一負(fù)電壓極性(NS-ESD負(fù)載)；-在一I/O接腳的一ESD負(fù)載具有對外部的短電流的VDD網(wǎng)絡(luò)的一負(fù)電壓極性(ND-ESD負(fù)載)。
在一PS-ESD負(fù)載的情況下，所述的二極管1變成順向偏壓的，而所設(shè)的觸發(fā)電路5辨識一ESD負(fù)載是以瞬時電壓改變?yōu)榛A(chǔ)或是以過電壓壓為基礎(chǔ)，并載觸發(fā)所述的功率鉗7，而所述的功率鉗7經(jīng)過觸發(fā)之后會在介于供應(yīng)網(wǎng)絡(luò)VSS與VDD之間產(chǎn)生一低阻抗的電連接。像這樣的一ESD負(fù)載的情況下，介于所述的I/O接腳與所述VSS網(wǎng)絡(luò)之間的電壓便會因低阻抗的放電路徑而限制在低電壓值。
在一PD-ESD負(fù)載的情況下，所述的二極管1變成正向偏壓的，因此一低阻抗的放電路徑產(chǎn)生于介于所述的I/O接腳與所述的外部短電流的VDD網(wǎng)絡(luò)之間。這將限制在I/O接腳與所述的VDD網(wǎng)絡(luò)之間的電壓。
在一ND-ESD或NS-PSD負(fù)載的情況下，一低阻抗的放電路徑以一對比于所述的一PS-ESD負(fù)載或一PD-ESD負(fù)載的類型而形成，但所述的二極管2比所述的二極管1更加順向偏壓。
如圖1所示的二極管ESD保護(hù)概念是以在VDD網(wǎng)絡(luò)與VSS網(wǎng)絡(luò)之間的電壓的仿真(過電壓或電壓改變的仿真)為基礎(chǔ)。而藉由如圖2所示的本發(fā)明之ESD保護(hù)電路可以避免與這個相關(guān)的缺點(diǎn)。與圖1的ESD保護(hù)電路相較，主要的差異在于二極管1與2是雙極晶體管結(jié)構(gòu)11、12的基極-發(fā)射極的型式。在這個例子中，pnp晶體管結(jié)構(gòu)11在發(fā)射極端電連接到所保護(hù)的I/O接腳，而基極端則是接到所述的VDD網(wǎng)絡(luò)。而npn晶體管結(jié)構(gòu)12則是對應(yīng)地將發(fā)射極端連接到所要保護(hù)的接腳10，而在基極端則是連接到所述的VSS網(wǎng)絡(luò)。所述的pnp晶體管結(jié)構(gòu)與所述的npn晶體管結(jié)構(gòu)的集電極端則是電連接到一任意單元14，該任意單元14轉(zhuǎn)換所述的集電極電流信號到電壓信號，并加以結(jié)合以及選擇性地放大。所述的單元14透過一信號18驅(qū)動一功率鉗17。除此之外，一耦合電容器19連接于所述的供應(yīng)網(wǎng)絡(luò)VDD與VSS之間，其中所述的耦合電容器，舉例來說，可以是寄生電容值或者是隔直電容(blocking capacitor)的電容值。因?yàn)橐还β抒Q二極管，例如圖1所述的二極管8并不顯著的貢獻(xiàn)于所考慮的I/O接腳到VSS或VDD網(wǎng)絡(luò)之間保護(hù)路徑的ESD保護(hù)效應(yīng)，因此在圖2以及后面的圖標(biāo)中不在特別的解釋像這樣的這個功率鉗二極管。不過在每一個圖標(biāo)中，都可以模擬于圖1的方式加入一功率鉗二極管。
在I/O接腳10的一方波的PS-ESD負(fù)載導(dǎo)致一瞬時的位移電流從所述的pnp晶體管結(jié)構(gòu)11的基極流經(jīng)所述的對強(qiáng)烈信號的組件具有一低阻抗的結(jié)合電容值19。由所述的pnp晶體管結(jié)構(gòu)11所提供的電流增益造成一對應(yīng)的正集電極電流，該正集電極電流流出所述的pnp晶體管結(jié)構(gòu)11的集電極。這個集電極電流信號在單元14中先經(jīng)過預(yù)處理以使得所述的功率鉗組件17。經(jīng)由來自組件14的輸出信號18所觸發(fā)。這將使得一低阻抗的ESD放電路徑形成于所述的I/O接腳與所述的供應(yīng)網(wǎng)絡(luò)VSS之間，以限制在I/O接腳10的電動勢值。
在一PD-ESD負(fù)載的情況下，在所述的pnp晶體管結(jié)構(gòu)的基極-發(fā)射極二極管如同模擬于圖1的方式而變成正向偏壓，因此所述的I/O接腳與外部的短電流的VDD網(wǎng)絡(luò)之間形成一低阻抗的放電路徑。
而在一NS-ESD負(fù)載與ND-ESD負(fù)載的情況下，一低阻抗的放電路徑以一模擬于PS-ESD負(fù)載或是PD-ESD的方式來形成，不過在過程中是利用npn晶體管結(jié)構(gòu)12而不是pnp晶體管結(jié)構(gòu)11來觸發(fā)。在這個例子中，電流是以相反的方向來流動。
圖3A表示根據(jù)本發(fā)明的一ESD保護(hù)電路在觸發(fā)之前的詳細(xì)說明。在圖3A所示的結(jié)構(gòu)以對應(yīng)于圖2所示的結(jié)構(gòu)的方式來呈現(xiàn)，因此圖標(biāo)標(biāo)號也是相互對應(yīng)的。在圖3A表示圖2中的單元14與功率鉗17的清楚的執(zhí)行方式。如同從圖3A可以看出，來自pnp晶體管結(jié)構(gòu)11與來自npn晶體管結(jié)構(gòu)12的電流信號分別經(jīng)過電阻21或電阻22而轉(zhuǎn)換成電壓信號，其中所述的電阻21連接所述的pnp晶體管結(jié)構(gòu)11的集電極端到所述的VSS網(wǎng)絡(luò)，而所述的電阻22則是連接所述的npn晶體管結(jié)構(gòu)12的集電極端到所述的VDD網(wǎng)絡(luò)。這兩個電阻常用的電阻值通常是藉于幾個ohms到幾個kilohms之間。來自電阻21以及來自電阻22的電壓信號分別當(dāng)成是陽極側(cè)與陰極側(cè)的一控制信號，以控制一連接在供應(yīng)網(wǎng)絡(luò)VSS與VDD之間的閘流器SCR。像這樣的一個SCR可以根據(jù)所述的閘流器的等效電路而分成一pnp晶體管結(jié)構(gòu)23與一npn晶體管結(jié)構(gòu)24。除此之外，所述的閘流器SCR具有兩個電阻25與26而分別將pnp晶體管結(jié)構(gòu)23的基極與npn晶體管結(jié)構(gòu)24的基極連接到所述的供應(yīng)網(wǎng)絡(luò)上。所述的晶體閘流管SCR在陰極端的控制連接因此連接到所述的npn晶體管結(jié)構(gòu)24的基極，而該晶體閘流管SCR的陽極端的控制連接則是連接到所述的pnp晶體管結(jié)構(gòu)23的基極。
圖3A也表示根據(jù)人體模式、追隨在一PS-ESD負(fù)載之后的幾個nanoseconds之間的ESD放電路徑，如同圖中的箭號27所示。如同前面所述，一位移電流最初的一極短的時間內(nèi)從所述的pnp晶體管結(jié)構(gòu)11的基極-發(fā)射極的二極管向前流經(jīng)所述的耦合電容器19，并且隨后從外部的短路VSS網(wǎng)絡(luò)流出。因此有一集電極電流信號(如同圖中的箭頭28所示)用以觸發(fā)所述的晶體閘流管SCR。經(jīng)由電阻21所轉(zhuǎn)換的電流/電壓信號(同樣的模擬轉(zhuǎn)換也發(fā)生于電阻22)在這個例子中用以選擇性的觸發(fā)所述的晶體閘流管SCR。假如一電阻21被設(shè)定進(jìn)來，這將造成晶體閘流管SCR經(jīng)由一電壓所驅(qū)動；如果沒有電阻被設(shè)定，那么所述的晶體閘流管SCR則是經(jīng)由電流所驅(qū)動。這個用以驅(qū)動晶體閘流管SCR的電流/電壓信號造成在npn晶體管結(jié)構(gòu)24中的基極-發(fā)射極二極管是順向偏壓。這將造成一流進(jìn)所述的npn晶體管結(jié)構(gòu)24的集電極電流的增加，因此造成跨接在電阻25的電壓的下降。這個電壓打開了pnp晶體管結(jié)構(gòu)23，因此一正電流從pnp晶體管結(jié)構(gòu)23的集電極流出而且更藉由在電阻26之間的額外的電壓降的好處而更進(jìn)一步增加流經(jīng)所述的npn晶體管結(jié)構(gòu)24的集電極電流。當(dāng)所述的晶體閘流管SCR被觸發(fā)時，這將因此造成一正反饋的過程，因此會造成在VDD與VSS網(wǎng)絡(luò)之間的一個非常低的低阻抗連結(jié)。原則上，所述的電阻25與26也可以省略，這將造成純正電流的反饋，也就是說在所述的第一晶體管結(jié)構(gòu)的正或負(fù)集電極電流流進(jìn)另一個晶體管結(jié)構(gòu)的基極，而第二晶體管則互相相反。
圖3B表示根據(jù)本發(fā)明的一ESD保護(hù)電路以及如同圖3A的保護(hù)電路在觸發(fā)晶體閘流管SCR之后的一詳細(xì)說明。圖中由箭頭29所示的ESD放電路徑延伸經(jīng)過pnp晶體管結(jié)構(gòu)11的基極-發(fā)射極二極管與經(jīng)過所述的晶體閘流管SCR。這造成了I/O接腳10與供應(yīng)網(wǎng)絡(luò)VSS之間的一個非常低阻抗的連接。當(dāng)一ND-ESD負(fù)載發(fā)生時，所述的晶體閘流管SCR的陽極側(cè)經(jīng)由來自npn晶體管12的集電極電流所觸發(fā)，如同在一PS-ESD負(fù)載的事件中所模擬的方式。流經(jīng)pnp晶體管結(jié)構(gòu)12的集電極電流的方向在這個例子中正好是相反于當(dāng)一PS-ESD負(fù)載發(fā)生時，流經(jīng)npn晶體管結(jié)構(gòu)1的集電極電流的方向。
根據(jù)本發(fā)明用以驅(qū)動晶體閘流管SCR的驅(qū)動操作的原理可以根據(jù)如圖4A到圖4C所示的仿真結(jié)果來說明。在圖4A到圖4C所示的仿真是根據(jù)一PS-ESD負(fù)載的假設(shè)，其中是將該負(fù)載假設(shè)成具有一方波的電流脈沖，該脈沖的起始時間為10ns，持續(xù)時間為100ns，而電流值為1A。在圖4A所示的仿真是以如圖3A所示的ESD保護(hù)電路為基礎(chǔ)。不過，在這個例子中(如同在圖4A的右上方所示)，根據(jù)本發(fā)明的pnp晶體管結(jié)構(gòu)11的集電極與所述的晶體閘流管之間的連接是解除連結(jié)的狀態(tài)，也就是說，來字根劇本發(fā)明的pnp晶體管結(jié)構(gòu)11的集電極電流對于所述的晶體閘流管SCR的一控制輸入端不會有影響。在圖4A中所示曲線30與31分別表示介于所述的I/O接腳10與所述的VDD網(wǎng)絡(luò)之間、以及所述的I/O接腳10與所述的VSS網(wǎng)絡(luò)之間的電壓的瞬時圖形。從曲線30可以看出在介于所述的I/O接腳10與所述的VSS網(wǎng)絡(luò)之間的一個超過6V的電壓在大約t＝1.5ns的時候降下來。這個電壓由于其在陽極端與陰極端的電壓差的結(jié)果以足夠觸發(fā)所述的晶體閘流管SCR，而且這個電壓接著會被限制在一低于安全程度的電壓4V以下。然而，這個6V的短暫電壓還是有可能會造成所要保護(hù)的電路的一個不可逆的崩潰。
假如如圖4B所示的仿真是根據(jù)如圖3A所示的保護(hù)電路，且原來的所述的pnp晶體管結(jié)構(gòu)11的集電極端原封不動的連接到所述的晶體閘流管SCR、而且所述的耦合電容器19具有1.2pF的電容值的情況，那么將分別造成介于I/O接腳10與VSS網(wǎng)絡(luò)之間，以及I/O接腳10與VDD網(wǎng)絡(luò)之間的電壓的瞬時圖形如圖中的32與33所示。通過所述的pnp晶體管結(jié)構(gòu)11的基極-發(fā)射極接合體(junction)的根據(jù)本發(fā)明的位移電流以及所對應(yīng)的集電極電流信號造成所述的晶體閘流管SCR在更早的階段被驅(qū)動，也就是在甚至t＝0.5ns時就被觸發(fā)。假如介于所述的供應(yīng)網(wǎng)絡(luò)VDD與VSS之間的耦合電容器19夠大的話，從所述的I/O接腳10到所述的VSS網(wǎng)絡(luò)之間的電壓值將大幅度地限制于小于2.5V的范圍，因此一臨界電壓值不會發(fā)生在所述的I/O接腳與所述的VSS網(wǎng)絡(luò)之間。
假如如圖4C所示的仿真是根據(jù)如圖3A所示的保護(hù)電路，且原來的所述的pnp晶體管結(jié)構(gòu)11的集電極端原封不動的連接到所述的晶體閘流管SCR、而且所述的耦合電容器19具有0.2pF的電容值的情況，那么將分別造成介于I/O接腳10與VSS網(wǎng)絡(luò)之間，以及I/O接腳10與VDD網(wǎng)絡(luò)之間的電壓的瞬時圖形如圖中的34與35所示。從圖形34與35可以看出，在介于I/O接腳10與VSS網(wǎng)絡(luò)之間的觸發(fā)閾值、以及介于I/O接腳10與VDD網(wǎng)絡(luò)之間的觸發(fā)閾值必須分別達(dá)到大約5V以及4V。這也證明了位移電對于觸發(fā)機(jī)制的重要性，假如所述的耦合電容器19的量值具有一較低的量值(遠(yuǎn)小于1.2pF)，那么所產(chǎn)生的位移電流的數(shù)值將會是微小的，因此造成所述的晶體閘流管SCR無法提早被觸發(fā)。相反的，假如所述的耦合電容器19的量值是相對較高的話(遠(yuǎn)大于1.0pF)，那么所產(chǎn)生的位移電流的數(shù)值將會相關(guān)較大，因此造成所述晶體閘流管SCR可以較早的被觸發(fā)。在傳統(tǒng)的單晶積體整合電路中，耦合電容器由于寄生的電容值與操作電壓的間隔使得的電容值遠(yuǎn)大于1.2pF，因此根據(jù)本發(fā)明的ESD保護(hù)電路通?？梢圆皇芟拗频氖褂?。也就是說，不需要輸入任合只用于ESD保護(hù)用途的耦合電容器到兩個輸入網(wǎng)絡(luò)之間；在任何情況下，所產(chǎn)生的接合的電容值都會是足夠的。
圖5表示一如圖2所示的、使用MOS晶體管的寄生雙極晶體管結(jié)構(gòu)的一ESD保護(hù)電路。圖5所提供的結(jié)構(gòu)使用如圖2所示的相同的圖標(biāo)符號。圖2所述的pnp晶體管結(jié)構(gòu)11以及所述的npn晶體管結(jié)構(gòu)12在圖5中將分別表示成圖中之一PMOS與NMOS晶體管36與37的寄生性雙極晶體管。在這個情況下，所述的PMOS晶體管結(jié)構(gòu)36的n摻雜塊狀接點(diǎn)B以及NMOS晶體管結(jié)構(gòu)37的p摻雜塊狀接點(diǎn)B分別對應(yīng)到所述的pnp晶體管結(jié)構(gòu)11的基極以及所述的npn晶體管結(jié)構(gòu)12的基極。而該P(yáng)MOS晶體管結(jié)構(gòu)36的p摻雜的源極接點(diǎn)S以及p摻雜的漏極接點(diǎn)D分別對應(yīng)到所述的pnp晶體管結(jié)構(gòu)11的發(fā)射極與集電極。而該NMOS晶體管結(jié)構(gòu)37的n摻雜的源極接點(diǎn)S以及n摻雜的漏極接點(diǎn)D分別對應(yīng)到所述的npn晶體管結(jié)構(gòu)11的發(fā)射極與集電極。在本實(shí)施例中，所述的寄生雙極晶體管的操作方法相當(dāng)于前面如圖2所示的雙極晶體管11與12的操作方法。而且不只是如圖2所述的雙極晶體管，而且所有在本申請書中所提到的所有雙極晶體管都可以由MOS晶體管的寄生雙極晶體管來取代。使用MOS晶體管所寄生的雙極晶體管的基本優(yōu)勢在于根據(jù)本發(fā)明的ESD保護(hù)電路可以利用像單純的CMOS技術(shù)來制造，也就是說不需要使用在科技相關(guān)的組件數(shù)據(jù)庫中所清楚定義的雙極晶體管。
圖6A表示一npn晶體管結(jié)構(gòu)側(cè)面的電路布局。舉例來說，如圖2所述的npn晶體管結(jié)構(gòu)12可能具有一像這樣的一個電路布局。一n+摻雜的發(fā)射極長條41、一p+摻雜的基極長條42以及一n+摻雜的集電極長條43位在一p摻雜井40中。相對的，圖6B表示一NMOS晶體管結(jié)構(gòu)的電路布局，舉例來說，該NMOS晶體管結(jié)構(gòu)為如圖5所示的NMOS晶體管結(jié)構(gòu)37。而圖中所示的分別表示源極區(qū)域與漏極區(qū)域的兩個n+摻雜的擴(kuò)散區(qū)域45與48位在一p摻雜井40上，其中介于所述的源極區(qū)域與漏極區(qū)域之間，一傳導(dǎo)溝道在NMOS晶體管的操作期間形成。除此之外，圖中也顯示該p+摻雜的塊狀接點(diǎn)47。在NMOS晶體管結(jié)構(gòu)中的寄生npn晶體管的基極對應(yīng)到塊狀接點(diǎn)47，而發(fā)射極則是對應(yīng)到源極接點(diǎn)45，而發(fā)射極則是對應(yīng)到漏極接點(diǎn)48。在圖5圖中所示的MOS晶體管結(jié)構(gòu)36與37的典型的MOS晶體管的寬度介于20μm到200m之間。在本申請書中所描述的雙極晶體管結(jié)構(gòu)具有相同的長度。在如圖6A所述的明確的雙極體結(jié)構(gòu)與在圖6B所述的寄生雙極體上的電流增加通常是介于0.1到10之間。
圖7A表示根據(jù)本發(fā)明另一個ESD保護(hù)電路的電路圖，其具有接腳側(cè)的雙極晶體管結(jié)構(gòu)50與51整合于兩個閘流器SCR1與SCR2上。在這個實(shí)施例中，所述的pnp晶體管結(jié)構(gòu)50以及所述的npn晶體管結(jié)構(gòu)51分別執(zhí)行如第3圖(A)中所述的雙極晶體管結(jié)構(gòu)11與12的功能。同時，這里所表示的雙極體結(jié)構(gòu)是兩個晶體閘流管SCR1與SCR2的一個組件。在這個實(shí)施例中，所述的pnp晶體管結(jié)構(gòu)50對應(yīng)在晶體閘流管等效電路中的pnp晶體管結(jié)構(gòu)，而所述的npn晶體管結(jié)構(gòu)51則對應(yīng)到在晶體閘流管等效電路中的npn晶體管結(jié)構(gòu)。在這個實(shí)施例中、或者本申請文件的其它實(shí)施例中所提到的雙極體的結(jié)構(gòu)不需要都是具有基極、集電極與發(fā)射極的獨(dú)立雙極晶體管，相反的，也可以整合于其它更高層次的結(jié)構(gòu)中，例如在本實(shí)施例中的晶體閘流管結(jié)構(gòu)。然而，相反地，由晶體管結(jié)構(gòu)(明確的雙極體結(jié)構(gòu)或MOS結(jié)構(gòu))組成晶體閘流管結(jié)構(gòu)SCR1與SCR2也是可行的。在本實(shí)施例中，pnp晶體管結(jié)構(gòu)51與npn晶體管結(jié)構(gòu)52的發(fā)射極連接到所要保護(hù)的I/O接腳52。同時，pnp晶體管結(jié)構(gòu)51的發(fā)射極形成該晶體閘流管SCR1的陽極端A，而npn晶體管結(jié)構(gòu)51的發(fā)射極形成所述的晶體閘流管SCR2的陰極端K。除此之外，所述的晶體閘流管SCR1的陰極K連接到VSS網(wǎng)絡(luò)，而相對的，所述的晶體閘流管SCR2的陽極側(cè)則是連接到該VDD網(wǎng)絡(luò)。除此之外，更提供兩個電阻55與54分別對應(yīng)如圖3A所示的電阻25與26，不過如同前面參照圖3A時所描述的，該對的電阻55與54也不一定是不可或缺的。pnp晶體管結(jié)構(gòu)50的基極電連接到該VDD網(wǎng)絡(luò)，而相對的，該晶體管結(jié)構(gòu)npn晶體管結(jié)構(gòu)51則是電連接到VSS網(wǎng)絡(luò)，而且在這兩個連接上的電阻值對應(yīng)于等效點(diǎn)阻56與57。除此之外，一耦合電容器53則是提供于VDD網(wǎng)絡(luò)與VSS網(wǎng)絡(luò)之間，并且頁對應(yīng)于前面所述的耦合電容器19。
當(dāng)一PS-ESD負(fù)載發(fā)生時，一位移電流流經(jīng)在所述的pnp晶體管組件50中的基極-發(fā)射極二極管，并且流經(jīng)所述的接合電阻值53。這造成一集電極電流流出所述的pnp晶體管組件50，因此造成所述的晶體閘流管SCR1被驅(qū)動，如同前面在圖3A所描述的相同驅(qū)動方式。這也造成一個介于I/O接腳52與外部短電流的VSS網(wǎng)絡(luò)之間的ESD放電路徑。
當(dāng)一PD-ESD負(fù)載發(fā)生時，一ESD放電路徑經(jīng)由在pnp晶體管組件50的基極-發(fā)射極二極管而形成于I/O接腳52與外部的短電流的VDD網(wǎng)絡(luò)之間。
當(dāng)一NS-ESD負(fù)載發(fā)生時，一ESD放電路徑經(jīng)由在npn晶體管組件51的基極-發(fā)射極二極管而形成于I/O接腳52與外部的短電流的VSS網(wǎng)絡(luò)之間。
當(dāng)一ND-ESD負(fù)載發(fā)生時，一位移電流流經(jīng)在所述的npn晶體管組件51中的基極-發(fā)射極二極管到由所述的接合電阻值53所形成的基極。這造成一集電極電流流出所述的npn晶體管組件51，因此造成所述的晶體閘流管SCR2被驅(qū)動，如同前面在圖3A所描述的相同驅(qū)動方式。這也造成一個介于I/O接腳52與外部短電流的VSS網(wǎng)絡(luò)之間的ESD放電路徑。
因?yàn)樗龅碾p極晶體管結(jié)構(gòu)50與51都分別是晶體閘流管結(jié)構(gòu)SCR1與SCR2的部分組件，因此所述的ESD放電路徑因?yàn)橐欢O管的接合體而較分開結(jié)構(gòu)還要短，因此在I/O接腳的電動勢的最大量值因?yàn)槎O管的順向偏壓而降低。ESD保護(hù)電路的保護(hù)效應(yīng)因此也獲得改善。假如所述的等效電阻56與57不是相當(dāng)微小(也就是說大于幾個ohms)，在基極-發(fā)射極二極管的保護(hù)效應(yīng)可能會不足，因?yàn)樵赑D-ESD負(fù)載或NS-ESD負(fù)載的情況下會造成電壓降的增加。在這個情況下，如圖7A所述的ESD保護(hù)電路可能需要更進(jìn)一步加入一保護(hù)的二極管，并聯(lián)連接于所述的基極-發(fā)射極二極管。
圖7B表示如圖7A所示的ESD保護(hù)電路的電路布局的圖標(biāo)說明。在圖7A與圖7B中以相同的圖標(biāo)符號來表示的組件都是互相對應(yīng)的組件。如圖參照圖7B所示，分別在晶體閘流管SCR1與SCR2中所示的n摻雜井與與p摻雜井分別藉由一反向偏壓的pn接合體而與所述的I/O接腳解除連接。在這個實(shí)施里中，這樣的解除連結(jié)可以確保這個根據(jù)本發(fā)明的ESD保護(hù)電路可以同樣的以前面所述的方式來執(zhí)行。這個解除連接代表這個根據(jù)本發(fā)明所述的ESD保護(hù)電路特別適合用于無線電波(RF)的應(yīng)用上。
圖8A表示如圖7A所示的ESD保護(hù)電路的電路布局的說明，其中一個沒有出現(xiàn)在圖7A的另一個晶體管SCR3加進(jìn)來以作為一功率鉗。在圖8A與圖7A中以相同的圖標(biāo)符號來表示的組件都是互相對應(yīng)的組件。圖中所示的箭號分別代表著對應(yīng)的批注所說明的一電連接點(diǎn)。為了允許在一ESD負(fù)載的情況中，所述VDD網(wǎng)絡(luò)與所述的VSS網(wǎng)絡(luò)之間可以直接連接，所述的晶體閘流管SCR3額外地提供到介于所述的VDD網(wǎng)絡(luò)與VSS網(wǎng)絡(luò)之間(如同圖8A所示)而且經(jīng)由一觸發(fā)電路60所驅(qū)動。這個觸發(fā)電路包含一由接地的柵極NMOS晶體管62與一串聯(lián)連接的電阻63所組成的一分壓器。除此之外，一個或多個二極管61被提供到介于所述的晶體閘流管SCR3的陽極側(cè)與所述的VDD網(wǎng)絡(luò)之間。這個二極管61是用來避免這個晶體閘流管SCR3的寄生性觸發(fā)，這個現(xiàn)象與所謂的閉鎖(latch-up)有關(guān)。因此，在歷經(jīng)所述的晶體閘流管觸發(fā)程序之后，也就是在其自鎖的狀態(tài)下的電壓降，所述的VDD網(wǎng)絡(luò)與VS S網(wǎng)絡(luò)之間的電壓(也被當(dāng)作是一把持電壓)藉由每一個二極管的一二極管順向偏壓而增加。所要求的晶體閘流管SCR3的觸發(fā)因?yàn)樗龅腘MOS晶體管62的崩潰以及與跨接在電阻63上的電壓有關(guān)的電壓降而初始化。如圖8A所示的電路布局的缺點(diǎn)在于如果晶體閘流管SCR1與SCR2之間的橫向距離，以及晶體閘流管SCR2與SCR3之間的橫向距離過短的話，不愿意見到的一寄生的晶體閘流管的交互觸發(fā)可能會發(fā)生。這個現(xiàn)象以圖中的如64與65的記號來表示。
圖8B表示如圖7A所示的ESD保護(hù)電路的電路布局的說明，這個保護(hù)電路是圖8A所示的保護(hù)電路的替代型式，其中一個沒有在圖7A出現(xiàn)的另一個晶體閘流管被加到這個電路中以作為一功率鉗。在圖8B與圖8A中以相同的圖標(biāo)符號來表示的組件都是互相對應(yīng)的組件。相較于如圖8A所示的電路布局，個別的晶體閘流管SCR1、SCR2與SCR3彼此間是都是分離的而且彼此間都籍由兩個保護(hù)環(huán)的結(jié)構(gòu)66、67來分開。在這個實(shí)施例中所使用的保護(hù)環(huán)結(jié)構(gòu)是從三個鄰近的區(qū)域或井中所形成，其中第一區(qū)域是p摻雜的、第二區(qū)域是n摻雜的而第三區(qū)域是p摻雜的。這個方法排除了一寄生的晶體閘流管的交互觸發(fā)的可能性。
圖8C更進(jìn)一步表示如圖8A與圖8B所示的ESD保護(hù)電路的電路布局的另一個替代方案。相對于在圖8A與圖8B所示的功率鉗SCR3，一所謂的高把持電流SCR(HHI-SCR)SCR4在圖8C中用來作為所述的功率鉗。所述的HHI-SCR是一個具有高觸發(fā)電流與高把持電流的一特殊的晶體閘流管，這個特殊的晶體閘流管可以藉由固態(tài)的井接觸而達(dá)到。這提供了一個對于晶體閘流管在單晶集成電路操作時的一個不留意的觸發(fā)的保護(hù)。關(guān)于所述的HHI-SCR已在公開的文獻(xiàn)中M.Mergens等人在2002的EOS/ESD論壇中所發(fā)表的文章「High Holding CurrentSCRs(HHI-SCR)for ESD Protection and Latch-up Immune ICOperation」詳細(xì)說明。在這個實(shí)施例中，所述的HHI-SCR SCR4可以連接在兩個晶體閘流管SCR1與SCR2之間。這使得所述的晶體閘流管SCR1與SCR2之間可以相互隔離，如同提供一個保護(hù)環(huán)一樣的方式來隔離。而另一個如同圖8B所示保護(hù)環(huán)結(jié)構(gòu)66則可以不必用于電路中，因而造成大幅減少所使用的面積表面的好處。
原則上，修正這個以集電極電流控制的一ESD保護(hù)組件的驅(qū)動的基本概念也是可行的。舉例來說，在ESD的事件中電荷的消散可以直接藉由一連接到I/O接腳的一雙極晶體管的集電極電流來完成。以這個方式來操作的一ESD保護(hù)電路的一較佳的具體實(shí)施例可以由圖9A的圖標(biāo)來加以說明。一pnp晶體管結(jié)構(gòu)71以及一npn晶體管結(jié)構(gòu)72經(jīng)由一發(fā)射極端而連接到一I/O接腳70。在這個實(shí)施例中，所述的雙極晶體管71與72分別對應(yīng)如圖2所示的雙極晶體管11與12。所述的pnp晶體管結(jié)構(gòu)71的集電極電連接到所述的VSS網(wǎng)絡(luò)，而所述的npn晶體管結(jié)構(gòu)72的集電極則是電連接到所述的VDD網(wǎng)絡(luò)。除此之外，一耦合電容器79則是提供于所述的供應(yīng)網(wǎng)絡(luò)之間。當(dāng)一PS或ND-ESD負(fù)載發(fā)生時，在所述的pnp晶體管結(jié)構(gòu)71或所述的npn晶體管結(jié)構(gòu)72的基極-發(fā)射極二極管分別變成是順向偏壓的，而在同一時間，一位移電流流經(jīng)所述的基極-發(fā)射極二極管與流經(jīng)所述的耦合電容器79。這個位移電流觸發(fā)在pnp晶體管結(jié)構(gòu)71以及在npn晶體管結(jié)構(gòu)72的一集電極電流。這分別造成了到所述的VSS網(wǎng)絡(luò)與到VDD網(wǎng)絡(luò)的一ESD保護(hù)路徑經(jīng)由所述的發(fā)射極-集電極路徑而形成。假如初始的集電極電流夠高，那么個別的雙極晶體管結(jié)構(gòu)被驅(qū)動成自我把持的高電流模式，并且透過基極-發(fā)射極二極管而維持在開啟的狀態(tài)，即使是在沒有任何位移電流的狀態(tài)下。因此所述的ESD放電路徑隨后便維持在ESD事件的持續(xù)期間，甚至維持到所述的位移電流已經(jīng)衰減。在這個實(shí)施例中，雙極晶體管結(jié)構(gòu)71與72以分別是在I/O接點(diǎn)的VDD與VSS局部保護(hù)組件的型式來表現(xiàn)是較好的。在很多實(shí)施例中，這使得以前面所提到的觸發(fā)電路的其中一個來節(jié)省局部的功率鉗便得可能，因此可以具有節(jié)省使用面積的好處。
圖9B表示如圖9A所示的ESD保護(hù)電路的一個以CMOS為基礎(chǔ)的的ESD保護(hù)電路。在圖9B與圖9A中以相同的圖標(biāo)符號來表示的組件都是互相對應(yīng)的組件。在圖9A中所提到的pnp與npn晶體管組件71與72在圖9B所示的電路中，將分別改以在一PMOS晶體管81與在一NMOS晶體管82的寄生的雙極晶體管來操作。在這個實(shí)施例中，如前面參照圖5所加以說明的實(shí)施例也可以用來描述這個實(shí)施例的寄生的雙極晶體管。
圖標(biāo)標(biāo)號圖11二極管2二極管3I/O接腳4輸入/輸出5觸發(fā)電路6控制信號7功率鉗8功率鉗二極管圖210 I/O接腳11 pnp雙極晶體管結(jié)構(gòu)12 npn雙極晶體管結(jié)構(gòu)13 輸入/輸出14 單元17 功率鉗18 信號19 耦合電容器圖3A(B)10 I/O接腳11 pnp雙極晶體管結(jié)構(gòu)12 npn雙極晶體管結(jié)構(gòu)13 輸入/輸出19 耦合電容器21 電阻22 電阻23 pnp雙極晶體管結(jié)構(gòu)24 npn雙極晶體管結(jié)構(gòu)25 電阻26 電阻
27 ESD放電路徑29 ESD放電路徑圖4A-(C)10 I/O接腳11 pnp雙極晶體管結(jié)構(gòu)19 耦合電容器21 電阻30 電壓瞬時圖形31 電壓瞬時圖形32 電壓瞬時圖形33 電壓瞬時圖形34 電壓瞬時圖形35 電壓瞬時圖形圖510 I/O接腳13 輸入/輸出14 單元17 功率鉗18 信號19 耦合電容器36 PMOS晶體管結(jié)構(gòu)寄生性雙極晶體管37 NMOS晶體管結(jié)構(gòu)寄生性雙極晶體管圖6A(B)40 p摻雜井41 n+摻雜的發(fā)射極長條42 p+摻雜的基極長條43 n+摻雜的集電極長條44 NMOS晶體管結(jié)構(gòu)45 源極接點(diǎn)46 傳導(dǎo)溝道47 塊狀接點(diǎn)48 集電極接點(diǎn)圖7A(B)50 pnp雙極晶體管結(jié)構(gòu)51 npn雙極晶體管結(jié)構(gòu)52 I/O接腳53 耦合電容器54 電阻55 電阻56 等效電阻57 等效電阻圖8A-(C)52 I/O接腳54 電阻55 電阻56 等效電阻57 等效電阻60 觸發(fā)電路61 二極管62 NMOS晶體管63 電阻64 記號65 記號66 保護(hù)環(huán)結(jié)構(gòu)67 保護(hù)環(huán)結(jié)構(gòu)圖9A(B)70 I/O接點(diǎn)71 pnp雙極晶體管結(jié)構(gòu)72 npn雙極晶體管結(jié)構(gòu)79 耦合電容器81 PMOS晶體管寄生性雙極晶體管82 NMOS晶體管寄生性雙極晶體管
權(quán)利要求
1.一種用以保護(hù)具有兩個供應(yīng)網(wǎng)絡(luò)(VSS、VDD)的單晶集成電路的至少一輸入或輸出(3、10、52；4、13)的靜電放電(electrostaticdischarge，ESD)保護(hù)電路，其包含至少一雙極晶體管結(jié)構(gòu)(11、12、50、51)，其具有一發(fā)射極、一基極以及一集電極；以及一ESD保護(hù)組件(17、SCR、SCR1、SCR2)，其電連接到所述的兩個供應(yīng)網(wǎng)絡(luò)(VSS、VDD)，其中所述的發(fā)射極乃電連接到所述的輸入或輸出(3、10、52；4、13)，而所述的基極則電連接到所述的供應(yīng)網(wǎng)絡(luò)(VSS、VDD)的其一，其特征在于所述的集電極產(chǎn)生一電流信號，其用以在輸入或輸出(3、10、52；4、13)產(chǎn)生一ESD負(fù)載的情況下觸發(fā)所述的ESD保護(hù)組件(17、SCR、SCR1、SCR2)。
2.如權(quán)利要求1所述的ESD保護(hù)電路，其特征在于所述的雙極晶體管結(jié)構(gòu)為一pnp晶體管結(jié)構(gòu)(11、50)，以及所述的pnp晶體管結(jié)構(gòu)的基極乃電連接到所述的兩個供應(yīng)網(wǎng)絡(luò)(VDD、VSS)的正供應(yīng)網(wǎng)絡(luò)(VDD)。
3.如權(quán)利要求1所述的ESD保護(hù)電路，其特征在于所述的雙極晶體管結(jié)構(gòu)為一ppn晶體管結(jié)構(gòu)(12、51)，以及所述的npn晶體管結(jié)構(gòu)的基極乃電連接到所述的兩個供應(yīng)網(wǎng)絡(luò)(VDD、VSS)的負(fù)供應(yīng)網(wǎng)絡(luò)(VSS)。
4.如權(quán)利要求2與3所述的ESD保護(hù)電路，其特征在于所述的ESD保護(hù)電路具有如權(quán)利要求2所述的一pnp晶體管結(jié)構(gòu)(11、50)，以及如權(quán)利要求3所述的npn晶體管結(jié)構(gòu)(12、51)。
5.如前面所述的權(quán)利要求任一項(xiàng)的ESD保護(hù)電路，其特征在于所述的ESD保護(hù)組件具有至少一晶體閘流管結(jié)構(gòu)(SCR、SCR1、SCR2)。
6.如權(quán)利要求2與5所述的ESD保護(hù)電路，其特征在于所述的晶體閘流管結(jié)構(gòu)(SCR)從陰極側(cè)透過一陰極側(cè)控制連接來控制，而且所述的pnp晶體管結(jié)構(gòu)(11)的集電極電連接到所述的陰極側(cè)的控制連接。
7.如權(quán)利要求2與5所述的ESD保護(hù)電路，其特征在于所述的晶體閘流管結(jié)構(gòu)(SCR)從陽極側(cè)透過一陽極側(cè)控制連接來控制，而且所述的npn晶體管結(jié)構(gòu)(12)的集電極電連接到所述的陽極側(cè)的控制連接。
8.如權(quán)利要求6與7所述的ESD保護(hù)電路，其特征在于所述的晶體閘流管結(jié)構(gòu)(SCR)可以在陽極側(cè)與陰極側(cè)控制。
9.如權(quán)利要求2與5所述的ESD保護(hù)電路，其特征在于所述的pnp晶體管結(jié)構(gòu)(50)為所述的至少一晶體閘流管結(jié)構(gòu)(SCR1)的一組件。
10.如權(quán)利要求3與5所述的ESD保護(hù)電路，其特征在于所述的npn晶體管結(jié)構(gòu)(51)為所述的至少一晶體閘流管結(jié)構(gòu)(SCR2)的一組件。
11.如權(quán)利要求9與10所述的ESD保護(hù)電路，其特征在于所述的ESD保護(hù)組件具有兩個晶體閘流管結(jié)構(gòu)(SCR1、SCR2)，而所述的pnp晶體管結(jié)構(gòu)(50)為所述的第一晶體閘流管結(jié)構(gòu)(SCR1)的一組件，且所述的npn晶體管結(jié)構(gòu)(51)為所述的第二晶體閘流管結(jié)構(gòu)(SCR2)的一組件。
12.如權(quán)利要求11所述的ESD保護(hù)電路，其特征在于所述的第一晶體閘流管(SCR1)與所述的第二晶體閘流管(SCR2)乃藉由一保護(hù)環(huán)結(jié)構(gòu)(70)，特別是一pnp保護(hù)環(huán)結(jié)構(gòu)，而彼此互相分離，進(jìn)以避免在所述的兩個晶體閘流管結(jié)構(gòu)間的交互觸發(fā)。
13.如權(quán)利要求11所述的ESD保護(hù)電路，其特征在于所述的第一晶體閘流管(SCR1)與所述的第二晶體閘流管(SCR2)是藉由一高把持電路SCR結(jié)構(gòu)(SCR4)而彼此互相分離，進(jìn)以避免在所述的兩個晶體閘流管結(jié)構(gòu)之間(SCR1、SCR2)以及在兩個晶體閘流管結(jié)構(gòu)(SCR1、SCR2)的其一與所述的高把持電路SCR結(jié)構(gòu)(SCR4)間的交互觸發(fā)。
14.如前面所述的任一項(xiàng)權(quán)利要求所述的ESD保護(hù)電路，其特征在于一耦合電容器(19、53)，尤其是具有超過1pF電容值的一耦合電容器，連接于所述的兩個供應(yīng)網(wǎng)絡(luò)(VDD、VSS)間。
15.如前面所述的任一項(xiàng)權(quán)利要求所述的ESD保護(hù)電路，其特征在于在單晶集成電路的操作期間，所述的輸入或輸出(3、10、52；4、13)透過在每一情況下都是反向偏壓的pn接合而從在ESD保護(hù)電路的擴(kuò)散井中解除連接。
16.如權(quán)利要求15所述的ESD保護(hù)電路，其特征在于所述的ESD保護(hù)電路是設(shè)計(jì)來保護(hù)正在發(fā)射無線頻率信號的一個這樣的輸入或輸出(3、10、52；4、13)。
17.如權(quán)利要求1-8所述的ESD保護(hù)電路，其特征在于所述的ESD保護(hù)電路是設(shè)計(jì)來保護(hù)兩個或更多個輸入以及/或是輸出(3、10、52；4、13)，其中至少一根據(jù)權(quán)利要求1的雙極晶體管結(jié)構(gòu)(11、12)乃設(shè)在至每一輸入或輸出(3、10、52；4、13)，一ESD保護(hù)組件(17、SCR)為了所述的兩個或更多個輸入以及/或是輸出(3、10、52；4、13)而設(shè)于兩個供應(yīng)網(wǎng)絡(luò)之間，以及當(dāng)一ESD負(fù)載發(fā)生于一輸出或輸出(3、10、52；4、13)時，個別的雙極晶體管結(jié)構(gòu)(11、12)的集電極產(chǎn)生一電流信號，用以觸發(fā)所述的ESD保護(hù)組件(17、SCR)。
全文摘要
根據(jù)本發(fā)明的ESD保護(hù)電路乃用以保護(hù)一單晶集成電路的一輸入或輸出(10、13)。所述的ESD保護(hù)電路在兩個供應(yīng)網(wǎng)絡(luò)(VSS、VDD)間具有至少一雙極晶體管結(jié)構(gòu)(11、12)以及一ESD保護(hù)組件(17)。在這個情況中，發(fā)射極電連接到輸入或輸出(10、13)，而基極則電連接到所述的兩個供應(yīng)網(wǎng)絡(luò)(VSS、VDD)的其中一個。本發(fā)明的基礎(chǔ)在于當(dāng)一ESD負(fù)載發(fā)生于所述的輸入或輸出(10、13)時，集電極產(chǎn)生一電流信號以觸發(fā)所述的ESD保護(hù)組件(17)。
文檔編號H01L23/60GK1665026SQ20051005172
公開日2005年9月7日 申請日期2005年3月1日 優(yōu)先權(quán)日2004年3月1日
發(fā)明者M·斯特雷布, K·埃斯馬克, C·魯斯, M·溫德, H·戈斯納 申請人:因芬尼昂技術(shù)股份公司