專利名稱：測試半導(dǎo)體器件柵氧化物整體性的帶解碼器的測試鍵的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及測試半導(dǎo)體器件中柵氧化物整體性的測試鍵，特別涉及測試半導(dǎo)體器件中柵氧化物整體性的帶解碼器的測試鍵。
背景技術(shù)：
半導(dǎo)體器件制造工藝過程中，為了保證半導(dǎo)體器件的高合格率和高性能，通常要測試半導(dǎo)體器件中的各個構(gòu)件，找出各個構(gòu)件的故障，及時排除各個構(gòu)件中產(chǎn)生的故障。半導(dǎo)體器件中的柵氧化物層是柵電極結(jié)構(gòu)中的重要構(gòu)件，柵氧化物層的整體性直接影響半導(dǎo)體器件的合格率和半導(dǎo)體器件的性能。因此，在柵氧化物層制成后要及時測試柵氧化物的整體性，及時找出柵氧化物中存在的故障，確定故障的確切位置和故障的模式。
柵氧化物整體(以下簡稱GOI)的可靠性與許多因素有關(guān)，例如，遷移電荷(Qm)，氧化物中的離子雜質(zhì)，氧化物俘獲的電荷(Qot)，體缺陷，界面缺陷，固定的氧化物電荷(Qf)，結(jié)構(gòu)缺陷(正電荷)，界面俘獲的電荷(Qit)，硅(Si)結(jié)構(gòu)缺陷，氧化所引起的缺陷，和金屬雜質(zhì)等。
GOI的可靠性測試中有四種測試結(jié)構(gòu)體圖形，場邊緣圖形，多晶硅(poly)邊緣圖形和場角圖形。這四種圖形中場邊緣圖形反映錯誤情況。用現(xiàn)有的老測試鍵只能知道多晶硅(poly)邊緣測試鍵結(jié)構(gòu)缺陷，但不能確定缺陷的具體位置，即，不能確定多晶硅(poly)線缺陷的位置，或者說不能確定有缺陷的多晶硅線的位置。在GOI多晶硅邊緣測試中，傳統(tǒng)的方法是，根據(jù)失效分析(FA)確定缺陷的位置和缺陷的模式。因此要花費大量的時間和人力物力來找出真實的情況，從而延長了測試的時間周期。延長了半導(dǎo)體器件制造總周期，使生產(chǎn)率下降。
老的GOI多晶硅邊緣測試鍵結(jié)構(gòu)，是將全部多晶硅/有源區(qū)(poly/AA)柵線一起連接到一個焊接盤，如圖1所顯示的結(jié)構(gòu)。當柵線的氧化物層擊穿時，老的GOI多晶硅場邊緣測試鍵結(jié)構(gòu)只能測試總的多晶硅邊緣結(jié)構(gòu)損壞，老的GOI多晶硅場邊緣測試鍵結(jié)構(gòu)不能確定該結(jié)構(gòu)中故障的具體位置，不能確定氧化物擊穿的區(qū)域，不能確定有多少柵線的氧化物層被擊穿。

發(fā)明內(nèi)容
本發(fā)明的目的是，提供測試半導(dǎo)體器件中柵氧化物整體性的帶解碼器的測試鍵，克服用現(xiàn)有的老測試鍵只能知道多晶(poly)邊緣測試鍵結(jié)構(gòu)缺陷，但不能確定缺陷的具體位置，不能確定多晶硅(poly)線缺陷的位置，或者說不能確定有缺陷的多晶硅線的位置的缺點。
按照本發(fā)明的測試半導(dǎo)體器件中柵氧化物整體性的帶解碼器的測試鍵，全部多晶硅/有源區(qū)(poly/AA)柵線一起連接到一個解碼器，多根多晶硅柵線通過解碼器再連接到焊接盤。用解碼器選擇全部柵線，當柵線的氧化物層擊穿或出現(xiàn)故障時，用解碼器選擇單根柵線，確定出現(xiàn)氧化物層擊穿或出現(xiàn)故障的單根柵線。因此，不需要進行故障測試就能找出氧化物斷開的區(qū)域。


附圖中顯示出本發(fā)明的實施例，通過以下結(jié)合附圖的詳細描述，將能更好地理解本發(fā)明的結(jié)構(gòu)，樣式，本發(fā)明的操作，本發(fā)明的其他目的和優(yōu)點。附圖包括在說明書中，附圖是說明書的構(gòu)成部分。附圖中類似的或相同的元件用相同的參考數(shù)字指示。附圖中圖1A是傳統(tǒng)的測試半導(dǎo)體器件中GOI的多晶硅邊緣故障的測試鍵結(jié)構(gòu)示意圖；圖1B是圖1A的A向剖視圖；圖2A是按照本發(fā)明的測試半導(dǎo)體器件中GOI的多晶硅邊緣故障的測試鍵結(jié)構(gòu)示意圖；圖2B是圖2A的B向剖視圖；圖3是按本發(fā)明的測試GOI多晶硅邊緣故障的測試電路圖；和圖4是用本發(fā)明的測試半導(dǎo)體器件中柵氧化物整體性的帶解碼器的測試鍵測試故障的流程圖。
附圖中的參考數(shù)字指示的內(nèi)容
1-柵氧化物；2-金屬連接；3-有源區(qū)；4-接觸孔；5-淺溝道隔離；6-多晶硅；7-解碼器；8-焊盤(PAD)。
具體實施例方式
現(xiàn)在用具體實施例詳細描述本發(fā)明的測試半導(dǎo)體器件中柵氧化物整體性的帶解碼器的測試鍵結(jié)構(gòu)和設(shè)置，以及用帶解碼器的測試鍵檢測多晶硅柵線故障的方法。
現(xiàn)在參見附圖詳細說明本發(fā)明的測試半導(dǎo)體器件中柵氧化物整體性的帶解碼器的測試鍵結(jié)構(gòu)。
圖2按照本發(fā)明的測試半導(dǎo)體器件中GOI多晶硅場邊緣故障的測試鍵結(jié)構(gòu)示意圖。參見圖2，按照本發(fā)明的GOI多晶硅場邊緣測試鍵結(jié)構(gòu)示包括多根多晶硅柵線6，解碼器7，和一個焊接盤8；多根多晶硅柵線6一起連接到解碼器7，然后，多根多晶硅柵線6通過解碼器再連接到焊接盤8；解碼器的結(jié)構(gòu)是傳統(tǒng)的3進8出的解碼器。
圖3是按本發(fā)明的GOI多晶硅場邊緣測試電路圖。和圖4是用本發(fā)明的測試半導(dǎo)體器件中柵氧化物整體性的帶解碼器的測試鍵測試故障的流程圖。
參見圖3和圖4，用帶解碼器的測試鍵檢測多晶硅柵線故障的方法包括以下步驟步驟1，全部多晶硅柵線6一起連接到解碼器7；步驟2，多根多晶硅柵線通過解碼器7再連接到焊接盤8；步驟3，通過解碼器選擇所需要的多晶硅柵線6，例如，1、2或n根柵線；步驟4，當多晶硅邊緣測試鍵結(jié)構(gòu)出現(xiàn)故障時，用解碼器6逐一測試單根多晶硅柵線結(jié)構(gòu)，確定故障的位置和故障的模式。
按本發(fā)明的測試半導(dǎo)體器件中柵氧化物整體性的帶解碼器的測試鍵結(jié)構(gòu)中，解碼器設(shè)置在多根柵線與焊接盤之間，解碼器使用傳統(tǒng)的3進8出的解碼器。用解碼器檢測多晶硅柵線故障的方法是全部多晶硅柵線一起連接到解碼器；首先，通過解碼器選擇所需要的多晶硅柵線進行測試，例如，1、2或n根柵線；然后，當多晶硅邊緣測試鍵結(jié)構(gòu)出現(xiàn)故障時，用解碼器逐一選擇單根多晶硅柵線結(jié)構(gòu)進行測試確定故障的位置；然后可以用光學(xué)電子顯微鏡觀察故障點，可以概略的確定故障的模式。
GOI的可靠性測試中有四種測試結(jié)構(gòu)體圖形，場邊緣圖形，多晶硅(poly)邊緣圖形和場角圖形。本發(fā)明只用于邊緣圖形測試結(jié)構(gòu)。
以上以GOI的可靠性測試的四種測試結(jié)構(gòu)中的多晶硅(poly)邊緣圖形為例說明了本發(fā)明的測試半導(dǎo)體器件中柵氧化物整體性的帶解碼器的測試鍵結(jié)構(gòu)和檢測方法，但是，本發(fā)明不限于本文中的詳細描述。本行業(yè)的技術(shù)人員應(yīng)了解，本發(fā)明能以其他的形式實施。因此，按本發(fā)明的全部技術(shù)方案，所列舉的實施方式只是用于說明本發(fā)明而不是限制本發(fā)明，并且，本發(fā)明不局限于本文中描述的細節(jié)。本發(fā)明要求保護的范圍由所附的權(quán)利要求書界定。
權(quán)利要求
1.測試半導(dǎo)體器件中柵氧化物整體性的帶解碼器的測試鍵，包括多根多晶硅柵線(6)；解碼器(7)；和一個焊接盤8；其特征是，多根多晶硅柵線(6)一起連接到解碼器(7)，然后，多根多晶硅柵線通過解碼器再連接到焊接盤(8)。
2.用測試半導(dǎo)體器件柵氧化物整體性的帶解碼器的測試鍵檢測多晶硅柵線中的故障的方法，包括以下步驟步驟1，全部多晶硅柵線(6)一起連接到解碼器(7)；步驟2，多根多晶硅柵線(6)通過解碼器(7)再連接到焊接盤(8)；步驟3，通過解碼器選擇所需要的多晶硅柵線(6)，例如，1、2或n根柵線；步驟4，當多晶硅邊緣測試鍵結(jié)構(gòu)出現(xiàn)故障時，用解碼器(7)逐一測試單根多晶硅柵線結(jié)構(gòu)，確定故障的位置和故障的模式。
全文摘要
本發(fā)明公開測試半導(dǎo)體器件中柵氧化物整體性的帶解碼器的測試鍵結(jié)構(gòu)，和用本發(fā)明的帶解碼器的測試鍵結(jié)構(gòu)檢測多晶硅線中的故障的方法。帶解碼器的測試鍵結(jié)構(gòu)包括多根多晶硅柵線，解碼器，和一個焊接盤；其特征是，多根多晶硅柵線一起連接到解碼器，然后，多根多晶硅柵線通過解碼器再連接到焊接盤。檢測故障的方法是用解碼器選擇所需要的多晶硅柵線，例如，1、2或n根柵線；然后，當多晶硅邊緣測試鍵結(jié)構(gòu)出現(xiàn)故障時，用解碼器逐一測試單根多晶硅柵線結(jié)構(gòu)，確定故障的位置和故障的模式。
文檔編號H01L21/66GK1949470SQ20051003038
公開日2007年4月18日 申請日期2005年10月11日 優(yōu)先權(quán)日2005年10月11日
發(fā)明者趙永, 龔斌, 曾繁中, 馬瑾怡, 黃飛 申請人:中芯國際集成電路制造(上海)有限公司