專利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及關(guān)于LSI等的半導(dǎo)體集成電路的技術(shù)，特別涉及對半導(dǎo)體集成電路的晶片級預(yù)燒(burn in)的技術(shù)。
背景技術(shù)：
形成在半導(dǎo)體晶片上的多個LSI等的半導(dǎo)體集成電路經(jīng)過用于初期不良發(fā)現(xiàn)的加速度試驗(預(yù)燒)后被出貨。在預(yù)燒中用高溫(約120-約150℃)實施數(shù)小時的老化測試。
目前提出了在晶片狀態(tài)下對多個半導(dǎo)體集成電路同時實施預(yù)燒的方法(晶片級預(yù)燒，例如特開2001-93947號公報)。如果預(yù)燒可在晶片級實施，那么就能夠在封裝前進(jìn)行預(yù)燒，也就能夠期望可減少封裝次品數(shù)目等的預(yù)燒中的成本降低。
以下用圖1-3說明現(xiàn)有的晶片級預(yù)燒。如圖1所示，半導(dǎo)體晶片1中設(shè)置有多個LSI等半導(dǎo)體集成電路2。如圖2所示，半導(dǎo)體集成電路2中在功能電路3的外圍配置有多個焊盤4。在晶片級預(yù)燒時需要在這多個焊盤4中流通電流。因此，焊盤4中設(shè)置有凸點接觸區(qū)域5，如圖3所示，通過使設(shè)置在探針卡7上的多個凸點6與凸點接觸區(qū)域5接觸，從而在焊盤4中流通電流。由此，可在晶片狀態(tài)下對半導(dǎo)體集成電路2實施預(yù)燒。
如上所述，在對現(xiàn)有的半導(dǎo)體集成電路實施晶片級預(yù)燒時，必須使位于半導(dǎo)體晶片上的多個半導(dǎo)體集成電路上的多個焊盤接觸探針卡的凸點。關(guān)于在晶片級預(yù)燒中使用的探針卡的凸點，有在凸點之間必須保證一定距離的限制。如果不能保持一定距離，就不能形成凸點，其結(jié)果是不能夠正確地實施晶片級預(yù)燒。由此，伴隨著半導(dǎo)體集成電路的芯片面積的小型化，如果每個晶片的半導(dǎo)體集成電路的數(shù)目增加，就必然會使半導(dǎo)體集成電路每個芯片的凸點數(shù)目減少。因此如果將半導(dǎo)體集成電路的芯片面積小型化，就不能由凸點固定位于半導(dǎo)體晶片上的所有的半導(dǎo)體集成電路的所有的焊盤，其結(jié)果出現(xiàn)不能夠?qū)嵤┚夘A(yù)燒的情況。
所以，本發(fā)明的目的在于提供一種即使使芯片面積小型化，也能夠?qū)嵤┚夘A(yù)燒的半導(dǎo)體集成電路。

發(fā)明內(nèi)容
為了解決上述課題，根據(jù)本發(fā)明的第1方面的半導(dǎo)體集成電路，具有焊盤和與上述焊盤電氣連接的布線，且上述布線在配置上述焊盤的區(qū)域以外的區(qū)域與探針卡的凸點相接觸。由此，在實施晶片級預(yù)燒的情況下，能夠不被配置焊盤的區(qū)域影響地使半導(dǎo)體集成電路的芯片面積小型化，能夠抑制芯片制作所需要的成本。
另外，根據(jù)本發(fā)明的第2方面的半導(dǎo)體集成電路，在第1方面所記載的半導(dǎo)體集成電路中，至少兩個上述布線與1個上述凸點相接觸。由此，即使小型化半導(dǎo)體集成電路的芯片面積，也能夠?qū)Π雽?dǎo)體晶片上的所有半導(dǎo)體集成電路實施晶片級預(yù)燒。
另外，根據(jù)本發(fā)明的第3方面的半導(dǎo)體集成電路，在第2方面所記載的半導(dǎo)體集成電路上，上述布線至少具有一個彎曲部分或者成角部分。由此，能夠確保作為探針卡的凸點和布線的接觸區(qū)域的電極部分的面積更大，能夠使接觸性提高。
另外，根據(jù)本發(fā)明的第4方面的半導(dǎo)體集成電路，在第2方面所記載的半導(dǎo)體集成電路上，上述布線具有切離部分。由此，在晶片級預(yù)燒之后，僅將切離部分分離，就能夠在實際動作時保證半導(dǎo)體集成電路的動作品質(zhì)。例如，能夠防止由布線短路而引起的噪聲干擾。


圖1是半導(dǎo)體晶片的平面圖。
圖2是現(xiàn)有的半導(dǎo)體集成電路的模式圖。
圖3是表示晶片級預(yù)燒時的半導(dǎo)體晶片及探針卡的狀態(tài)的圖。
圖4是根據(jù)本實施方式1的半導(dǎo)體集成電路的模式圖。
圖5是根據(jù)本實施方式2的半導(dǎo)體集成電路的模式圖。
圖6是作為根據(jù)本實施方式2的半導(dǎo)體集成電路的布線8和凸點6的接觸區(qū)域的電極部分9的放大圖。
圖7是表示布線8的形狀的例子圖。
圖8是作為根據(jù)本實施方式3的半導(dǎo)體集成電路的布線8和凸點6的接觸區(qū)域的電極部分9的放大圖。
具體實施例方式
(實施方式1)使用圖4來說明根據(jù)本實施方式1的半導(dǎo)體集成電路。圖4是根據(jù)本實施方式1的半導(dǎo)體集成電路的模式圖。在半導(dǎo)體晶片上存在多個該半導(dǎo)體集成電路。并且，對于和圖2所示的半導(dǎo)體集成電路相同的構(gòu)成要素使用相同的標(biāo)記。
根據(jù)本實施方式1的半導(dǎo)體集成電路的特征在于，在焊盤區(qū)域以外的區(qū)域內(nèi)具有電極部分。具體而言，如圖4所示，具有與在現(xiàn)有的半導(dǎo)體集成電路上作為凸點連接區(qū)域的、焊盤4上的區(qū)域電氣連接的布線8，當(dāng)實施晶片級預(yù)燒時，該布線8與探針卡7的凸點6接觸，該接觸區(qū)域成為電極部分。即，在根據(jù)本實施方式1的半導(dǎo)體集成電路上，實施晶片級預(yù)燒時，不是焊盤4與凸點6接觸，而是形成位于焊盤區(qū)域以外的區(qū)域的布線8與凸點6相接觸這樣的結(jié)構(gòu)。并且，在圖4中，半導(dǎo)體集成電路將布線8與凸點6的接觸領(lǐng)域，即電極部分設(shè)置在功能電路3的空區(qū)域內(nèi)，但該電極部分也可以設(shè)置在焊盤區(qū)域以外的任何地方。
根據(jù)如上所述的本實施方式1的半導(dǎo)體集成電路，將取得如下所示的效果。在進(jìn)行晶片級預(yù)燒時，在焊盤與凸點接觸的現(xiàn)有的半導(dǎo)體集成電路上，芯片面積依賴于配置焊盤的區(qū)域。這是因為在探針卡上有凸點和凸點之間確保一定距離的限制，需要對應(yīng)凸點的間隔配置焊盤。特別是在如圖2所示那樣在功能電路的外圍配置焊盤的半導(dǎo)體集成電路的芯片面積上，比功能電路的面積更強(qiáng)地受到焊盤面積的影響。因此，在實施晶片級預(yù)燒情況下，在現(xiàn)有的半導(dǎo)體集成電路中具有芯片面積不能夠小型化的問題。由此，根據(jù)本實施方式1的半導(dǎo)體集成電路形成具有與焊盤4電氣連接的布線8，并在配置焊盤4的區(qū)域以外的區(qū)域，布線8與探針卡7的凸點6相接觸的結(jié)構(gòu)。因此，即使在實施晶片級預(yù)燒的情況下，也能夠不受配置焊盤區(qū)域的影響地使半導(dǎo)體集成電路的芯片面積小型化。
(實施方式2)用圖5～7說明本實施方式2的半導(dǎo)體集成電路。圖5是根據(jù)本實施方式2的半導(dǎo)體集成電路的模式圖。如圖5所示，本實施方式2的半導(dǎo)體集成電路具有使至少2個布線8與1個凸點6同時相接觸的結(jié)構(gòu)。下面以2個布線(布線8a、8b)與1個凸點6同時相接觸的情況為例進(jìn)行說明。
圖6是作為布線8a、8b與凸點6的接觸區(qū)域的電極部分9的放大圖。如圖6所示，布線8a、8b以不互相接觸并且同時和凸點6相接觸的方式配置。并且，布線8a、8b可以是直線形狀、曲線形狀、或者點狀形狀，哪種形狀都可以，但是優(yōu)選是至少具有1個彎曲部分或者角部分，使與凸點6接觸的區(qū)域變得更大的形狀。例如彎曲形，如圖6、7所示作成梳形或者螺旋形。由此，能夠確保作為布線8和探針卡7的凸點6的接觸區(qū)域的電極部分9的面積更大，能夠使接觸性提高。
如上所述，根據(jù)本實施方式2的半導(dǎo)體集成電路成為具有和焊盤4電氣連接的布線8，并且在凸點區(qū)域以外的區(qū)域至少2個布線8與1個凸點6相接觸的這樣的結(jié)構(gòu)。由此，能夠用更少的凸點實施晶片級預(yù)燒。其結(jié)果，即使將半導(dǎo)體集成電路的芯片面積小型化，也能夠?qū)τ诎雽?dǎo)體晶片上的所有半導(dǎo)體集成電路實施晶片級預(yù)燒。
并且，在實施方式2中，說明了2個布線和1個凸點相接觸的例子，但是本發(fā)明并不限于此，與1個凸點接觸的布線數(shù)目也可以是大于2個。
(實施方式3)使用圖8說明根據(jù)本實施方式3的半導(dǎo)體集成電路。
圖8是根據(jù)本實施方式3的半導(dǎo)體集成電路的電極部分的放大圖。如圖8所示，根據(jù)本實施方式3的半導(dǎo)體集成電路具有至少2個布線8a、8b與1個凸點6同時相接觸這樣的結(jié)構(gòu)。而且，2個布線8a、8b具有切離部分10。根據(jù)本實施方式3的半導(dǎo)體集成電路，考慮在晶片級預(yù)燒后的實際動作中，在布線8a、8b之間產(chǎn)生電位差從而造成短路的情況，在晶片級預(yù)燒后將布線8a、8b的切離部分10切離。
作為切離部分10可以考慮使用例如熔絲、開關(guān)元件等。所謂熔絲是例如在特開昭52-66741號公報中公開的那樣，從接通狀態(tài)向斷開狀態(tài)只能進(jìn)行1次的切換的元件。但是，即使作為元件存在的區(qū)域不能夠和其它元件、布線明確地區(qū)分，只要能夠在該區(qū)域切換，就看作在該區(qū)域連接有熔絲。另外，切離部分10不是可進(jìn)行一次開關(guān)動作的熔絲，而是可進(jìn)行多次切換的開關(guān)元件，也是可以的。
如上所述，在根據(jù)本實施方式3的半導(dǎo)體集成電路上設(shè)置與焊盤4電氣連接的布線8，在該布線8上設(shè)置切離部分10。由此，在晶片級預(yù)燒之后，僅將切離部分10切離，就能夠在實際動作時保證半導(dǎo)體集成電路的動作品質(zhì)。例如，能夠防止由布線短路而引起的噪聲干擾。
并且，在本實施方式3中說明了2個布線與1個凸點相接觸的例子，但是本發(fā)明并不限于此，與1個凸點相接觸的布線數(shù)目也可以是大于2個。
(工業(yè)上的可應(yīng)用性)本發(fā)明作為實施晶片級預(yù)燒的半導(dǎo)體集成電路是有用的。
權(quán)利要求
1.一種半導(dǎo)體集成電路，其特征在于具有焊盤；和與上述焊盤電氣連接的布線，且在配置上述焊盤的區(qū)域以外的區(qū)域上，上述布線與探針卡的凸點相接觸。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于至少兩個上述布線不相互接觸地和1個上述凸點接觸。
3.如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于上述布線至少具有一個彎曲部分或者角部分。
4.如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于上述布線具有切離部分。
全文摘要
在半導(dǎo)體晶片上存在的多個半導(dǎo)體集成電路中，具有功能電路(3)、多個焊盤(4)、與焊盤(4)電氣連接并與探針卡(7)的凸點相接觸的布線(8)，通過至少2個布線(8a)、(8b)不互相接觸地同時與1個凸點(6)在凸點區(qū)域以外的區(qū)域相接觸，實施晶片級預(yù)燒。由此，即使使芯片面積小型化，也可以實施晶片級預(yù)燒。
文檔編號H01L21/82GK1836330SQ200480023090
公開日2006年9月20日 申請日期2004年8月31日 優(yōu)先權(quán)日2003年9月22日
發(fā)明者曾川康代, 西川和彥, 廣藤政則 申請人:松下電器產(chǎn)業(yè)株式會社