專利名稱：制造半導(dǎo)體基底的方法和半導(dǎo)體基底的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造半導(dǎo)體基底的方法和一種半導(dǎo)體基底，并且更具體地說，涉及一種制造包括具有部分不同厚度SOI(硅絕緣體)層的SOI基底的半導(dǎo)體基底的方法和這種半導(dǎo)體基底，以及一種制造僅部分單晶硅基底為SOI基底的半導(dǎo)體基底的方法和這種半導(dǎo)體基底。
本申請要求2003年10月24日在美國提交的美國初步申請No.60/514379的優(yōu)先權(quán)，其全部內(nèi)容通過引用結(jié)合于此。
背景技術(shù)：
傳統(tǒng)上，鑒于改進(jìn)晶體管的性能效率，使用在用于形成半導(dǎo)體器件的絕緣層上提供的單晶硅層的SOI技術(shù)已經(jīng)引起了關(guān)注，并且例如，已經(jīng)進(jìn)行了許多在SOI基底上形成MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)管)的嘗試。
根據(jù)SOI層的厚度不同，在SOI基底上形成的MOSFET的類型分為具有相對較薄SOI層的全耗盡SOI(FD SOI)和具有相對較厚SOI層的部分耗盡SOI(PD SOI)。在這些類型中，全耗盡SOI可抑制源極和漏極之間的漏電流，但其寄生電阻由SOI層厚度的減小而增大了。因此，全耗盡SOI適用于邏輯電路配置，但不適用于大功率電路配置。另一方面，部分耗盡SOI具有與全耗盡SOI相反的特性。因此，部分耗盡SOI適用于大功率電路配置，但不適用于邏輯電路配置。因此，要選擇與電路配置相對應(yīng)的SOI。
近來，由于半導(dǎo)體器件的更高封裝密度和多功能性，日漸需要包括安裝在單個基底上適用于全耗盡SOI的元件(電子器件)和適用于部分耗盡SOI的元件的電路，即，所謂的混合加載電路，并且已經(jīng)實(shí)施了具有部分不同厚度的SOI層的混合基底的開發(fā)。
此外，為了減小半導(dǎo)體器件的功率消耗，已經(jīng)進(jìn)行了多種嘗試來在SOI基底上安裝CMOS(互補(bǔ)MOS)晶體管或類似器件(上述MOSFET的組合)。在這些情況下，還進(jìn)行了在同一基底(混合加載LSI)上形成COMS晶體管和大容量存儲器諸如DRAM(動態(tài)隨機(jī)存取存儲器)的嘗試，以便處理超高速及寬帶數(shù)據(jù)傳送。然而，由于DRAM的結(jié)構(gòu)使其不易安裝在SOI基底上，所以已經(jīng)有制造安裝CMOS晶體管的僅部分單晶硅基底是SOI基底的部分SOI基底的需要。
鑒于這些背景，例如已在JP-A-2003-124305中提出了一種在單晶硅基底的表面上形成掩膜層、隨后注入氧離子并進(jìn)行熱處理、由此制造包括具有部分不同厚度的SOI層的SOI基底的技術(shù)。
網(wǎng)址(http//www.toshiba.co.jp/about/press/2002_06/pr_j1201.htm)上，也公開了一種結(jié)合蝕刻和選擇性外延Si生長(SEG)等僅在部分單晶硅基底上形成SOI基底、由此實(shí)現(xiàn)邏輯電路和DRAM單元的混合加載的技術(shù)。
此外，在JP-A-2003-197882中已提出了一種在單晶硅基底表面上形成離子阻擋掩膜、并隨后注入氧離子、由此制造僅在未存在掩膜的區(qū)域內(nèi)形成SOI基底的半導(dǎo)體基底的技術(shù)。
然而，在上述JP-A-2003-124305中描述的技術(shù)中，形成掩膜，然后進(jìn)行離子注入和熱處理，并隨后去除掩膜層。因此，根據(jù)掩膜層的存在/不存在，在熱處理過程中表面氧化度不同，提出了不能保持半導(dǎo)體基底表面平滑度的問題。
上述網(wǎng)址上公開的技術(shù)包括復(fù)雜過程，且還存在這樣的問題由選擇性外延Si生長所新形成的單晶硅層與原始二氧化硅層和單晶硅層之間的邊界處理很復(fù)雜。
在上述JP-A-2003-197882中所述的技術(shù)中，僅在未存在掩膜的區(qū)域內(nèi)注入氧離子。然而，當(dāng)假設(shè)硅晶中硅原子的存在密度為100時，二氧化硅內(nèi)硅原子的存在密度為44，且因此當(dāng)硅被氧化成二氧化硅時，體積膨脹了大約2.27倍(100/44倍)。因此，該技術(shù)具有在二氧化硅層周圍部分出現(xiàn)損壞(諸如破裂)的問題。

發(fā)明內(nèi)容
鑒于傳統(tǒng)技術(shù)的上述情況，本發(fā)明的目的就是提供一種制造包括具有部分不同厚度的SOI層的SOI基底的半導(dǎo)體基底的方法和通過該制造方法制造的半導(dǎo)體基底，以及一種制造僅部分單晶硅基底為SOI基底的半導(dǎo)體基底的方法和通過該制造方法制造的半導(dǎo)體基底。
為實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明制造半導(dǎo)體基底的方法其特征在于，所述方法包括如下步驟在單晶硅基底的主表面上形成掩膜的掩膜形成步驟；將氧離子注入到主表面的離子注入步驟；在主表面上形成阻擋氧的表面保護(hù)層的表面保護(hù)層形成步驟；通過熱處理在單晶硅內(nèi)形成二氧化硅層的熱處理步驟；以及從單晶硅基底去除掩膜和表面保護(hù)層的去除步驟。
在這種制造半導(dǎo)體基底的方法中，僅僅通過在制備包括具有均勻厚度的SOI層的普通SOI基底的步驟中增加了形成掩膜和表面保護(hù)層的步驟，就可制造包括具有部分不同厚度的SOI層的SOI基底的半導(dǎo)體基底。
通過這種制造方法制造根據(jù)本發(fā)明的半導(dǎo)體基底。
此外，為實(shí)現(xiàn)上述目的，制造根據(jù)本發(fā)明半導(dǎo)體基底的方法其特征在于，所述方法包括在單晶硅基底的主表面上形成掩膜的掩膜形成步驟；將氧離子注入主表面的離子注入步驟；在主表面上形成阻擋氧的表面保護(hù)層的表面保護(hù)層形成步驟；通過熱處理在單晶硅內(nèi)形成二氧化硅層的熱處理步驟；去除掩膜和表面保護(hù)層的去除步驟；以及按預(yù)定量拋光主表面的拋光步驟，其中二氧化硅層具有這樣的圖案在主表面上已形成掩膜的區(qū)域內(nèi)其距主表面的距離相對較短，而在未形成掩膜的區(qū)域內(nèi)其距主表面的距離相對較長，并且在拋光步驟的拋光量等于在已形成掩膜的區(qū)域內(nèi)形成的二氧化硅層的去除量。
在這種制造半導(dǎo)體基底的方法中，通過制造包括具有部分不同厚度的單晶硅層的SOI基底，并隨后按預(yù)定量拋光其主表面，可制造出僅部分單晶硅基底為SOI基底的半導(dǎo)體基底。
通過這種制造方法，制造根據(jù)本發(fā)明的半導(dǎo)體基底。
通過下面實(shí)施例的描述，將進(jìn)一步闡明本發(fā)明提供的本發(fā)明其它目的和特殊優(yōu)點(diǎn)。


圖1是第一實(shí)施例中半導(dǎo)體基底的剖面圖；圖2A-2E是說明制造圖1所示半導(dǎo)體基底的過程的示意圖；圖3是顯示實(shí)際退火步驟之后半導(dǎo)體基底剖面觀察圖片的視圖；圖4是顯示在注入硼離子的情況下在深度方向上硼元素的密度分布模擬的示意圖；圖5是顯示在與圖3基本相同的條件下注入硼離子之后硼元素分布曲線的示意圖；圖6是顯示加速能為200keV的情況下不同厚度掩膜的模擬結(jié)果示意圖；圖7是顯示加速能為80keV的情況下不同厚度掩膜的模擬結(jié)果示意圖；圖8是第二實(shí)施例的半導(dǎo)體基底的剖面圖；圖9A-9B是說明制造圖8所示半導(dǎo)體基底的過程的示意圖；圖10是說明二氧化硅層位置與拋光量之間關(guān)系的示意圖；圖11A-11C是說明在從主表面到二氧化硅層的距離差很小的情況下制造半導(dǎo)體基底的過程的示意圖；圖12是顯示在由圖9A和9B的過程制造的半導(dǎo)體基底的SOI部分內(nèi)形成的COMS晶體管的示意圖；圖13是顯示圖12所示兩個CMOS晶體管通過LOCOS方法分離的情況的示意圖。
具體實(shí)施例方式
在下文將參照附圖詳細(xì)描述實(shí)施本發(fā)明的具體實(shí)施例。
首先，圖1顯示了第一實(shí)施例的半導(dǎo)體的剖面圖。如圖1所示，半導(dǎo)體基底100形成為包括具有主表面100a的單晶硅層101、103以及作為在單晶硅層101、103之間形成的絕緣層的二氧化硅層102的SOI(硅絕緣體)基底。在這些層中，二氧化硅層102具有距主表面100a距離較長的第一頂面102a，以及距主表面100a距離較短的第二頂面102b。
半導(dǎo)體基底100的主要部分由單晶硅層101形成，并且二氧化硅層102形成于單晶硅層101上。該二氧化硅層102通過SIMOX(注氧隔離)方法形成，即，通過注入氧離子并退火。在二氧化硅層102上，形成與單晶硅層101成分相同的單晶硅層103，構(gòu)成SOI層。
如圖1所示，在該半導(dǎo)體基底100中，由于單晶硅層103具有相對較厚區(qū)域和相對較薄區(qū)域，所以單晶硅層103的相對較薄區(qū)域可以是全耗盡SOI(FD SOI)，而單晶硅層103的相對較厚區(qū)域可以是部分耗盡SOI(PD SOI)。因此，通過使用該半導(dǎo)體基底100，可實(shí)現(xiàn)適用于全耗盡SOI的元件(電子器件)和適用于部分耗盡SOI的元件安裝在單一基底上的混合加載電路。
現(xiàn)在將參照圖2A-2E來描述制造圖1所示半導(dǎo)體基底100的方法。在下面的描述中，還將描述示例中的特定數(shù)值。
首先，如圖2A所示，在主表面100a上形成具有目標(biāo)厚度的掩膜111。具體地說，通過熱氧化，在單晶硅層101表面上形成具有目標(biāo)厚度的二氧化硅膜。接下來，在主表面100a上形成的二氧化硅膜上涂敷光刻膠，并由曝光裝置進(jìn)行圖案形狀的曝光且隨后顯影，以形成抗蝕圖。然后通過濕蝕刻去除形成抗蝕圖區(qū)域之外的二氧化硅膜，并通過蝕刻去除光刻膠，由此形成由二氧化硅構(gòu)成的掩膜111。在本例中，通過熱氧化形成的二氧化硅膜的厚度為58nm，并形成了厚度為58nm的掩膜111。
接下來，如圖2B所示，在高溫條件下將氧離子注入主表面100a。在此情況下，氧離子被很深地注入到不存在掩膜111的區(qū)域中，并在存在掩膜111的區(qū)域內(nèi)氧離子被掩膜111減速，且因此注入很淺。通過這個過程，在半導(dǎo)體基底100中形成氧離子注入層104，并在表面部分形成單晶硅層103。在該示例中，使用離子注入裝置，在溫度為580℃、加速能為150keV且劑量為5.0×1017/cm2的條件下，將氧離子注入主表面100a，由此形成氧離子注入層104。對于離子注入裝置，例如可使用Ibis技術(shù)公司制造的離子注入裝置(型號i2000)。
接下來，如圖2C所示，在主表面100a上形成阻擋氧的表面保護(hù)層112。該表面保護(hù)層112的存在，可防止由于在退火步驟中存在少量氧而引起的表面氧化，并放寬了退火步驟中的大氣條件。在本例中，使用CVD(化學(xué)氣相沉積)方法，形成厚度為1.5μm的二氧化硅層112a，并在其上形成阻擋氧的厚度為0.2μm的氮化硅層112b。提供二氧化硅層112a和氮化硅層112b這兩層作為表面保護(hù)層112，以便通過二氧化硅層112a來減輕氮化硅層112b的應(yīng)力(stress)。換句話說，如果根據(jù)氮化硅層112b的厚度可減輕氮化硅層112b的應(yīng)力，則二氧化硅層112a的厚度就足夠了。
接下來，如圖2D所示，整個基底被放在包含少量氧的惰性氣體中，并在大約1300℃的條件下進(jìn)行退火。通過本過程，氧離子注入層104變成二氧化硅層102。在本例中，整個基底被放在包含少量氧的氬氣中，并在1320℃的條件下退火7.5小時。從1000℃到1320℃的升溫速度為2℃/分鐘。
最后，如圖2E所示，當(dāng)剝除掩膜111和表面保護(hù)層112時，就提供了如圖1所示結(jié)構(gòu)的半導(dǎo)體基底100。
在本實(shí)施例中，由于形成了表面保護(hù)層112，所以不存在同時剝除掩膜111和表面保護(hù)層112的問題。然而，在沒形成表面保護(hù)層112的情況下，最好在退火步驟前剝除掩膜111，以便在退火步驟中可均勻地形成表面氧化膜。
圖3顯示了實(shí)際退火步驟之后半導(dǎo)體基底100的剖面觀察的圖片。在該圖片中，通過劈開半導(dǎo)體基底100，隨后在BOE(緩沖氧化物蝕刻)中對其表面浸透10到20秒，并蝕刻表面氧化物膜幾納米，能夠觀察到單晶硅層101、103和二氧化硅層102的結(jié)構(gòu)。
在該圖片中，單晶硅層103具有相對較大厚度0.374μm的區(qū)域是未形成掩膜的區(qū)域，而單晶硅層103具有相對較小厚度0.272μm的區(qū)域是形成掩膜的區(qū)域。在單晶硅層101下面形成的厚度為0.414μm的二氧化硅層121，是在制造前預(yù)先形成的。根據(jù)該圖3可以確定，通過上述過程可制造包括具有部分不同厚度的SOI層的SOI基底。在該半導(dǎo)體基底100中，單晶硅層103的厚度差大約為100nm(0.374μm-0.272μm)。這足以區(qū)分全耗盡SOI和部分耗盡SOI。
由于單晶硅層103的厚度不同部分的邊界面連接得非常光滑，因此易于處理半導(dǎo)體基底100。
此外，由于保持了主表面101a的平滑度，所以不必進(jìn)行拋光步驟。
為了量化氧離子的離子注入現(xiàn)象，本發(fā)明的發(fā)明人使用SIMS(二次離子微探針質(zhì)譜儀)分析了該現(xiàn)象，并研究與半導(dǎo)體工藝模擬器Tsuprem-4的比較。結(jié)果，本發(fā)明人已經(jīng)發(fā)現(xiàn)，在氧離子離子注入后所獲得的分布曲線基本等于在氧離子注入情況下用大約80％的加速能注入硼離子所獲得的分布曲線。
圖4顯示了在加速能為120keV、劑量為5.0×1017/cm2的條件下對形成寬度為2μm且厚度為50nm的二氧化硅掩膜的厚度大約為600nm的單晶硅基底注入硼離子的情況下，硼元素在深度方向的密度分布模擬。在圖4中，用對數(shù)標(biāo)尺圖示每單位體積的硼元素?cái)?shù)量，并且其量綱表示為ex(1.0×10x)/cm3。
如圖4所示，靠近主表面形成元素?cái)?shù)量大于1.0×1022/cm3的區(qū)域，但其厚度在整個主表面上幾乎不變。元素?cái)?shù)量大于1.0×1022/cm3的區(qū)域與如圖3所示形成二氧化硅層102的區(qū)域基本一致。
圖5顯示了與圖3所示結(jié)果的條件(掩膜厚50nm、加速能150keV且劑量5.0×1017/cm2)基本相同的條件的模擬，即，在掩膜厚度為50nm、加速能為120keV且劑量為5.0×1017/cm2的條件下，硼離子的離子注入后的硼元素分布曲線。圖5示出了在形成掩膜的區(qū)域內(nèi)和在未形成掩膜的區(qū)域內(nèi)的深度方向的硼元素密度分布曲線圖?？梢钥闯觯雽?dǎo)體基底100的主表面相當(dāng)于深度為0nm的位置，而負(fù)深度的位置位于掩膜內(nèi)。
如圖5所示，掩膜的存在/不存在改變了離子的注入深度，但幾乎不改變劑量。也就是說，可以認(rèn)為掩膜條件對注入基底內(nèi)的氧離子的劑量影響很小，而只改變注入深度。
在SIMOX方法中，由于存在注入氧離子，硅變成二氧化硅。當(dāng)假設(shè)硅晶體內(nèi)的硅原子的存在密度為100時，二氧化硅內(nèi)的硅原子的存在密度為44，并因此當(dāng)硅被氧化成二氧化硅時，體積膨脹了大約2.27倍(100/44倍)。
簡言之，注入氧離子的數(shù)量部分不同的事實(shí)意味著，退火后的體積膨脹變得部分不均勻，使得很難保持表面平滑度。
相反，保持半導(dǎo)體基底100的主表面100a平滑度的事實(shí)意味著，在氧離子注入步驟中在整個主表面100a上注入與模擬中基本相同數(shù)量的原子。此外這表示，與進(jìn)行部分離子注入以在里面形成部分二氧化硅層的情況相比，塑性變形量非常小，或者沒出現(xiàn)塑性變形，并可認(rèn)為表面上有缺陷的區(qū)域減小了。
此外，本發(fā)明的發(fā)明人從模擬和試驗(yàn)中獲取了關(guān)于掩膜厚度的知識，并發(fā)現(xiàn)了僅改變深度方向的絕對值同時不影響劑量的條件。
作為示例，圖6示出了加速能為200keV的情況下不同掩膜厚度的模擬結(jié)果。如圖6所示，在該條件下，當(dāng)掩膜厚度大于200nm時，主表面(0μm)上的氧濃度增加，而當(dāng)掩膜厚度為400nm時，主表面上的氧濃度達(dá)到峰值的大約50％。因此，在該條件下，掩膜厚度最好小于400nm。
圖7顯示在加速能為80keV的情況下對于不同掩膜厚度的模擬結(jié)果。如圖7所示，在該條件下，當(dāng)掩膜厚度大于100nm時，主表面上的氧濃度增加，而當(dāng)掩膜厚度為150nm時，主表面上的氧濃度達(dá)到峰值的大約50％。因此，在此條件下，掩膜厚度最好小于150nm。
從圖6和7所示的結(jié)果，本發(fā)明的發(fā)明人發(fā)現(xiàn)，相對于加速能X(keV)，由二氧化硅構(gòu)成的掩膜厚度Y(nm)最好應(yīng)該滿足條件Y/X＜2。
接下來，圖8顯示了第二實(shí)施例中半導(dǎo)體基底的剖面圖。如圖8所示，半導(dǎo)體基底200由包括具有主表面200a的單晶硅層201、203的部分SOI基底以及在單晶硅層201、203之間部分形成的二氧化硅層202構(gòu)成。在這些層中，圍繞單晶硅層203形成二氧化硅層202，其端部到達(dá)主表面200。結(jié)果，使要作為SOI層的單晶硅層203與單晶硅層201(其是大塊基底)隔離。
基底200的主要部分由單晶硅層201形成，并在單晶硅層201上部分形成二氧化硅層202。通過如第一實(shí)施例中的SIMOX方法，形成二氧化硅層202。此外，在二氧化硅202上，形成與單晶硅層201成分相同的單晶硅層203。
如圖8所示，該半導(dǎo)體基底200具有存在二氧化硅層202的SOI基底區(qū)域和不存在二氧化硅層202的大塊基底區(qū)域。因此，通過使用該半導(dǎo)體基底200，可以實(shí)現(xiàn)具有例如在SOI基底上形成的CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)晶體管和在大塊基底上形成的DRAM(動態(tài)隨機(jī)存取存儲器)的混合加載LSI。
現(xiàn)在將參照圖9A和9B，來描述制造圖8所示半導(dǎo)體基底200的方法。由于可使用在第一實(shí)施例中獲得的半導(dǎo)體基底100來制造該半導(dǎo)體基底200，因此圖9A和9B僅顯示了制造與第一實(shí)施例類似的半導(dǎo)體基底之后的過程。
首先，如圖9A所示，制備要作為SOI層的單晶硅層203具有相對較厚區(qū)域和相對較薄區(qū)域的半導(dǎo)體基底。如上所述，通過第一實(shí)施例所述的方法可制造這個半導(dǎo)體基底。在該例中，制備半導(dǎo)體基底，其中在未形成掩膜的區(qū)域內(nèi)在深度大約0.370μm到0.470μm處形成厚度為100nm的二氧化硅層202，而在形成掩膜的區(qū)域內(nèi)在深度大約為0.160μm到0.260μm處形成厚度為100nm的二氧化硅層202。
接下來，如圖9B所示，按預(yù)定量對主表面進(jìn)行拋光，以獲得圖8所示結(jié)構(gòu)的半導(dǎo)體基底200。更具體地說，進(jìn)行拋光，以便去除在已形成掩膜的區(qū)域內(nèi)形成的二氧化硅層202，同時在未形成掩膜的區(qū)域內(nèi)形成的二氧化硅202上的單晶硅層203獲得期望的厚度。根據(jù)單晶硅層203的厚度，必須每次調(diào)整拋光量。在該例中，對距主表面深度大約320nm處進(jìn)行拋光，由此去除在已形成掩膜的區(qū)域內(nèi)形成的二氧化硅層202，同時給出在未形成掩膜的區(qū)域內(nèi)形成的二氧化硅層202上的單晶硅層203大約50nm的厚度。
現(xiàn)在將參照圖10來描述通過SIMOX方法形成的二氧化硅層202的位置與拋光量之間的關(guān)系。假設(shè)，在未形成掩膜的區(qū)域R1內(nèi)在深度d1a到d1b處形成厚度為t1(＝d1b-d1a)的二氧化硅層，同時在已形成掩膜的區(qū)域R2內(nèi)在深度d2a到d2b處形成厚度為t2(＝d2b-d2a)的二氧化硅層。在此情況下的拋光量最好是能去除在已形成掩膜的區(qū)域內(nèi)形成的二氧化硅層的量，也就是，能夠?qū)ι疃萪2b進(jìn)行拋光但不去除在未形成掩膜的區(qū)域內(nèi)形成的二氧化硅層上的單晶硅層的拋光量。換句話說，最好是能夠去除深度d1a以上部分的拋光量。
為實(shí)現(xiàn)這個條件，d1a必須大于d2b。如果d1a大于d2b，并且它們之間的間隙差大于電子元件的期望厚度，則如上所述可只通過曝光步驟來制造僅部分單晶硅基底是SOI基底的半導(dǎo)體基底200。
另一方面，如果d1a大于d2b，但它們之間的差小于電子元件的期望厚度，則在拋光步驟之后使用外延生長等能夠增加二氧化硅層上的單晶硅層的厚度。
如圖11A所示，如果d1a小于d2b，則對d2b以下及d1b以上的部分進(jìn)行拋光，以部分留下在未形成掩膜的區(qū)域內(nèi)的二氧化硅層，如圖11B所示。此后，使用外延生長等增加單晶硅層的厚度，如圖11C所示。這使能夠形成要作為SOI層的單晶硅層204。雖然可通過該過程制造部分SOI基底，但最好使用圖9A和9B所示的制造方法，而不是圖11A到11C所示的制造方法，因?yàn)榕c在單晶硅上形成的單晶硅相比在二氧化硅上形成的單晶硅在特性方面通常不穩(wěn)定。
作為半導(dǎo)體基底200的示范性應(yīng)用，將參照圖12和13來描述在通過圖9A和9B所示方法制造的半導(dǎo)體基底200的SOI部分中形成的CMOS晶體管。
如圖12所示，由于通過圖9A和9B所示方法制造的半導(dǎo)體基底200的SOI部分以二氧化硅層202(其是絕緣體)包圍單晶硅層203的這種方式形成，所以安裝在SOI基底上的CMOS晶體管211a、211b與單晶硅層201(其是大塊基底)隔離。因此，例如當(dāng)DRAM安裝在大塊基底上時，CMOS晶體管211a、211b與DRAM自動分離，并且不需要隨后的元件分離。
作為一種備選方案，通過使用通常所用的LOCOS(硅的局部氧化)方法提供元件分離區(qū)221，可實(shí)現(xiàn)在SOI部分內(nèi)形成的CMOS晶體管211a、211b之間的元件分離。
本領(lǐng)域技術(shù)人員應(yīng)理解到，本發(fā)明并不局限于參照附圖描述的上述實(shí)施例，而是可以在不脫離本發(fā)明范圍和精神的前提下實(shí)現(xiàn)各種改進(jìn)、替換結(jié)構(gòu)或等同物。
例如，雖然將通過熱氧化單晶硅而形成的二氧化硅膜用作上述實(shí)施例中的掩膜，但由于掩膜的目的是減速氧離子，因此可將其它材料(諸如氮化硅)用作掩膜。備選地，代替熱氧化，可通過濺射來形成二氧化硅膜。然而在這些實(shí)施例中，由于在高溫條件下進(jìn)行離子注入步驟，因此鑒于與基底的接觸能力，最好通過熱氧化形成二氧化硅膜。
工業(yè)適用性根據(jù)如上所述的本發(fā)明，僅僅通過在制備包括具有均勻厚度的SOI層的普通SOI基底的步驟中增加形成掩膜和表面保護(hù)層的步驟，就可制造包括具有部分不同厚度的SOI層的SIO基底的半導(dǎo)體基底。因此，由于制造的半導(dǎo)體基底是在SOI層相對較薄的區(qū)域是全耗盡SOI，而在SOI層較厚的區(qū)域是部分耗盡SOI，因此可實(shí)現(xiàn)適用于全耗盡SOI的元件(電子器件)和適用于部分耗盡SOI的元件安裝在同一基底上的混合加載電路。
此外，根據(jù)上面描述的本發(fā)明，通過制造具有部分不同厚度SOI層的SOI基底、并隨后按預(yù)定量拋光其主表面，可制造僅部分單晶硅基底是SOI基底的半導(dǎo)體基底。因此，可實(shí)現(xiàn)例如適用于SOI基底的COMS晶體管和適用于大塊基底的DRAM安裝在同一基底上的混合加載LSI。
權(quán)利要求
1.一種制造半導(dǎo)體基底的方法，其特征在于所述方法包括掩膜形成步驟，在單晶硅基底主表面上形成掩膜；離子注入步驟，將氧離子注入到所述主表面；表面保護(hù)層形成步驟，在所述主表面上形成阻擋氧的表面保護(hù)層；熱處理步驟，通過熱處理在所述單晶硅內(nèi)形成二氧化硅層；以及去除步驟，從所述單晶硅基底去除所述掩膜和所述表面保護(hù)層。
2.如權(quán)利要求1所述的制造半導(dǎo)體基底的方法，其特征在于所述二氧化硅層具有與在所述主表面上形成的掩膜的存在/不存在以及所述掩膜的厚度相對應(yīng)的圖案。
3.如權(quán)利要求2所述的制造半導(dǎo)體基底的方法，其特征在于所述二氧化硅層具有這樣的圖案在已形成所述掩膜的區(qū)域內(nèi)其距所述主表面的距離相對較短，而在未形成所述掩膜的區(qū)域內(nèi)其距所述主表面的距離相對較長。
4.如權(quán)利要求1所述的制造半導(dǎo)體基底的方法，其特征在于所述掩膜由二氧化硅制成。
5.如權(quán)利要求4所述的制造半導(dǎo)體基底的方法，其特征在于所述掩膜形成步驟包括通過熱氧化所述單晶硅基底來形成具有期望厚度的二氧化硅膜的步驟，以及通過蝕刻去除部分所述二氧化硅膜的步驟，以便在所述主表面上形成期望圖案的掩膜。
6.如權(quán)利要求4所述的制造半導(dǎo)體基底的方法，其特征在于當(dāng)所述掩膜的厚度為Y(nm)且所述離子注入步驟中的加速能為X(keV)時，滿足條件Y/X＜2。
7.如權(quán)利要求1所述的制造半導(dǎo)體基底的方法，其特征在于形成所述表面保護(hù)層的步驟包括在所述主表面上形成二氧化硅層的步驟，以及在所述二氧化硅層上形成比所述二氧化硅層薄的氮化硅層的步驟。
8.一種半導(dǎo)體基底，通過以下步驟制造在單晶硅基底的主表面上形成掩膜；將氧離子注入到所述主表面；在所述主表面上形成阻擋氧的表面保護(hù)層；通過熱處理在所述單晶硅內(nèi)形成二氧化硅層；以及從所述單晶硅基底去除所述掩膜和所述表面保護(hù)層。
9.如權(quán)利要求8所述的半導(dǎo)體基底，其特征在于所述二氧化硅層具有與在所述主表面上形成的掩膜的存在/不存在以及所述掩膜的厚度相對應(yīng)的圖案。
10.如權(quán)利要求9所述的半導(dǎo)體基底，其特征在于所述二氧化硅層具有這樣的圖案在已形成所述掩膜的區(qū)域內(nèi)其距所述主表面的距離相對較短，而在未形成所述掩膜的區(qū)域內(nèi)其距所述主表面的距離相對較長。
11.一種制造半導(dǎo)體基底的方法，其特征在于所述方法包括掩膜形成步驟，在單晶硅基底主表面上形成掩膜；離子注入步驟，將氧離子注入到所述主表面；表面保護(hù)層形成步驟，在所述主表面上形成阻擋氧的表面保護(hù)層；熱處理步驟，通過熱處理在所述單晶硅內(nèi)形成二氧化硅層；去除步驟，去除所述掩膜和所述表面保護(hù)層；以及拋光步驟，按預(yù)定量拋光所述主表面；其中所述二氧化硅層具有這樣的圖案在所述主表面上已形成所述掩膜的區(qū)域內(nèi)其距所述主表面的距離相對較短，而在未形成所述掩膜的區(qū)域內(nèi)其距所述主表面的距離相對較長；以及在所述拋光步驟的拋光量等于在已形成所述掩膜的區(qū)域內(nèi)形成的所述二氧化硅層的去除量。
12.如權(quán)利要求11所述的制造半導(dǎo)體基底的方法，其特征在于在所述拋光步驟的所述拋光量是在未形成所述掩膜的區(qū)域內(nèi)形成的二氧化硅層沒達(dá)到的這種量。
13.如權(quán)利要求11所述的制造半導(dǎo)體基底的方法，其特征在于還包括在拋光所述主表面后在所述主表面上形成單晶硅的步驟。
14.如權(quán)利要求11所述的制造半導(dǎo)體基底的方法，其特征在于所述掩膜由二氧化硅制成。
15.如權(quán)利要求14所述的制造半導(dǎo)體基底的方法，其特征在于所述掩膜形成步驟包括通過熱氧化所述單晶硅基底來形成具有期望厚度的二氧化硅膜的步驟，以及通過蝕刻去除部分所述二氧化硅膜的步驟，以便在所述主表面上形成期望圖案的掩膜。
16.如權(quán)利要求14所述的制造半導(dǎo)體基底的方法，其特征在于當(dāng)所述掩膜的厚度為Y(nm)且所述離子注入步驟中加速能為X(keV)時，滿足條件Y/X＜2。
17.如權(quán)利要求11所述的制造半導(dǎo)體基底的方法，其特征在于所述表面保護(hù)層形成步驟包括在所述主表面上形成二氧化硅層的步驟，以及在所述二氧化硅層上形成比所述二氧化硅層薄的氮化硅層的步驟。
18.一種半導(dǎo)體基底，通過以下步驟制造在單晶硅基底的主表面上形成掩膜；將氧離子注入到所述主表面；在所述主表面上形成阻擋氧的表面保護(hù)層；通過熱處理在所述單晶硅內(nèi)形成二氧化硅層；去除所述掩膜和所述表面保護(hù)層；以及按預(yù)定量拋光所述主表面；其中所述二氧化硅層具有這樣的圖案在所述主表面上已形成所述掩膜的區(qū)域內(nèi)其距所述主表面的距離相對較短，而在未形成所述掩膜的區(qū)域內(nèi)其距所述主表面的距離相對較長；并且在所述拋光步驟的拋光量等于在已形成所述掩膜的區(qū)域內(nèi)形成的所述二氧化硅層的去除量。
19.如權(quán)利要求18所述的半導(dǎo)體基底，其特征在于所述拋光量是在未形成所述掩膜的區(qū)域內(nèi)形成的所述二氧化硅層沒達(dá)到的這種量。
20.如權(quán)利要求18所述的半導(dǎo)體基底，其特征在于通過在拋光所述主表面后在所述主表面上形成單晶硅來制造所述半導(dǎo)體基底。
全文摘要
通過在單晶硅基底的主表面上形成具有目標(biāo)厚度的掩膜、在高溫條件下將氧離子注入到主表面、在主表面上形成用于阻擋氧的表面保護(hù)層、進(jìn)行退火并隨后剝除掩膜和表面保護(hù)層，來獲得半導(dǎo)體基底(100)。二氧化硅層(102)具有與未存在掩膜并距主表面(100a)的距離相對較長的區(qū)域相對應(yīng)的第一頂面(102a)，以及與已存在掩膜并距主表面(100a)的距離相對較短的區(qū)域相對應(yīng)的第二頂面(102b)。由于按預(yù)定量拋光該主表面(100a)，所以提供了僅部分單晶硅基底是SOI基底的半導(dǎo)體基底。
文檔編號H01L21/266GK1742367SQ20048000286
公開日2006年3月1日 申請日期2004年10月25日 優(yōu)先權(quán)日2003年10月24日
發(fā)明者木島公一朗, P·庫納斯 申請人:索尼株式會社, 加州大學(xué)評議會