專利名稱：高品質(zhì)因子的電感的制作方法
技術(shù)領(lǐng)域：
本實用新型是有關(guān)于高品質(zhì)因子的電感，特別是有關(guān)于半導體集成電路中的電感。
背景技術(shù)：
在GHz的射頻CMOS集成電路中，電感可以用在芯片嵌入式(on-chip)的匹配電路、被動濾波器、電感負載、變壓器、壓控震蕩器。其中最重要的性能就是品質(zhì)因數(shù)，也就是品質(zhì)因子，影響品質(zhì)因子的因素有，金屬線圈的歐姆損耗、基底的損耗、電感的寄生電容。在過去的發(fā)展中，已經(jīng)提出許多高品質(zhì)因子電感，例如使用高導電率的金屬層制造金屬線圈，以減少歐姆損耗。使用多層金屬以增加電感的有效厚度，以減少高頻的基底損耗。使用低損耗的基底材料，以減少高頻的基底損耗。使用厚氧化層隔絕浮接電感和基底，以減少基底損耗。
然而上述電感制造方法都不適用于標準的CMOS制程，需要額外的制造程序，造成成本增加，品質(zhì)不容易控制。

發(fā)明內(nèi)容
有鑒于此，本實用新型提出一種高品質(zhì)因子的電感，適用于一半導體基底，其上方具有一介電層，并且具有一空氣隙于介電層中，包括一支撐柱，位于空氣隙之中；以及一金屬線圈，位于空氣隙中，并且借由支撐柱用以支撐。
本實用新型金屬線圈以空氣隙代替二氧化硅，可以大幅降低寄生電感。


圖1A表示習知電感和本實用新型電感的結(jié)構(gòu)平面圖；圖1B表示習知電感和本實用新型電感的結(jié)構(gòu)剖面圖；圖2表示半導體基底上電感的等效電路圖；圖3A-圖3M表示本實用新型中形成高品質(zhì)因子電感的方法的剖面流程圖；圖4表示本實用新型電感和習知電感品質(zhì)因子的量測結(jié)果。
圖號說明1-介電絕緣層； 2-空氣隙；3-場氧化層； 4-半導體基底；5-保護層；11-多晶硅； 12-接點窗插塞；13-金屬層； 14-介層窗插塞；15-金屬層； 16-介層窗插塞；17-金屬層； L1、L2-金屬線圈。
具體實施方式
圖1A表示習知電感和本實用新型電感的結(jié)構(gòu)平面圖，圖1B表示習知電感和本實用新型電感的結(jié)構(gòu)剖面圖，其包括半導體基底4、場氧化層3(fieldoxide SiO2)、介電絕緣層1(SiO2)、空氣隙2(air gap)，金屬線圈L1、金屬線圈L2。習知金屬線圈L2周圍的介質(zhì)是二氧化硅(SiO2)，本實用新型金屬線圈L1周圍介質(zhì)是空氣隙(air gap)。
圖2表示半導體基底上電感的等效電路。Ls表示金屬線圈的電感，和金屬線圈的磁通量有關(guān)，也就是和金屬線圈的匝數(shù)、金屬線圈之間的互感有關(guān)。Rs表示金屬線圈的串聯(lián)電阻，其產(chǎn)生的來源是金屬線圈的歐姆損耗(ohmicloss)，和金屬線圈的導電系數(shù)、寬度、長度、操、集膚深度(skin depth)、電流在各金屬線圈的分布有關(guān)。Cf表示金屬線圈的金屬線(metal trace)之間的寄生電容，金屬線的邊緣效應(yīng)、金屬線圈周圍介質(zhì)的介電常數(shù)有關(guān)。Csubl、Csub2表示金屬線圈在空氣隙和基底之間的等效電容，其電容和空氣隙的介電常數(shù)有關(guān)，其介電常數(shù)是接近真空的介電常數(shù)。Csub3、Csub4表示金屬線圈在基底的等效電容。Rsub1、Rsub2表示金屬線圈的磁通量在基底感應(yīng)電流所造成的損耗，所以和金屬線圈所覆蓋的面積、基底的導電系數(shù)有關(guān)。
電感的品質(zhì)因子的定義是，儲存于電感中的能量和每一震蕩周期損耗能量的比，要提高電感的品質(zhì)因子，可以從減少金屬線圈的歐姆損耗、基底的損耗、電感的寄生電容得到改善，減少金屬線圈的歐姆損耗、基底損耗所需要的制程都是額外的制程，無法在一般的CMOS制程實現(xiàn)，本實用新型以減少寄生電容來改善電感的品質(zhì)因子，也就是減少電容Csub1、電容Csub2、電容Csub3、電容Csub4、以及電容Cf，寄生電容和金屬線圈周圍介質(zhì)的介電常數(shù)、金屬線圈的覆蓋面積有關(guān)，但是金屬線圈的覆蓋面積取決于電感，所以有效減少寄生電感的方法就是降低金屬線圈周圍介質(zhì)的介電常數(shù)，如圖1所示，習知金屬線圈L2的絕緣層是二氧化硅，其介電常數(shù)大約是空氣介電常數(shù)的4倍，本實用新型金屬線圈L1以空氣隙代替二氧化硅，可以大幅降低寄生電感。
本實用新型金屬線圈L1周圍是空氣隙，沒有氧化層支撐，所以需要一支撐柱10支撐金屬線圈L1，支撐柱10可借由多層金屬聯(lián)機制程來制造，多層金屬聯(lián)機制程也是一般CMOS的標準制程，不需要額外的制程。
請參考圖3A至圖3M，此為本實用新型形成高品質(zhì)因子電感的方法的剖面流程圖，其步驟說明如下。
如圖3A所示，首先，提供一半導體基底4，如P型硅基底。半導體基底4上形成有場氧化層(field oxide)3，用以定義主動區(qū)(active region)及非主動區(qū)(non-active region)。主動區(qū)內(nèi)形成的晶體管可以是金氧半晶體管。
如圖3B所示，在場氧化層3上沉積一多晶硅，其沉積方法可以是低壓化學氣相沉積法(LPCVD)，然后微影蝕刻定義出多晶硅11。
如圖3C所示，在場氧化層3上沉積一介電絕緣層1A，可以是二氧化硅，以微影制程將接點窗(contact window)圖案定義在光阻，以蝕刻去除未被光阻覆蓋的介電絕緣層1A，以型成接點窗，然后除去光阻。
如圖3D所示，以直流濺鍍制造TiW薄膜，其用作阻障層(barrier layer)，接著，以化學氣相沉積法(CVD)形成鎢，接著以干式蝕刻法或是化學機械研磨法(CMP)進行鎢回蝕形成接點窗插塞12(contact plug)。
如圖3E所示，以濺鍍法依序進行TiW阻障層(未圖示)、金屬層13，通常是鋁合金，沉積在芯片表面。
如圖3F所示，以微影制程將接點窗圖案定義在光阻，由干時刻去除未被光阻覆蓋的金屬層13。
如圖3G所示，在芯片上沉積一與介電絕緣層1A相同材料的介電絕緣層，形成介電絕緣層1B，對此介電絕緣層1B進行平坦化制程，如化學機械研磨法(CMP)，借以得到一平坦化的表面。以微影制程將接點窗圖案定義在光阻，以蝕刻去除未被光阻覆蓋的介電絕緣層。
如圖3H所示，以直流濺鍍制造TiW薄膜，其用作阻障層，接著，以CVD沉積鎢，接著以干式蝕刻法或是CMP進行鎢回蝕形成介層窗插塞(viaplug)14。
如圖3I所示，在芯片上沉積一與介電絕緣層1A相同材料的介電絕緣層，形成介電絕緣層1C，接著，重復上述步驟形成金屬層15、介層窗插塞16，金屬層17。
如圖3J所示，以微影制程將接點窗圖案定義在光阻，由干蝕刻去除未被光阻覆蓋的金屬層17，形成金屬線圈L1。
如圖3K所示，在芯片上沉積一與介電絕緣層1A相同材料的介電絕緣層，形成介電絕緣層1，接著以CVD沉積介電絕緣層1、保護層5，其分別可以是SiO2、Si3N4。
如圖3L所示，以形成焊墊(bonding pad)的方法，蝕刻金屬線圈L1上方的保護層5，形成電感器的區(qū)域的窗口，露出介電層絕緣層1的表面。
如圖3M所示，以定義窗口后的保護層5為罩幕，借由傾斜蝕刻液(slopeetcher)蝕刻介電絕緣層1，借以在金屬線圈L1的區(qū)域形成一空氣隙2，以及一支撐柱，其包括多晶硅11、接點窗插塞12、金屬層13、介層窗插塞14、金屬層15、介層窗插塞16。Slope etcher的成分包括去離子水(DIdeionized water)、緩沖氧化蝕刻劑(BOE buffer oxide etcher)、氫氟酸(HF)、醋酸(CH3COOH)，其蝕刻選擇性良好，對于保護層、多晶硅、TiW的蝕刻率可以忽略。金屬線圈L1的內(nèi)圈半徑、寬、間距分別是100um、10um、2um，圈數(shù)是10，金屬線圈L1的底部到場氧化層3上表面的距離是3.4um，場氧化層3的厚度是0.4um，基底4的電阻是2.5K0hm/cm，金屬線圈L1的電感是2 2.3nH。
圖4表示本實用新型電感和習知電感品質(zhì)因子的量測結(jié)果。曲線A表示本實用新型電感的品質(zhì)因子，曲線B表示習知電感的品質(zhì)因子，習知電感具有本實用新型電感相同的幾何形狀、尺寸，本實用新型電感在1.5GHz的品質(zhì)因子是4.8，在2GHz的品質(zhì)因子是6.3，和習知電感比較，品質(zhì)因子提高31％，最大品質(zhì)因子的操作頻率提高33％，因此可以增加在RFIC的應(yīng)用范圍。
權(quán)利要求1.一種高品質(zhì)因子的電感，其特征在于，包括一基底；一介電層，具有一空氣隙，位于上述半導體基底上；一支撐柱，位于上述空氣隙中；以及一金屬線圈，位于上述空氣隙中，并且借由上述支撐柱來支撐。
2.根據(jù)權(quán)利要求1所述的高品質(zhì)因子電感，其特征在于上述支撐柱為一多層金屬內(nèi)聯(lián)機。
3.根據(jù)權(quán)利要求1所述的高品質(zhì)因子電感，其特征在于上述基底是硅基底。
4.根據(jù)權(quán)利要求1所述的高品質(zhì)因子電感，其特征在于上述介電層是一二氧化硅層。
專利摘要一種高品質(zhì)因子的電感，包括一基底；一介電層，具有一空氣隙，位于上述半導體基底上；一支撐柱，位于上述空氣隙中；以及一金屬線圈，位于上述空氣隙中，并且借由上述支撐柱來支撐。本實用新型金屬線圈以空氣隙代替二氧化硅，可以大幅降低寄生電感。
文檔編號H01F17/00GK2731652SQ20042004997
公開日2005年10月5日 申請日期2004年5月17日 優(yōu)先權(quán)日2004年5月17日
發(fā)明者陳重輝 申請人:臺灣積體電路制造股份有限公司