專利名稱：用于esd保護(hù)的半導(dǎo)體集成電路器件的制作方法
相關(guān)申請的交叉參考本申請基于并要求在2003年8月27日提交的在先日本專利申請No.2003-209073的優(yōu)先權(quán)，這里引證其全部內(nèi)容供參考。
背景技術(shù)：
1、發(fā)明領(lǐng)域本發(fā)明涉及IC(集成電路)和LSI(大規(guī)模集成)等半導(dǎo)體集成電路器件，特別涉及具有保護(hù)內(nèi)部電路不受ESD(靜電放電)影響的ESD保護(hù)電路的半導(dǎo)體集成電路器件。
2、相關(guān)技術(shù)的說明在機(jī)械搬運(yùn)半導(dǎo)體集成電路器件等情況下發(fā)生ESD時(shí)，幾百V～幾千V的高電壓在極短時(shí)間內(nèi)施加于半導(dǎo)體集成電路器件上，就會破壞內(nèi)部電路(半導(dǎo)體集成電路)。為此，為了保護(hù)IC和LSI等半導(dǎo)體集成電路器件不發(fā)生ESD，有人提出了各種ESD保護(hù)電路(例如，參照特開平7-240510號公報(bào)說明書、美國專利6249414號說明書以及EOS/ESD SYMPOSIUM 2001 1A.3“GGSCRsGGNMOSTriggered Silicon Controlled Rectifiers for ESD Protection In Deep Sub-MicronCMOS Processes”等)。在半導(dǎo)體集成電路器件上搭載ESD保護(hù)電路，以使由于ESD而施加于內(nèi)部電路的高電壓進(jìn)行放電，并防止內(nèi)部電路的毀壞。
下面利用圖1和圖2來介紹現(xiàn)有的ESD保護(hù)電路。
圖1是表示現(xiàn)有的ESD保護(hù)電路的電路圖。如圖1所示，被保護(hù)的內(nèi)部電路10與焊盤11和焊盤12連接。而且，ESD保護(hù)電路由用于流過過大ESD電流的晶閘管(SCR)電路13和控制晶閘管電路13的導(dǎo)通/關(guān)斷的控制電路15構(gòu)成。
上述晶閘管電路13通過焊盤11與正極連接，通過焊盤12與負(fù)極連接。而且，晶閘管電路13由PNP型雙極晶體管16、NPN型雙極晶體管17以及電阻元件18構(gòu)成。PNP型雙極晶體管16的發(fā)射極與焊盤11連接，其基極與NPN型雙極晶體管17的集電極連接，其集電極與控制電路15連接。NPN型雙極晶體管17的基極與控制電路15連接，其發(fā)射極與焊盤12連接。電阻元件18的一端與控制電路15連接，另一端與焊盤12連接。
上述控制電路15由GG(柵極接地)NMOS晶體管19以及電阻元件20構(gòu)成。GGNMOS晶體管19的漏極與焊盤11連接，柵極和源極與晶閘管電路13連接。電阻元件20的一端與NMOS晶體管19的柵極和源極連接，另一端與焊盤12連接。
此外，下面參照圖2說明其操作過程。圖2是圖1所示的GGNMOS晶體管19的電壓-電流特性圖。圖2的橫軸表示在GGNMOS晶體管19的漏極、源極和柵極之間施加的電壓V1，縱軸表示在GGNMOS晶體管19的漏極、源極和柵極之間流過的電流以及流過晶閘管電路13的電流I1。
由于ESD而在焊盤11和焊盤12之間施加高電壓，由于ESD給GGNMOS晶體管19的漏極施加高電壓。此外，如圖2所示，一旦達(dá)到觸發(fā)電壓Vt1之后，利用迅速返回特性，電壓就下降到保持電壓Vh。之后，在GGNMOS晶體管19的漏極與基板之間產(chǎn)生擊穿，致使GGNMOS晶體管19的寄生NPN型雙極晶體管動作，電流急劇流過。為此，向晶閘管電路13的NPN型雙極晶體管17的基極供給基極電流，晶閘管電路13導(dǎo)通。通過ESD在晶閘管電路13的正極和負(fù)極之間流過大電流。通過以上動作，由于使施加于焊盤11和焊盤12的ESD電壓通過晶閘管電路13放電，即使ESD電壓施加于內(nèi)部電路10，也能保護(hù)內(nèi)部電路10。
這里，如圖2所示，由于通過晶閘管電路13流過大電流，在超過內(nèi)部電路的柵極擊穿電壓Vg之前，必須流過十分大的電流。但是，伴隨著作為內(nèi)部電路10的LSI等的微型化，上述LSI內(nèi)的MOS晶體管的柵極氧化膜的膜厚就不可能很薄。因此，柵極擊穿電壓Vg就不可能更小。
另一方面，由于晶閘管電路13由PNP型、NPN型雙極晶體管16、17構(gòu)成，因此工作時(shí)的導(dǎo)通電阻值很大。因此，在流過十分大的電流之前就會超過柵極擊穿電壓Vg。此外，為了在超過柵極擊穿電壓Vg之前流過充分大的電流，就必須增大上述雙極晶體管16、17的尺寸，減小導(dǎo)通電阻，由此就增大了芯片尺寸，導(dǎo)致制造成本增加。

發(fā)明內(nèi)容
根據(jù)本發(fā)明一個(gè)方案的半導(dǎo)體集成電路包括在半導(dǎo)體芯片中形成的半導(dǎo)體集成電路；在上述半導(dǎo)體芯片中形成的、電流路徑的一端以及另一端與上述半導(dǎo)體集成電路連接的開關(guān)元件，上述開關(guān)元件接收控制信號，通過雙向動作使電流從所述電流路徑的一端流向另一端；和在上述半導(dǎo)體芯片中形成能夠控制上述開關(guān)元件的電流路徑的導(dǎo)通狀態(tài)構(gòu)成的控制電路，在上述電流路徑兩端的電壓超過規(guī)定電壓值的情況下，上述控制電路輸出使上述開關(guān)元件的電流路徑處于可導(dǎo)通狀態(tài)的控制信號，在不超過上述規(guī)定電壓值的情況下，使上述開關(guān)元件的電流路徑處于非導(dǎo)通狀態(tài)。


圖1表示現(xiàn)有ESD保護(hù)電路的電路圖；圖2表示圖1中所示的現(xiàn)有ESD保護(hù)電路的電壓-電流特性圖；圖3是示意性地表示根據(jù)本發(fā)明的ESD保護(hù)電路的電路圖；圖4是圖3所示的ESD保護(hù)電路的電壓-電流特性圖；圖5是根據(jù)本發(fā)明第一實(shí)施例的ESD保護(hù)電路的電路圖；圖6是表示觸發(fā)器電路41的一個(gè)例子的電路圖；圖7表示根據(jù)本發(fā)明第二實(shí)施例的ESD保護(hù)電路的電路圖；圖8是圖7所示的ESD保護(hù)電路的第一布局例；和圖9是圖7所示的ESD保護(hù)電路的第二布局例。
發(fā)明的詳細(xì)說明下面將參照附圖介紹本發(fā)明的實(shí)施例。而且在本說明書中，所有附圖中相同的部分用相同的參考標(biāo)記表示。
首先，利用圖3和圖4來簡要說明根據(jù)本發(fā)明的ESD保護(hù)電路。圖3是用于概略地說明根據(jù)本發(fā)明的ESD保護(hù)電路的一個(gè)例子的ESD保護(hù)電路的一個(gè)例子的電路圖。
如圖3所示，在半導(dǎo)體芯片中形成被保護(hù)的內(nèi)部電路(半導(dǎo)體集成電路)23。上述內(nèi)部電路23與例如作為外端連接端子的第一焊盤21以及第二焊盤22連接。在第一焊盤21和第二焊盤22之間連接ESD保護(hù)電路24。
ESD保護(hù)電路24包括控制電路25和開關(guān)元件26。控制電路25的一端與第一焊盤21連接，另一端與第二焊盤22連接。開關(guān)元件26具有電流路徑，其一端27與第一焊盤21連接，其另一端與第二焊盤22連接。開關(guān)元件26利用從控制電路25供給的控制信號控制該電流路徑的導(dǎo)通可能狀態(tài)/非導(dǎo)通可能狀態(tài)。因此，在導(dǎo)通狀態(tài)下，開關(guān)元件26通過雙向操作將電壓向該電流路徑進(jìn)行放電。
然后，利用圖4說明圖3所示的ESD保護(hù)電路的操作，圖4是表示圖3所示的ESD保護(hù)電路24的電壓-電流特性圖。如圖4所示，橫軸表示施加于ESD保護(hù)電路24的電壓值V，縱軸表示流過ESD保護(hù)電路24的電流值I。此外，圖4中的實(shí)線30是圖3所示的ESD保護(hù)電路24的電壓-電流特性，虛線31是圖2所示的ESD保護(hù)電路的電壓-電流特性。
首先，在第一焊盤21和第二焊盤22之間沒有由于ESD施加高電壓的情況下，ESD保護(hù)電路24不工作。因此，ESD保護(hù)電路24的操作對內(nèi)部電路23的操作就沒有影響。
另一方面，在第一焊盤21和第二焊盤22之間通過ESD施加高電壓時(shí)，一旦達(dá)到規(guī)定電壓值Vt1，控制電路25檢測到已經(jīng)達(dá)到電壓值Vt1，則ESD保護(hù)電路24就開始工作。
電壓值Vt1是在ESD保護(hù)電路24工作時(shí)的觸發(fā)電壓，本例中控制電路25檢測施加的ESD電壓。在達(dá)到觸發(fā)電壓Vt1之后，利用迅速返回特性，控制電路25使第一焊盤21和第二焊盤22之間的電壓下降到保持電壓Vh。之后，將使開關(guān)元件26的電流路徑處于導(dǎo)通可能狀態(tài)的控制信號輸出到開關(guān)元件26。
接著，利用上述控制信號，開關(guān)元件26的電流路徑處于導(dǎo)通可能狀態(tài)。借助這個(gè)導(dǎo)通可能狀態(tài)，通過ESD將高電位施加于開關(guān)元件26的一端27和另一端28之一而使開關(guān)元件26處于導(dǎo)通狀態(tài)，利用雙向操作在第一焊盤21和第二焊盤22之間流過電流，由于ESD產(chǎn)生的高電位向第一焊盤21、第二焊盤22之一放電。
通過以上操作，結(jié)果由ESD產(chǎn)生的高電壓就不會施加于內(nèi)部電路23。此外，開關(guān)元件26利用此電流路徑通過雙向操作流過電流。借此，就能夠利用第一、第二焊盤21、22中的一個(gè)進(jìn)行快速放電。結(jié)果是，實(shí)現(xiàn)了保護(hù)內(nèi)部電路23不受由ESD產(chǎn)生的高電壓的影響。
如上所述，由ESD產(chǎn)生的高電壓通過利用開關(guān)元件26的雙極操作的電流進(jìn)行放電。因此，就實(shí)現(xiàn)了降低ESD保護(hù)電路24的導(dǎo)通電阻。結(jié)果是，如圖4所示，就不會超過柵極擊穿電壓Vg，實(shí)現(xiàn)了流動大電流。因此，即使用作微型化的內(nèi)部電路23，內(nèi)部電路23中的晶體管柵絕緣膜也不會受到破壞。
此外，實(shí)現(xiàn)了這種ESD保護(hù)電路24由單一開關(guān)元件26構(gòu)成。因此，就實(shí)現(xiàn)了縮小ESD保護(hù)電路24的芯片尺寸。
此外，控制電路25檢測ESD電壓，并且只輸出開關(guān)元件26處于導(dǎo)通可能狀態(tài)的電流值的低的控制信號。因此，由于減小了控制電路25的芯片尺寸，所以就實(shí)現(xiàn)了減小ESD保護(hù)電路24的總尺寸。而且，上述控制信號的電流值例如為幾mA(毫安)左右。
下面將利用圖5來說明本發(fā)明的第一實(shí)施例。在下面實(shí)施例的說明中，省略了上述說明以及重復(fù)部分的說明，并詳細(xì)說明不同的部分。
圖5是表示第一實(shí)施例的ESD保護(hù)電路的一個(gè)例子的電路圖。如圖5所示，ESD保護(hù)電路24由開關(guān)元件26和控制電路25構(gòu)成。
作為開關(guān)元件26，可使用NPN型雙極晶體管36。NPN型雙極晶體管36的基極與控制電路25連接，發(fā)射極與第二焊盤22連接，集電極與第一焊盤21連接。
控制電路25由控制NPN雙極晶體管36的基極電流的晶閘管電路40和用于操作晶閘管電路40的觸發(fā)器電路41構(gòu)成。
進(jìn)步一步地，上述晶閘管電路40由PNP型雙極晶體管30、NPN型雙極晶體管31以及電阻元件34構(gòu)成。PNP型雙極晶體管30的基極與NPN型雙極晶體管31的集電極連接，晶體管31的基極與晶體管30的集電極連接。晶體管30的發(fā)射極與第一焊盤21連接，晶體管31的發(fā)射極與第二焊盤22連接。晶體管30的基極和晶體管31的集電極以及節(jié)點(diǎn)37通過觸發(fā)器電路41與第二焊盤22連接，晶體管31的基極和晶體管30的集電極以及節(jié)點(diǎn)33通過電阻元件34與第二焊盤22連接。節(jié)點(diǎn)33還與作為開關(guān)元件26的晶體管36的基極連接。
上述觸發(fā)器電路41的一個(gè)例子由在節(jié)點(diǎn)37和第二焊盤22之間串聯(lián)連接的第一二極管35-1以及第二二極管35-2構(gòu)成。第一二極管35-1的正極與節(jié)點(diǎn)37連接，負(fù)極與第二二極管35-2的正極連接。第二二極管35-2的負(fù)極與第二焊盤22連接。
然后，說明圖5所示的ESD保護(hù)電路的操作。而且，下面的操作說明也是利用了ESD保護(hù)電路的電壓-電流特性，并省略了與圖4相同的部分的說明。
首先，在第一焊盤21和第二焊盤22之間不施加高電位的情況下，ESD保護(hù)電路24不工作。
另一方面，通過ESD向第一焊盤21施加高電位，一旦第一焊盤處于高電位、第二焊盤處于低電位時(shí)，就產(chǎn)生高電壓，觸發(fā)器電路41就進(jìn)行檢測此高電壓。觸發(fā)器電路41檢測到產(chǎn)生的高電壓時(shí)，正向電流就流向第二焊盤22。該正向電流是用于使晶閘管電路40工作的觸發(fā)信號(電流)。一旦由晶閘管電路40檢測到該觸發(fā)信號，晶閘管電略40就導(dǎo)通。
一旦晶閘管電路40導(dǎo)通，就產(chǎn)生控制信號，在本例中該控制信號為控制電流。該控制信號從節(jié)點(diǎn)33輸送給晶體管36的基極。這個(gè)基極電流使NPN型雙極晶體管36變?yōu)閷?dǎo)通可能狀態(tài)。而且，由于晶體管36的基極電流，晶閘管電路40產(chǎn)生的控制信號的電流值也為例如幾mA的低電流。
接著，在NPN型雙極晶體管36處于導(dǎo)通可能狀態(tài)的情況下在集電極/發(fā)射極之間施加ESD電壓時(shí)，NPN型雙極晶體管36的集電極和發(fā)射極之間完全處于導(dǎo)通狀態(tài)。因此，在NPN型雙極晶體管36的集電極與發(fā)射極之間流動電流，使施加于第一焊盤21的高電位向第二焊盤22放電。
通過以上操作，可以保護(hù)內(nèi)部電路23不受ESD電壓影響。
如上所述，由于利用單一NPN型雙極晶體管36將ESD電壓進(jìn)行放電，因此可以使ESD保護(hù)電路24的尺寸很小，并且實(shí)現(xiàn)了降低半導(dǎo)體集成電路器件的制造成本。
而且，由于利用在雙極晶體管36的集電極與發(fā)射極之間流動的電流將由ESD施加的高電位放電，與晶閘管相比降低了導(dǎo)通電阻。因此，改善了超過柵極擊穿電壓Vg的情況。
此外，晶閘管電路40供給為了使NPN型雙極晶體管36處于導(dǎo)通可能狀態(tài)的基極電流。晶閘管電路40具有自己放電能力的優(yōu)點(diǎn)，因此主要放電由晶體管36進(jìn)行。為此，晶閘管電路40只要能供給基極電流即可，電流值不必很大。因此，就能減小晶閘管電路40的芯片面積，并有利地抑制芯片尺寸增大。還可以向柵極輸出控制信號。結(jié)果是，由于不必輸出功率值大的控制信號，因此降低了晶閘管電路40的芯片尺寸和制造成本。
此外，上述實(shí)施例示出了使用第一、第二二極管35-1、35-2作為觸發(fā)器電路41的例子。但是，觸發(fā)器電路41的實(shí)施方式不限于此。例如，如圖6所示，觸發(fā)器電路41也可由具有與晶閘管電路40連接的漏極、與第二焊盤22連接的柵極以及源極的二極管連接的N溝道型MOS晶體管71等來實(shí)施。
然后，利用圖7來說明本發(fā)明的第二實(shí)施例。在下面的說明中省略了與上述第一實(shí)施例重復(fù)的部分的說明并詳細(xì)說明不同的部分。
圖7是表示根據(jù)第二實(shí)施例的ESD保護(hù)電路的一個(gè)例子的電路圖。如圖7所示，本例中，作為開關(guān)元件26，使用N溝道型MOS晶體管內(nèi)的寄生雙極晶體管36’。上述MOS晶體管45的漏極與第一焊盤21連接，柵極和源極與第二焊盤22連接，背柵與節(jié)點(diǎn)33連接。
而且，本例中使用N溝道MOS晶體管46內(nèi)的寄生雙極晶體管31作為晶閘管電路40的NPN型雙極晶體管31。上述MOS晶體管46的柵極和源極與第二焊盤22連接，背柵與節(jié)點(diǎn)33連接，漏極與節(jié)點(diǎn)37連接。
根據(jù)第二實(shí)施例的ESD保護(hù)電路24的操作與第一實(shí)施例的ESD保護(hù)電路24相同，因此省略其說明。
第二實(shí)施例可獲得與第一實(shí)施例相同的效果。而且，作為開關(guān)元件26，使用MOS晶體管內(nèi)的寄生雙極晶體管。為此，ESD保護(hù)電路24可以用MOS LSI工藝技術(shù)制造。因此，即使謀求制造工藝的共同化，也可以降低制造成本和減小芯片尺寸。因此，下面利用變形例1和變形例2示出的布局例子進(jìn)行詳細(xì)說明。
下面參照圖8介紹根據(jù)變形例1的ESD保護(hù)電路。圖8是用于說明根據(jù)變形例1的ESD保護(hù)電路的布局例的平面圖，并示出了在LSI上設(shè)置圖7所示的電路的布局例。在以下變形例的說明中省略與第二實(shí)施例重復(fù)說明的部分并詳細(xì)說明其不同的部分。
如圖8所示，在LSI上通過共有的第一焊盤21設(shè)置第一ESD保護(hù)電路24-1和第二ESD保護(hù)電路24-2。保護(hù)電路24-1和24-2中的一個(gè)對應(yīng)圖7所示的保護(hù)電路。
首先，下面說明第一ESD保護(hù)電路24-1的布局。第一ESD保護(hù)電路24-1包括構(gòu)成在P型基板50上設(shè)置的開關(guān)元件26的N溝道型MOS晶體管45、構(gòu)成晶閘管電路40的N溝道型MOS晶體管46及PNP型雙極晶體管30和構(gòu)成觸發(fā)器電路41的第一、第二二極管35-1和35-2。
在P型基板50上形成上述MOS晶體管45的N+型漏極54。此外，N+型源極55與第二焊盤22-1連接。柵極與源極55連接并在P型基板50上形成，MOS晶體管46的源極與MOS晶體管45的源極55共用，這個(gè)N+型漏極57在P型基板50上形成并與N型阱51連接。柵極58與源極55連接。
此外，PNP型雙極晶體管30設(shè)置在位于上述MOS晶體管46的外周的阱51上。PNP型雙極晶體管30的基極在N型阱51中形成。在N型阱51中形成晶體管30的集電極59和發(fā)射極60。集電極59與第一焊盤21連接，發(fā)射極60與P型基板50即MOS晶體管45、46的背柵連接。二極管35-1和35-2設(shè)置在位于晶體管30外周上的N型阱52、53上。二極管35-1的負(fù)極由N型阱52形成。在N型阱52內(nèi)形成正極61。正極61與N型阱51即晶體管30的基極連接。二極管35-2的負(fù)極由N型阱53形成。在N型阱53內(nèi)形成正極62。正極62與二極管35-1的負(fù)極即N型阱52連接。圖中，在N型阱52中形成的N+區(qū)域63是用于形成布線接觸的接觸區(qū)。二極管35-1的源極即N型阱53通過N+型接觸區(qū)64與第二焊盤22-1連接。上述結(jié)構(gòu)與第二ESD保護(hù)電路24-2相同。
其操作與上述第二實(shí)施例相同，因此省略其說明。
根據(jù)變形例1，在共同的P型基板50上設(shè)置MOS晶體管45和構(gòu)成晶閘管電路的MOS晶體管46。因此，實(shí)現(xiàn)了MOS晶體管45的源極和MOS晶體管46的源極通過N+型區(qū)域55共有。結(jié)果是，沿著柵極長度方向縮小了ESD保護(hù)電路24(24-1、24-2)的布局面積。
此外，本例中示出了設(shè)置兩個(gè)ESD保護(hù)電路24-1、24-2的例子。在設(shè)置這樣的兩個(gè)ESD保護(hù)電路24-1、24-2的情況下，MOS晶體管45的漏極被共有。結(jié)果是，在兩個(gè)ESD保護(hù)電路24-1、24-2相鄰設(shè)置的情況下，可以沿著柵極長度方向減小布局面積。
下面參照圖9介紹根據(jù)變形例2的ESD保護(hù)電路。圖9是用于說明根據(jù)變形例2的ESD保護(hù)電路的布局例的平面圖，并示出了在LSI上設(shè)置圖7所示的電路的布局例。下面省略了與上述變形例1重復(fù)部分的說明并詳細(xì)說明其不同的部分。
如圖9所示，根據(jù)變形例2的圖形布局與變形例1的電路不同的地方在于MOS晶體管45、46不是沿著柵極長度方向而是沿著相交的柵極寬度方向排列。
上述MOS晶體管45的柵極和MOS晶體管46的柵極共有一個(gè)柵電極65。這樣，MOS晶體管45、46沿著柵極寬度方向排列設(shè)置，與變形例1相比，可以縮短沿著柵極長度方向的布局。
此外，與變形例1相同，本例中示出了設(shè)置兩個(gè)ESD保護(hù)電路24-1、24-2的例子。對于該例，在變形例2的情況下，MOS晶體管45不是共有漏極54而是共有源極55(55-1)。MOS晶體管46共有源極55(55-2)。借此，在設(shè)置兩個(gè)ESD保護(hù)電路的情況下，由于MOS晶體管46的源極55-1和MOS晶體管46的源極55-2共有，因此就能夠縮小沿著柵極長度方向的布局面積。
其操作與上述第二實(shí)施例相同，因此省略其說明。
如上所述，假如根據(jù)上述實(shí)施例和變形例的半導(dǎo)體集成電路器件的結(jié)構(gòu)，上述開關(guān)元件通過雙向操作將ESD電壓放電，例如與晶閘管操作等相比，就實(shí)現(xiàn)了降低導(dǎo)通電阻。而且，即使一個(gè)開關(guān)元件也可以將ESD電壓放電。此外，由于上述控制電路輸出作為檢測ESD電壓的開關(guān)元件處于導(dǎo)通可能狀態(tài)的控制信號，因此流過充分大的電流不需要大尺寸。因此，就可以縮小開關(guān)元件和控制電路的尺寸，并且可以縮小半導(dǎo)體集成電路的總體尺寸。
結(jié)果是，減小了導(dǎo)通電阻，并且獲得了具有可以縮小芯片尺寸的ESD保護(hù)電路的半導(dǎo)體集成電路。
附加優(yōu)點(diǎn)和修改對于本領(lǐng)域普通技術(shù)人員來說將很容易實(shí)現(xiàn)。因此，本發(fā)明應(yīng)該是比這里所示和所述更寬的范圍。因而，在不脫離由所附權(quán)利要求書及其等效形式所限定的本發(fā)明基本概念的精神或范圍的情況下可以進(jìn)行各種修改。
權(quán)利要求
1.一種半導(dǎo)體集成電路器件，其特征在于，包括在半導(dǎo)體芯片中形成的半導(dǎo)體集成電路；在所述半導(dǎo)體芯片中形成的、電流路徑的一端以及另一端與所述半導(dǎo)體集成電路連接的開關(guān)元件，所述開關(guān)元件接收控制信號，通過雙向動作使電流從所述電流路徑的一端流向另一端；和在所述半導(dǎo)體芯片中形成能夠控制所述開關(guān)元件的電流路徑的導(dǎo)通狀態(tài)的構(gòu)成的控制電路，在所述電流路徑兩端的電壓超過規(guī)定電壓值的情況下，所述控制電路輸出使所述開關(guān)元件的電流路徑處于可導(dǎo)通狀態(tài)的控制信號，在不超過所述規(guī)定電壓值的情況下，使所述開關(guān)元件的電流路徑處于非導(dǎo)通狀態(tài)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，還包括作為與所述一端連接的外部連接端子的第一焊盤；和作為與所述另一端連接的外部連接端子的第二焊盤。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，其中所述控制信號是電流。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，其中所述開關(guān)元件是雙極晶體管，該雙極晶體管的集電極和發(fā)射極中的一個(gè)作為電流路徑的一端，集電極和發(fā)射極中的另一個(gè)作為電流路徑的另一端，并由基極接收所述控制信號。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，其中所述開關(guān)元件是絕緣柵型場效應(yīng)晶體管，該晶體管的源極和漏極中的一個(gè)作為電流路徑的一端，源極和漏極中的另一個(gè)作為電流路徑的另一端，并由背柵接收控制信號。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件，其特征在于，其中所述控制電路包括輸出檢測所述電流路徑兩端的電壓超過所述規(guī)定電壓的情況，輸出觸發(fā)信號的觸發(fā)器電路、以及基于所述觸發(fā)信號而輸出所述控制信號的晶閘管電路。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路器件，其特征在于，其中所述觸發(fā)器電路的一端與所述電流路徑的另一端連接，另一端與所述晶閘管電路的基極連接，所述晶閘管電路的負(fù)極和正極中的一個(gè)與所述電流路徑的一端連接，負(fù)極和正極中的另一個(gè)與所述電流路徑的另一端連接。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件，其特征在于，其中所述晶閘管電路全部是雙極晶體管，所述開關(guān)元件是所述第一雙極晶體管。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件，其特征在于，其中所述晶閘管電路的至少一部分是絕緣柵型場效應(yīng)晶體管，所述開關(guān)元件是所述第一絕緣柵型場效應(yīng)晶體管。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件，其特征在于，其中所述晶閘管電路包括第一雙極晶體管，其發(fā)射極和集電極中的一個(gè)與所述電流路徑的一端連接；以及第二雙極晶體管，其發(fā)射極和集電極中的一個(gè)與所述電流路徑的另一端連接，所述發(fā)射極和集電極中的另一個(gè)與所述第一雙極晶體管的基極連接，基極與第一雙極晶體管的發(fā)射極和集電極中的另一個(gè)連接，所述觸發(fā)信號輸送給所述第一雙極晶體管的基極、與所述第二雙極晶體管的發(fā)射極和集電極中的另一個(gè)的連接節(jié)點(diǎn)，所述控制信號從所述第一雙極晶體管的發(fā)射極和集電極中的另一個(gè)與所述第二雙極晶體管的基極的連接節(jié)點(diǎn)輸出。
11.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件，其特征在于，其中所述晶閘管電路具備第一雙極晶體管，其發(fā)射極和集電極中的一個(gè)與所述電流路徑的一端連接；以及第一絕緣柵型場效應(yīng)晶體管，其源極和漏極中的一個(gè)與所述電流路徑的另一端連接，所述源極和漏極中的另一個(gè)與所述第一雙極晶體管的基極連接，其背柵與第一雙極晶體管的發(fā)射極和集電極中的另一個(gè)連接，所述觸發(fā)信號輸送給所述第一雙極晶體管的基極、與所述第一絕緣柵型場效應(yīng)晶體管的源極和漏極中的另一個(gè)的連接節(jié)點(diǎn)，所述控制信號從所述第一雙極晶體管的發(fā)射極和集電極中的另一個(gè)與所述第一絕緣柵型場效應(yīng)晶體管的背柵的連接節(jié)點(diǎn)輸出。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體集成電路器件，其特征在于，還包括所述晶閘管電路具備一端與所述連接節(jié)點(diǎn)連接，另一端與所述電流路徑的另一端連接的電阻元件。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體集成電路器件，其特征在于，所述晶閘管電路具備一端與所述連接節(jié)點(diǎn)連接，另一端與所述電流路徑的另一端連接的電阻元件。
14.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件，其特征在于，其中所述觸發(fā)器電路具備其正極和負(fù)極在所述晶閘管電路與所述電流路徑的另一端之間連接的二極管，所述觸發(fā)信號是所述二極管的正向電流。
15.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件，其特征在于，其中所述觸發(fā)器電路具備具有與所述晶閘管電路連接的源極和漏極中的一個(gè)、與所述電流路徑的另一端連接的源極和漏極中的另一個(gè)以及柵極的，連接二極管的絕緣柵型場效應(yīng)晶體管，所述觸發(fā)信號是所述二極管連接的所述絕緣柵型場效應(yīng)晶體管的正向電流。
16.根據(jù)權(quán)利要求11所述的半導(dǎo)體集成電路器件，其特征在于，其中所述開關(guān)元件的電流路徑的一端是在第一導(dǎo)電類型半導(dǎo)體基板上形成的第二導(dǎo)電類型的第一半導(dǎo)體區(qū)，所述電流路徑的另一端是在所述半導(dǎo)體基板上形成的第二導(dǎo)電類型的第二半導(dǎo)體區(qū)，所述第一絕緣柵型場效應(yīng)晶體管的源極和漏極中的另一個(gè)是在所述半導(dǎo)體基板上形成的第二導(dǎo)電類型的第二半導(dǎo)體區(qū)，所述源極和漏極中的一個(gè)與所述第二半導(dǎo)體區(qū)共有。
17.根據(jù)權(quán)利要求11所述的半導(dǎo)體集成電路器件，其特征在于，其中所述開關(guān)元件的電流路徑的一端是在第一導(dǎo)電類型半導(dǎo)體基板上形成的第二導(dǎo)電類型的第一半導(dǎo)體區(qū)，所述電流路徑的另一端是在所述半導(dǎo)體基板上形成的第二導(dǎo)電類型的第二半導(dǎo)體區(qū)，并具有在由所述第一、第三半導(dǎo)體區(qū)夾著的半導(dǎo)體基板上方形成的柵電極，所述第一絕緣柵型場效應(yīng)晶體管的源極和漏極中的一個(gè)是在所述半導(dǎo)體基板上形成的第二導(dǎo)電類型的第三半導(dǎo)體區(qū)，所述源極和漏極中的另一個(gè)是在所述半導(dǎo)體基板上形成的第二導(dǎo)電類型的第四半導(dǎo)體區(qū)，所述第一絕緣柵型場效應(yīng)晶體管的柵電極與所述開關(guān)元件的柵電極共有。
18.根據(jù)權(quán)利要求10所述的半導(dǎo)體集成電路器件，其特征在于，其中所述第一雙極晶體管設(shè)置在與所述開關(guān)元件的周邊相鄰形成的第二導(dǎo)電類型的第一阱區(qū)上，所述觸發(fā)器電路設(shè)置在與所述第一阱區(qū)的周邊相鄰形成的第二導(dǎo)電類型的第二阱區(qū)上。
19.根據(jù)權(quán)利要求11所述的半導(dǎo)體集成電路器件，其特征在于，其中所述第一雙極晶體管設(shè)置在與所述開關(guān)元件的周邊相鄰形成的第二導(dǎo)電類型的第一阱區(qū)上，所述觸發(fā)器電路設(shè)置在與所述第一阱區(qū)的周邊相鄰形成的第二導(dǎo)電類型的第二阱區(qū)上。
全文摘要
一種半導(dǎo)體集成電路器件包括在半導(dǎo)體芯片中形成的半導(dǎo)體集成電路，在所述半導(dǎo)體芯片中形成的、電流路徑的一端以及另一端與所述半導(dǎo)體集成電路連接的開關(guān)元件，所述開關(guān)元件接收控制信號，通過雙向動作使電流從所述電流路徑的一端流向另一端。此外，該半導(dǎo)體集成電路器件還包括在所述半導(dǎo)體芯片中形成的、控制所述開關(guān)元件的電流路徑的導(dǎo)通狀態(tài)的控制電路，在所述電流路徑兩端的電壓超過規(guī)定電壓值的情況下，所述控制電路輸出使所述開關(guān)元件的電流路徑處于可導(dǎo)通狀態(tài)的控制信號，在不超過所述規(guī)定電壓值的情況下，使所述開關(guān)元件的電流路徑處于非導(dǎo)通狀態(tài)。
文檔編號H01L21/822GK1624913SQ20041008995
公開日2005年6月8日 申請日期2004年8月27日 優(yōu)先權(quán)日2003年8月27日
發(fā)明者佐藤洋一, 清俊和, 山口明 申請人:株式會社東芝