專利名稱：低電阻t形脊結構的制作方法
技術領域：
本發(fā)明一般地涉及半導體電路，更具體地說，本發(fā)明涉及用于降低在各種半導體器件中的串聯(lián)電阻的低電阻T形脊結構。
背景技術：
半導體器件已經(jīng)成為日常生活中不可或缺的一面。它們是集成電路(IC)技術開發(fā)和在市場中加以應用的基礎構建單元。例如計算機、電信系統(tǒng)甚至家庭娛樂系統(tǒng)等都是使用半導體器件構建的。人們變得越來越依賴于IC技術以前所未有地提高他們的工作效率以及享受家庭娛樂。
前面提到的IC應用已經(jīng)穩(wěn)步發(fā)展到了更小更快的封裝階段。在1965年，Gordon Moore發(fā)表了著名的言論，即每個IC的晶體管數(shù)量將成指數(shù)級增長。Moore的理論在今天也是正確的，并且每十八個月邏輯密度就大約翻一番。
但是，隨著IC邏輯密度的增加，熱產生和熱擴散已經(jīng)成為技術進步以及繼續(xù)實行Moore理論的主要障礙。的確，熱擴散已經(jīng)成為移動處理器(例如筆記本電腦)繼續(xù)發(fā)展的主要限制因素。
熱產生的主要來源是半導體器件和它們的互連(interconnect)內的內部電阻。當電流流經(jīng)具有相關電阻的半導體器件或互連時，就會產生熱。熱產生的一個不期望的副作用是電能和/或光能到熱的轉換，以及IC器件自身的熱機械性破壞。這種不期望的轉換導致功率的損耗以及操作效率的降低，甚至導致信噪比的下降。極端情況下，可能發(fā)生信號的完全損耗。因此，需要減少與半導體器件和它們的互連相關聯(lián)的內部電阻。

發(fā)明內容
根據(jù)本發(fā)明的一個方面，提供了一種方法，包括在靠近有源層的犧牲層中界定孔洞；在所述孔洞中以及在所述犧牲層靠近所述孔洞的部分上方形成過度生長層；在所述過度生長層中界定脊部分；以及去除所述犧牲層的一些部分以在所述脊部分下方的所述過度生長層中界定軸部分，所述脊部分具有比所述軸部分更大的橫向尺寸，以減小所述有源層和將被電耦合到所述脊部分的電互連之間的電阻。
根據(jù)本發(fā)明的另一個方面，提供了一種裝置，包括靠近襯底層形成的半導體有源層；鄰接所述半導體有源層的半導體結構的軸部分；以及鄰接所述軸部分的所述半導體結構的脊部分，所述脊部分具有比所述軸部分更大的橫向尺寸，所述脊部分將被電耦合到電互連，使得所述電互連將通過所述脊部分和軸部分被電耦合到所述半導體有源層。
根據(jù)本發(fā)明的另一個方面，提供了一種系統(tǒng)，包括用于產生光信號的發(fā)射器，所述發(fā)射器包括激光二極管，所述激光二極管包括用于產生所述光信號的第一半導體有源層，鄰接所述第一半導體有源層的第一半導體結構的第一軸部分，以及鄰接所述第一軸部分的所述第一半導體結構的第一脊部分，所述第一脊部分具有比所述第一軸部分更大的橫向尺寸，所述第一脊部分被電耦合到第一電互連以向所述第一半導體有源層提供電流；被光耦合到所述發(fā)射器以便接收并引導光束的通信通道；以及被光耦合到所述通信通道的接收器，用于從所述通信通道接收所述光信號。


參照附圖描述了本發(fā)明的非限制性的和非窮舉性的實施例，其中，在各個視圖中除非特別指出，相同的標號指代相同的部分。
圖1是根據(jù)本發(fā)明實施例的包括低電阻T形脊結構的半導體器件的透視圖。
圖2是圖示用于制造根據(jù)本發(fā)明實施例的包括低電阻T形脊結構的半導體器件的工藝的流程圖。
圖3是圖示了制造根據(jù)本發(fā)明實施例的低電阻T形脊結構的第一階段的框圖，所述第一階段包括利用外延技術生長多個半導體層。
圖4是圖示了制造根據(jù)本發(fā)明實施例的低電阻T形脊結構的第二階段的框圖，所述第二階段包括形成光刻膠以刻蝕孔洞。
圖5是圖示了制造根據(jù)本發(fā)明實施例的低電阻T形脊結構的第三階段的框圖，所述第三階段包括在犧牲層中刻蝕出孔洞。
圖6是圖示了制造根據(jù)本發(fā)明實施例的低電阻T形脊結構的第四階段的框圖，所述第四階段包括生長過度生長層。
圖7是圖示了制造根據(jù)本發(fā)明實施例的低電阻T形脊結構的第五階段的框圖，所述第五階段包括刻蝕掉過度生長層的一些部分。
圖8是圖示了制造根據(jù)本發(fā)明實施例的低電阻T形脊結構的第六階段的框圖，所述第六階段包括刻蝕掉犧牲層的一些部分。
圖9A是圖示了制造根據(jù)本發(fā)明實施例的低電阻T形脊結構的第七階段的框圖，所述第七階段包括圍繞低電阻T形脊結構形成平坦層。
圖9B是圖示了制造根據(jù)本發(fā)明實施例的低電阻T形脊結構的第八階段的框圖，所述第八階段包括對平坦層進行回蝕以露出T形脊結構的頂表面。
圖10是圖示了制造根據(jù)本發(fā)明實施例的低電阻T形脊結構的第九階段的框圖，所述第九階段包括在低電阻T形脊結構上形成導電觸點。
圖11是圖示了包括使用根據(jù)本發(fā)明實施例的低電阻T形脊結構的激光二極管和光檢測器的通信系統(tǒng)的框圖。
具體實施例方式
在這里，描述了用于減少在多個半導體器件中串連電阻的裝置和方法的實施例，所述半導體器件例如為激光二極管、電吸收調制器、光檢測器、光放大器、雙極型結式晶體管等。在下面的描述中，給出了大量具體的細節(jié)，以提供對本發(fā)明實施例的完整理解。但是，相關領域中的技術人員將知道本發(fā)明可以不同于這些具體細節(jié)中的一個或多個來實施，而可以通過其他方法、元件或材料等來實施。在某些情況下，沒有示出或詳細描述公知的結構、材料或操作，以避免喧賓奪主。
在整個說明書中所提到的“一個實施例”或“實施例”意味著結合該實施例描述的具體特征、結構或特性至少被包含在本發(fā)明的一個實施例中。因此，在整個說明書的各個地方出現(xiàn)的短語“在一個實施例中”或“在實施例中”，不一定都指同一個實施例。此外，在一個或多個實施例中可以以任何合適的方式來組合具體的特征、結構或特性。
圖1是圖示了根據(jù)本發(fā)明實施例的包括具有低串連電阻的T形脊結構105的半導體器件100的透視圖。圖示的實施例中，半導體器件100包括襯底層107，有源層110，刻蝕停止層115，寬度為W2的軸部分120，寬度為W1、長度為L的脊部分125，以及導電觸點130。在圖示的實施例中，軸部分120和脊部分125形成T形脊結構105。
集成電路共有的一個問題是與半導體器件的內部電阻以及由此產生的電損耗相關聯(lián)的熱產生和熱擴散。一種這樣的內部電阻是由于半導體器件之間的互連產生的串連電阻。經(jīng)常地，半導體器件之間的互連由于工藝限制(例如晶體管的柵極寬度)或者功能限制(例如，用于保證其中單模傳播的平面波導的寬度)而在尺寸上受到限制。半導體器件100通過提供用于減少電互連串連電阻的T形脊結構105來減少這種電損耗。通過提供在X-Y平面上具有較大橫截面面積的脊結構125，導電觸點130可以具有供電互連耦合到其上的、并且電流可以流過的較大的表面面積。但是，軸部分120在X-Y平面上具有較小的橫截面面積，以在T形脊結構105鄰接有源層110的地方滿足設計或工藝要求。此外，減小軸部分120的橫截面面積可以減小軸部分120與有源層110之間的不期望電容，從而允許半導體器件100的更高頻率的操作。這樣，本發(fā)明的實施例提供了與上部層互連之間的良好電接觸，同時還適應了與較低的有源層相關聯(lián)的尺寸限制。
在各種實施例中，半導體器件100可以是半導體激光器、發(fā)光二極管(“LED”)、電吸收調制器、光檢測器、光電二極管(例如P-I-N二極管)、光放大器、雙極型結式晶體管(“BJT”)、異質結雙極晶體管(“HBT”)等。這里的列舉不是窮舉性的列舉；而是對實現(xiàn)本發(fā)明的說明性列舉，僅僅用于說明。在一個實施例中，在軸部分120下方的有源層110和刻蝕停止層115之間的界面可以形成P-N或N-P半導體結。在一個實施例中，有源層110可以形成增益介質，其可以支持在電流被驅動從T形脊結構105到達襯底層107而經(jīng)過有源層110時的電子數(shù)反轉(electronpopulation inversion)。應該理解，襯底層107可以包括大量的半導體和/或互連層(未示出)，用于將軸部分120下方的有源層110的底側與集成電路的其他元件耦合起來。
上述半導體器件中許多器件的制造工藝可以限制內部元件的摻雜水平，從而增大它們的內部電阻。經(jīng)常地，半導體器件一定包括P型半導體材料。由于空穴與電子相比具有更低的載流子遷移率，所以P型材料自然比N型材料導電性差。例如，在半導體器件100包括激光二極管的實施例中，可能要求T形脊結構105是P型半導體材料。為脊部分125提供較大的橫截面面積，可以幫助改進許多公知的半導體器件所共有的這些電阻缺陷。
在半導體器件100是激光二極管、電吸收調制器、光檢測器或者光放大器的情況下，有源層110可以作為平面波導起作用，且其具有與刻蝕停止層115和襯底層107相比更高的折射率。軸部分120增大了正好位于軸部分120下方的有源層110部分的有效折射率，從而提供橫向限制，以引導有源層110內的光傳播。在一個實施例中，可以在有源層110內形成橫向限制區(qū)(未示出)，以引導有源層110內的光傳播。在一個實施例中，可以在有源層110內形成激光空腔(未示出)，以增加特定波長的激光作用。例如，可以在有源層110內界定(define)一些柵格，其中一個位于T形脊結構105的任一端部，以形成分布型布拉格反射器(“DBR”)激光器，或者可以在T形脊結構105附近沿著有源層110形成柵格層來形成分布型反饋(“DFR”)激光器。在一個實施例中，可以在軸部分120下面的有源層110內形成量子阱(未示出)，以形成電吸收調制器或半導體光放大器。
在半導體器件100包括BJT或HBT的情況下，刻蝕停止層115、有源層110和襯底層107之間的界面可以形成P-N-P或N-P-N半導體結。在這些情況下，T形脊結構105將形成晶體管器件的發(fā)射極或集電極。應該理解，各種其他的互連和層可以添加到半導體器件100中，以適當?shù)仄肂JT或HBT實施例的發(fā)射極、基極和集電極區(qū)，對于本領域中的普通技術人員來說，在本公開的教導下這些都是很清楚的。
這樣，半導體器件100可以與多個不同的器件一起使用，例如與上面討論的那些器件一起使用。T形脊結構105不限于只與上面討論的器件一起使用。實際上，T形脊結構105可以與任意數(shù)量的半導體器件(例如在有源層110內形成的量子點、量子線等)一起使用，以減小與上層電互連相關聯(lián)的串連電阻，同時就寬度W2而言提供了設計靈活性。
導體的電阻與導體的橫截面面積成反比，如公式1所示，R=ρLA]]>(公式1)其中，R是單位為歐姆(Ω)的電阻，ρ是具體導體材料的電阻率(Ω·m)，L是導體長度，A是與電流垂直的導體的橫截面面積。如可以從公式1推導的，給定導體的橫截面面積的增加導致導體電阻R的減小。將公式1的原理應用于半導體器件100，可以看到，增大導電觸點130在X-Y面上的橫截面面積將導致連接到導電觸點130的電互連的串連電阻的減小。在一個實施例中，導電觸點130經(jīng)由電互連被耦合到其他電學器件，所述電互連例如為金屬跡線、多晶硅跡線、觸點焊盤、引線、高度摻雜的半導體區(qū)等(見圖10)。
應該理解，在結合圖1討論的實施例中使用的材料和尺寸是為了說明的目的，并且可以根據(jù)本發(fā)明的教導使用其他材料和尺寸。本發(fā)明各個實施例的元件之間的相對大小、形狀和距離，在一些情況下為了清楚有所夸大，而且不一定都是按比列示出的。此外，從圖1中去除了半導體器件100的各種元件和特征，以便更清楚，同時更容易傳達本發(fā)明的思想。
應該理解，雖然T形脊結構105被圖示為完全的“T”形，但是本發(fā)明的實施例可以包括偏離軸部分120中間的脊部分125。實際上，本發(fā)明的實施例包括形成倒“L”形狀的T形脊結構105。為了公開的目的，對T形脊結構104的引用將包括脊部分125偏離軸部分120中間的實施例。
圖2是圖示用于制造根據(jù)本發(fā)明實施例的半導體器件100的工藝200的流程圖。下面參照圖3到圖10說明工藝200。
在流程塊205中，在襯底層107上方形成有源層110、刻蝕停止層115和犧牲層305，如圖3所示。在一個實施例中，這些層中的每一個都通過公知的金屬有機化學氣相沉積工藝(“MOCVD”)而沉積在其他層的上面。MOCVD利用外延技術在晶體襯底上生長晶體物質。晶體物質以模仿下層晶體襯底晶格結構取向的晶格結構生長?？梢允褂闷渌糜诰w層生長的外延技術來替代MOCVD或者與其相結合，其他外延技術例如為分子光束外延(“MBE”)、化學光束外延(“CBE”)和液相外延(“LPE”)。
在一個實施例中，襯底層107是半導體材料，例如包括砷化鎵(“GaAs”)或磷化銦(“InP”)的III-V型半導體化合物。一般地，襯底層107是N型材料，但是本發(fā)明的實施例包括由P型材料形成的襯底層107。在一個實施例中，襯底層107是半絕緣材料。半絕緣材料可以包括具有諸如鐵的深層供體(deep donor)的半導體材料(例如III-V型半導體)。襯底層107可以可選地包括緩沖層(未示出)，緩沖層通常被用來解決拋光晶片表面上的缺陷，以便提供更好的表面用于生長隨后的層。
在一個實施例中，有源層110是半導體材料層。有源層110可以由N型材料、P型材料或本征材料形成，并且可以根據(jù)設計需要和/或所使用的工藝(例如PMOS、NMOS、CMOS等)來選擇。為了這里討論的目的，而不是作為限制，將假設有源層110是本征半導體層，例如InGaAs或InGaAsP。在襯底層107是InP的實施例中，有源層110可以包括InGaAs、InGaAsP、InGaNAs、InGaAls、InAs等中的任何一種。在襯底層107是GaAs的情況下，有源層110可以包括InGaAs、GaAs、InGaNAs、InGaAlAs、InAs等中的任何一種。
刻蝕停止層115是可選層，其幫助T形脊結構105的制造。在一個實施例中，刻蝕停止層115由與襯底層107相同的材料制成。在一個實施例中，刻蝕停止層115是InP。
犧牲層305也是幫助T形脊結構105的制造的層。犧牲層305由與刻蝕停止層115不同的材料形成，該材料與刻蝕物質發(fā)生反應，而刻蝕物質與刻蝕停止層115不發(fā)生反應。例如，犧牲層305可以由InGaAsP或InGaAs形成。
在流程塊210(圖2)中，在犧牲層305上形成光刻膠掩膜405，如圖4所示。光刻膠掩膜405被形成用于露出犧牲層305上寬度為W2的中間區(qū)域410。
在流程塊215(圖2)中，在犧牲層305內界定孔洞505，如圖5所示?？锥?05可以通過稱作干法刻蝕或濕法刻蝕的工藝來界定。在一個實施例中，孔洞505是犧牲層305內寬W2長L的垂直通道。在一個實施例中，孔洞505貫穿犧牲層305的整個深度，并終止于刻蝕停止層115。在一個實施例中，孔洞505使用與犧牲層305發(fā)生反應而與刻蝕停止層115不發(fā)生反應的刻蝕物質形成。用于界定孔洞505的刻蝕物質可以包括H2SO4、H2O2或H2O的混合物。例如，如果犧牲層305是InGaAsP，并且刻蝕停止層115是InP，那么前述的刻蝕物質將與犧牲層305發(fā)生反應以界定孔洞505，但是不會刻蝕到刻蝕停止層115。孔洞505的合適深度可以根據(jù)基于具體實現(xiàn)方案的設計限制規(guī)則來選擇。應該理解，可以利用能夠刻蝕垂直通道的其他公知技術來界定孔洞505，而仍在本發(fā)明的精神內。在一些情況下，刻蝕特定深度的通道的公知技術可能不需要使用刻蝕停止層115。因此，在一些實施例中，刻蝕停止層115是可選的。
在流程塊220(圖2)中，使用公知技術去除光刻膠掩膜405。一旦已經(jīng)在犧牲層305中界定了孔洞505并且光刻膠掩膜405已被去除，就可以形成過度生長層605以填充孔洞505并覆蓋犧牲層305的其余部分(流程塊225)，如圖6所示?？梢允褂肕OCVD技術來外延生長過度生長層605。在孔洞505由于外延生長工藝而被填充的區(qū)域上方，在過度生長層605的表面得到微凹通道610。在一個實施例中，過度生長層605由與刻蝕停止層115相同的材料形成。雖然圖6圖示的過度生長層605和刻蝕停止層115是不同的，但是在一個實施例中，過度生長層605是使用與刻蝕停止層115相同的材料從刻蝕停止層115外延生長出來的，因此將與刻蝕停止層115沒有區(qū)別。為了討論的目的，已經(jīng)將刻蝕停止層115圖示為與過度生長層605不同。
在一個實施例中，過度生長層605由P型摻雜的InP形成；但是，可以使用其他材料，并且過度生長層605甚至可以是N型摻雜、不摻雜或交替/混合摻雜。在有源層110是本征材料的實施例中，過度生長層605和刻蝕停止層115是P型材料，而襯底層107是N型材料，在界面處形成具有相關聯(lián)的耗盡區(qū)的P-I-N結。該P-I-N結可以被用于在有源層110中形成任何數(shù)量的半導體器件，如上面討論的。在一個實施例中，過度生長層605和刻蝕停止層115根據(jù)設計需要在它們與有源層110的界面處被適當摻雜。但是，在該實施例中，過度生長層605的摻雜濃度可以朝向過度生長層605的頂部而逐漸增大，以減小其內部電阻并提供其表面處的良好歐姆接觸。
在流程塊230(圖2)中，在處于軸部分120上方的過度生長層605上形成另一個光刻膠掩膜615。雖然圖6圖示的光刻膠掩膜615位于軸部分120上方的中間位置，但是應該理解，本發(fā)明的實施例也包括形成偏離軸部分120中間的光刻膠掩膜615，如前面討論的。光刻膠掩膜615具有比軸部分120的寬度W2更大的寬度W1。一般地，W1可以在6μm到20μm之間變化，而W2僅可以是約2μm。但是，應該理解，這些尺寸只是為了說明的目的，并且可以根據(jù)設計考慮和設計限制而變化。寬度W2可以取決于許多因素，例如用于保證單模傳播的平面波導的寬度或者晶體管的柵極寬度。T形脊結構105的長度L(見圖1)也將取決于半導體器件100的具體實施情況而變化。例如，在激光二極管的情況下，長度L可以在200μm到500μm之間變化。
在流程塊235(圖2)中，使用刻蝕物質將過度生長層605的露出部分刻蝕掉，以界定脊部分125(見圖7)。在一個實施例中，被用于界定脊部分125的刻蝕物質包括鹽酸(“HCl”)和磷酸(H3PO4)的混合物。在可替換的實施例中，在RF等離子體中使用CH4、H2和Ar的氣體混合物干法刻蝕過度生長層605?？涛g掉過度生長層605的露出部分，再一次露出了犧牲層305的剩余部分。
在流程塊240(圖2)中，去除犧牲層305的剩余部分(見圖8)。在一個實施例中，使用與流程塊215中所用刻蝕物質相同的刻蝕物質來刻蝕掉犧牲層305的剩余部分。去除犧牲層305的剩余部分界定出了軸部分120。
在流程塊245(圖2)中，去除光刻膠掩膜615，以露出脊部分125。在流程塊250(圖2)中，圍繞T形結構105形成平坦層905，以鈍化下覆層，并為隨后將在襯底層107上方形成的層提供平坦的表面，如圖9A所示。在一個實施例中，平坦層905是具有低介電常數(shù)的聚合物材料。在一個實施例中，平坦層905是氧化物材料。應該理解，可以使用任何絕緣電介質材料來形成平坦層905。但是，使用具有低介電常數(shù)的材料形成平坦層905，可以使有源層110與T形脊結構105、隨后沉積的導電觸點1005以及再后沉積的電互連1010之間的電容耦合最小化。減小寄生電容對于高頻光電器件是很重要的。
在流程塊255(圖2)中，對平坦層905進行回蝕，使其與脊部分125的頂表面910近似齊平，如圖9B所示。一旦露出了頂表面910，在流程塊260中在脊部分125上方形成導電觸點1005，如圖10所示。導電觸點1005為電互連1010提供到T形脊結構105的低電阻耦合。在一個實施例中，導電觸點1005是金屬層序列，例如鈦/鉑/金等。在可替換實施例中，脊部分125的頂表面910可以高度摻雜以提供導電表面，并且電互連1010直接耦合到該導電表面。但是，制造工藝可能限制脊部分125的摻雜水平。一般地，電互連1010是金屬跡線，但是也可以包括多晶硅跡線、布線、焊盤、高度摻雜的半導體材料以及其他導電互連。
在半導體器件100的一個GaAs/AlGaAs的實施例中，各個層可以由下面的材料形成襯底107由GaAs形成，襯底緩沖層(未示出)由AlGaAs形成，有源層110由GaAs形成，刻蝕停止層115由AlGaAs(或AlAs)形成，犧牲層305由GaAs形成，軸部分120和脊部分125由AlGaAs形成。由C6H8O7和H2O2的混合物或者NH4OH和H2O2的混合物制成的刻蝕物質，可以被用于選擇性地刻蝕GaAs層，而不會刻蝕AlGaAs層，如上所述的。H28O4、H2O2和H2O的混合物可以刻蝕GaAs和AlGaAs。可以使用本領域中公知的其他刻蝕劑來選擇性地刻蝕GaAs或AlGaAs。
圖11是圖示包括發(fā)射器1105、接收器1110和通信通道1115的通信系統(tǒng)1100的框圖。發(fā)射器1105被可選地耦合到通信通道1115，以產生光信號1120并向通信通道1115傳送光信號1120。接收器1110被可選地耦合到通信通道1115，以從通信通道1115接收光信號1120。在一個實施例中，通信通道1115是波導，例如在半導體襯底中的平面波導、光纖、自由空間等。
在一個實施例中，發(fā)射器1105包括被配置為用作激光二極管的半導體器件100。在這種情況下，半導體器件100的有源層110將包括增益介質，并且可能包括共振腔。在一個實施例中，接收器1110包括被配置用作光電二極管的半導體器件100。應該理解，發(fā)射器1105和接收器1110的實施例可以進一步包括用于允許收發(fā)器功能的半導體器件。在收發(fā)器的實施例中，發(fā)射器1105和接收器1110每一個都可以包括多個半導體器件100，其中一個被配置成激光二極管，另一個被配置成光電二極管。
對本發(fā)明圖示實施例的上述描述，包括在摘要中的描述，不是窮舉性的，也不是用于將本發(fā)明限制于所公開的具體形式。實際上，如相關領域中的那些技術人員將了解的，這里所描述的本發(fā)明的特定實施例或示例都是用于說明的目的，在本發(fā)明的范圍內各種等價的修改都是可能的。
根據(jù)上面的詳細描述，可以對本發(fā)明作出這些修改。在所附的權利要求中使用的術語不應該被認為是將本發(fā)明限于在說明書和權利要求書匯總公開的特定實施例上。而是，本發(fā)明的范圍將完全由所附的權利要求確定，將根據(jù)權利要求解釋的既定原則來解釋權利要求。
權利要求
1.一種方法，包括在靠近有源層的犧牲層中界定孔洞；在所述孔洞中以及在所述犧牲層靠近所述孔洞的部分上方形成過度生長層；在所述過度生長層中界定脊部分；以及去除所述犧牲層的一些部分以在所述脊部分下方的所述過度生長層中界定軸部分，所述脊部分具有比所述軸部分更大的橫向尺寸，以減小所述有源層和將被電耦合到所述脊部分的電互連之間的電阻。
2.如權利要求1所述的方法，其中，在所述犧牲層中界定所述孔洞包括使用與所述犧牲層發(fā)生反應的第一刻蝕物質來刻蝕所述犧牲層。
3.如權利要求2所述的方法，還包括在所述有源層和所述犧牲層之間形成刻蝕停止層，所述刻蝕停止層與所述第一刻蝕物質不發(fā)生反應。
4.如權利要求3所述的方法，其中，在所述過度生長層中界定所述脊部分包括使用與所述過度生長層發(fā)生反應而與所述犧牲層不發(fā)生反應的第二刻蝕物質來刻蝕所述過度生長層。
5.如權利要求4所述的方法，其中，去除所述犧牲層的一些部分以在所述過度生長層中界定所述軸部分的操作包括使用所述第一刻蝕物質刻蝕掉所述犧牲層的一些部分。
6.如權利要求1所述的方法，還包括圍繞所述過度生長層的所述軸部分和所述脊部分形成平坦層，所述平坦層包括聚合物。
7.如權利要求6所述的方法，還包括在所述脊部分的上方形成導電觸點，所述導電觸點用于將所述電互連耦合到所述脊部分。
8.如權利要求4所述的方法，其中，所述過度生長層包括P型半導體材料，所述有源層包括本征半導體材料。
9.如權利要求8所述的方法，其中，所述P型半導體材料包括InP和AlGaAs中的一種，并且其中所述本征半導體材料包括InGaAsP、InGaAs和GaAs中的一種。
10.如權利要求9所述的方法，其中，所述第一刻蝕物質包括H2SO4、H2O2和H2O中至少兩種的混合物，并且其中，所述第二刻蝕物質包括鹽酸和磷酸的混合物。
11.如權利要求1所述的方法，其中，所述過度生長層的所述脊部分和軸部分形成基本為T形的脊結構。
12.一種裝置，包括靠近襯底層形成的半導體有源層；鄰接所述半導體有源層的半導體結構的軸部分；以及鄰接所述軸部分的所述半導體結構的脊部分，所述脊部分具有比所述軸部分更大的橫向尺寸，所述脊部分將被電耦合到電互連，使得所述電互連將通過所述脊部分和軸部分被電耦合到所述半導體有源層。
13.如權利要求12所述的裝置，還包括被電耦合到所述脊部分的頂表面、用于提供到其的低電阻連接的導電觸點，所述電互連被耦合到所述導電觸點。
14.如權利要求12所述的裝置，還包括圍繞所述脊部分和軸部分的平坦層。
15.如權利要求14所述的裝置，所述平坦層包括具有低介電常數(shù)的電絕緣聚合物。
16.如權利要求14所述的裝置，其中，所述平坦層包括半導體氧化物。
17.如權利要求12所述的裝置，還包括在所述半導體有源層和所述軸部分之間的刻蝕停止層，所述刻蝕停止層用于傳導從所述脊部分和軸部分到所述半導體有源層的電流，所述刻蝕停止層與用于刻蝕犧牲層的刻蝕物質不發(fā)生反應。
18.如權利要求17所述的裝置，其中，所述刻蝕停止層包括與所述脊部分和軸部分相同的材料。
19.如權利要求12所述的裝置，其中，所述脊部分和軸部分包括P型摻雜半導體材料，所述半導體有源層包括本征半導體材料，所述襯底層包括N型摻雜半導體材料。
20.如權利要求19所述的裝置，其中，所述軸部分、所述半導體有源層和所述襯底層形成P-I-N型光電二極管。
21.如權利要求19所述的裝置，其中，所述軸部分、所述半導體有源層和所述襯底層形成半導體激光器結構。
22.如權利要求12所述的裝置，其中，所述脊部分和軸部分包括P型摻雜半導體材料，所述半導體有源層包括N型摻雜半導體材料，所述軸部分和所述半導體有源層形成P-N型二極管結。
23.如權利要求22所述的裝置，其中，所述軸部分、所述半導體有源層和所述襯底層形成P-N-P雙極型結式晶體管。
24.如權利要求12所述的裝置，其中，所述脊部分和軸部分包括InP和AlGaAs中的一種。
25.如權利要求12所述的裝置，其中，所述半導體有源層包括InGaAsP、InGaAs和AlGaAs中的一種。
26.如權利要求12所述的裝置，其中，所述半導體有源層包括波導。
27.如權利要求12所述的裝置，其中，所述脊部分和軸部分形成大致為T形的脊結構。
28.一種系統(tǒng)，包括用于產生光信號的發(fā)射器，所述發(fā)射器包括激光二極管，所述激光二極管包括用于產生所述光信號的第一半導體有源層；鄰接所述第一半導體有源層的第一半導體結構的第一軸部分；以及鄰接所述第一軸部分的所述第一半導體結構的第一脊部分，所述第一脊部分具有比所述第一軸部分更大的橫向尺寸，所述第一脊部分被電耦合到第一電互連以向所述第一半導體有源層提供電流；以及被光耦合到所述發(fā)射器以便接收并引導光束的通信通道；以及被光耦合到所述通信通道的接收器，用于從所述通信通道接收所述光信號。
29.如權利要求28所述的系統(tǒng)，其中，所述通信通道包括光波導。
30.如權利要求28所述的系統(tǒng)，其中，所述接收器包括用于接收所述光信號并用于將所述光信號轉換成電信號的光檢測器，所述光檢測器包括第二半導體有源層，用于接收所述光信號；鄰接所述第二半導體有源層的第二半導體結構的第二軸部分；以及鄰接所述第二軸部分的所述第二半導體結構的第二脊部分，所述第二脊部分具有比所述第二軸部分更大的橫向尺寸，所述第二脊部分用于耦合到第二電互連以將由所述第二有源層產生的第二電流傳遞到所述電互連，所述第二電流由所述第二有源層響應于所述光信號而產生。
全文摘要
本發(fā)明提供了一種用于提供低電阻互連的方法和裝置。在犧牲層中靠近有源層界定孔洞。在孔洞中以及犧牲層與孔洞相鄰的部分上形成過度生長層。在過度生長層中界定脊部分，并去除犧牲層的一些部分，以在脊部分下方的過度生長層中界定軸部分。所述脊部分具有比所述軸部分更大的橫向尺寸，以減小有源層和將要被電耦合到脊部分的電互連之間的電阻。
文檔編號H01L21/285GK1606139SQ20041008008
公開日2005年4月13日 申請日期2004年9月24日 優(yōu)先權日2003年9月26日
發(fā)明者彼得·J·漢貝里 申請人:英特爾公司