專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種雙極晶體管，特別涉及包含以基板自身作為電極的雙極晶體管的半導(dǎo)體器件。
背景技術(shù)：
半導(dǎo)體器件，可以在1個半導(dǎo)體基板上集成多個有源元件。但是，在便攜式電話用的高頻器件中，由于要求高性能且電特性偏差小的器件，所以多采用單體的雙極晶體管這樣的單個的半導(dǎo)體元件。特別是，在電源電壓為3V且要求5V以上的耐壓的VCO(電壓控制型振蕩器)器件中，主要采用單個的半導(dǎo)體元件。
關(guān)于雙極晶體管及包含該雙極晶體管的半導(dǎo)體器件，在專利文獻(xiàn)1及專利文獻(xiàn)2等中公開了其構(gòu)成和制造方法。
以下，說明用于便攜式電話的VCO器件等，要求5V以上耐壓的以往NPN型高頻雙極晶體管。為確保5V以上的耐壓，一般，在成為低電阻的集電極的基板上，形成高電阻的外延層，該高電阻的外延層的厚度要求在0.4μm以上。
具體是，構(gòu)成包括N型的半導(dǎo)體基板，由比電阻例如在0.01Ωcm以下的單晶硅構(gòu)成，成為集電極；集電層，形成在該半導(dǎo)體基板上，厚度為0.4μm～2.0μm，由比電阻例如為0.5Ωcm～5.0Ωcm的N-型的外延層構(gòu)成；本征基區(qū)，有選擇地形成在該集電層的上部；發(fā)射區(qū)，有選擇地形成在該本征基區(qū)的上部。
另外，在發(fā)射區(qū)上，形成由多晶硅構(gòu)成的發(fā)射極電極，在本征基區(qū)上形成外部基極電極。
在外部基極電極的下側(cè)，形成使集電層和外部基極引出電極電絕緣并且減少兩者間的靜電電容的厚度600nm的場絕緣膜。
在高頻信號處理用的NPN晶體管中，因起因于集極基極間的反饋電容的負(fù)反饋，存在遮斷頻率(fT)降低等的高頻特性劣化的問題。反饋電容，由集極基極間的PN結(jié)形成的接合電容和經(jīng)由絕緣膜的布線間電容的和構(gòu)成。要減少接合電容，通過微細(xì)化減小接合面積是有效的，此外，要減少布線間電容，增大絕緣膜的厚度是有效的。
因此，例如，如專利文獻(xiàn)1中記載，一邊謀求發(fā)射區(qū)及基區(qū)的微細(xì)化，一邊通過在外部基極引出電極的正下方形成由LOCOS等構(gòu)成的場氧化膜，試圖降低反饋電容。
專利文獻(xiàn)1特開平03-235334號公報專利文獻(xiàn)2特開平03-110852號公報但是，上述以往的半導(dǎo)體器件，如果提高電源電壓即集電極電壓，在集電層，耗盡層向橫方向(與基板面平行的方向)擴(kuò)展。因此，如圖11所示，與電源電壓的上升一起接合電容緩慢降低，反饋電容也降低。如果反饋電容降低，由于變化雙極晶體管的阻抗，所以如果采用組裝有阻抗變化的晶體管的器件，存在遮斷頻率等高頻特性劣化的問題。

發(fā)明內(nèi)容
本發(fā)明的目的是，解決上述以往的問題，即使電源電壓變動，半導(dǎo)體器件中的集極基極間的反饋電容也不變化。
為達(dá)到上述目的，本發(fā)明的半導(dǎo)體器件的構(gòu)成為，集電極采用低電阻的半導(dǎo)體基板，具有在該半導(dǎo)體基板上形成的集電層及本征基區(qū)，從集電層到達(dá)半導(dǎo)體基板地絕緣與集電層具有接合面的本征基區(qū)的周圍。
另外，在專利文獻(xiàn)2等中，記載了以降低寄生電容為目的，采用在半導(dǎo)體基板自身上形成絕緣區(qū)的SOI(silicon on insulator)基板的雙極晶體管，與本發(fā)明同樣，能夠抑制反饋電容的變動。但是，SOI基板，由于是與通常的硅基板不同的特殊基板，所以成本高，不適合制造實用的雙極晶體管。
具體是，本發(fā)明的第1雙極晶體管，其特征在于，具有第1導(dǎo)電型的半導(dǎo)體基板；集電層，形成在半導(dǎo)體基板上、由第1導(dǎo)電型并且電阻高于半導(dǎo)體基板的第1半導(dǎo)體構(gòu)成；本征基區(qū)，由與集電層具有接合面的第2導(dǎo)電型的第2半導(dǎo)體構(gòu)成；發(fā)射區(qū)，由與本征基區(qū)具有接合面的第1導(dǎo)電型的第3半導(dǎo)體構(gòu)成；本征基區(qū)的周圍，被從集電層達(dá)到半導(dǎo)體基板的絕緣區(qū)覆蓋。
如果采用第1半導(dǎo)體器件，由于與集電層具有接合面的本征基區(qū)，其周圍，被從集電層達(dá)到半導(dǎo)體基板的絕緣區(qū)覆蓋，所以在集電層，耗盡層不會向橫向擴(kuò)展。因此，由于集極基極間的接合電容不變化，因此即使電源電壓(集電極電壓)變動，也不變化耗盡層的寬度，所以，能夠容易得到穩(wěn)定反饋電容，不劣化高頻特性的半導(dǎo)體器件。
在第1半導(dǎo)體器件中，優(yōu)選將本征基區(qū)劃分成多個區(qū)，在多個區(qū)的每一個區(qū)中形成絕緣區(qū)，各區(qū)域的下部，以達(dá)到半導(dǎo)體基板的方式形成在每個被劃分的上述區(qū)域上。
如果如此，能夠在微細(xì)化的同時提高耐壓特性，而且，由于被劃分成多個區(qū)的絕緣區(qū)的下部，以達(dá)到半導(dǎo)體基板的方式，形成在每各區(qū)域中，所以能夠更進(jìn)一步減小反饋電容的絕對值。
本發(fā)明的第2半導(dǎo)體器件，其特征在于，具有第1導(dǎo)電型的半導(dǎo)體基板；集電層，形成在半導(dǎo)體基板上，由第1導(dǎo)電型并且電阻高于半導(dǎo)體基板的第1半導(dǎo)體構(gòu)成；本征基區(qū)，由與集電層具有接合面的第2導(dǎo)電型的第2半導(dǎo)體構(gòu)成，被劃分成多個區(qū)；多個發(fā)射區(qū)，由與被劃分的本征基區(qū)分別具有接合面的第1導(dǎo)電型的第3半導(dǎo)體構(gòu)成；多個本征基區(qū)，其外側(cè)的周圍，被從集電層到達(dá)半導(dǎo)體基板的絕緣區(qū)覆蓋。
如果采用第2半導(dǎo)體器件，由于與集電層具有接合面的多個本征基區(qū)，其外側(cè)的周圍，被從集電層達(dá)到半導(dǎo)體基板的絕緣區(qū)覆蓋，所以在集電層中，耗盡層不會向橫向擴(kuò)展。因此，由于集極基極間的接合電容不變化，因此即使電源電壓(集電極電壓)變動，也不變化耗盡層的寬度，所以，能夠容易得到穩(wěn)定反饋電容，不劣化高頻特性的半導(dǎo)體器件。此外，即使本征基區(qū)，在集電層中被劃分成多個區(qū)，由于利用絕緣區(qū)只覆蓋多個本征基區(qū)的外側(cè)，因此該絕緣區(qū)能夠采用在氧化內(nèi)壁面后埋入多晶硅的絕緣槽結(jié)構(gòu)。結(jié)果，即使是在集電層比較厚的時候，也能夠?qū)崿F(xiàn)反饋電容的變化小的元件。
在第1或第2半導(dǎo)體器件中，優(yōu)選半導(dǎo)體基板的比電阻在1×10-2Ωcm以下，集電層的比電阻在0.5Ωcm以上，并且其厚度在0.4μm以上。
此外，在第1或第2半導(dǎo)體器件中，本征基區(qū)，優(yōu)選通過外延生長形成在集電層上。
本發(fā)明的半導(dǎo)體器件的制造方法，其特征在于，具有在第1導(dǎo)電型的半導(dǎo)體基板上，利用外延生長，形成由第1導(dǎo)電型的并且電阻高于半導(dǎo)體基板的第1半導(dǎo)體構(gòu)成的集電層的工序(a)、在集電層上形成包圍本征區(qū)的絕緣區(qū)的工序(b)、在集電層的上述本征區(qū)上，形成由第2導(dǎo)電型的第2半導(dǎo)體構(gòu)成的本征基區(qū)的工序(c)、在本征基區(qū)上，形成由第1導(dǎo)電型的第3半導(dǎo)體構(gòu)成的發(fā)射區(qū)的工序(d)；在工序(b)中，絕緣區(qū)，以沿本征基區(qū)的周圍，從集電層到達(dá)半導(dǎo)體基板的方式形成。
如果采用本發(fā)明的半導(dǎo)體器件的制造方法，由于作為絕緣區(qū)，以沿著本征基區(qū)的周圍從集電層達(dá)到半導(dǎo)體基板的方式形成，所以在集電層，耗盡層不會向橫向擴(kuò)展。因此，由于集極基極間的接合電容不變化，因此即使電源電壓(集電極電壓)變動，也不變化耗盡層的寬度，所以，能夠容易得到穩(wěn)定反饋電容，不劣化高頻特性的半導(dǎo)體器件。此外，反饋電容自身的絕對值，與以往的半導(dǎo)體器件相比，也能夠減小。
本發(fā)明的半導(dǎo)體器件的制造方法，優(yōu)選，在工序(b)中，絕緣區(qū)在集電層的上面形成多個；形成多個絕緣區(qū)的工序(b)，包括形成各自的底部位于集電層的上部的多個第1絕緣區(qū)的工序、形成貫通多個第1絕緣區(qū)中、位于本征基區(qū)的外側(cè)的第1絕緣區(qū)并且從集電層到達(dá)半導(dǎo)體基板的第2絕緣區(qū)的工序。如此，能夠得到本發(fā)明的第2半導(dǎo)體器件。
此外，本發(fā)明的半導(dǎo)體器件的制造方法，優(yōu)選在工序(c)中，本征基區(qū)，通過外延生長，形成在集電層上。
如果采用本發(fā)明的半導(dǎo)體器件及其制造方法，由于利用從集電層達(dá)到半導(dǎo)體基板的絕緣區(qū)，覆蓋本征基區(qū)的周圍，所以在集電層，耗盡層不會向橫向擴(kuò)展，由于集極基極間的接合電容不變化，因此即使電源電壓變動，也不會變化耗盡層的寬度，所以，能夠得到反饋電容穩(wěn)定并且其絕對值小的半導(dǎo)體器件。


圖1是表示本發(fā)明的第1實施方式的半導(dǎo)體器件的構(gòu)成剖面圖。
圖2是表示本發(fā)明的第1實施方式的半導(dǎo)體器件中的反饋電容的電源電壓依賴性的曲線圖。
圖3是表示本發(fā)明的第1實施方式的一變形例的半導(dǎo)體器件的構(gòu)成剖面圖。
圖4(a)～(e)是表示本發(fā)明的第1實施方式的一變形例的半導(dǎo)體器件的制造方法的工序順序的構(gòu)成剖面圖。
圖5(a)～(d)是表示本發(fā)明的第1實施方式的一變形例的半導(dǎo)體器件的制造方法的工序順序的構(gòu)成剖面圖。
圖6是表示本發(fā)明的第2實施方式的半導(dǎo)體器件的構(gòu)成剖面圖。
圖7(a)～(d)是表示本發(fā)明的第2實施方式的半導(dǎo)體器件的制造方法的工序順序的構(gòu)成剖面圖。
圖8(a)～(d)是表示本發(fā)明的第2實施方式的半導(dǎo)體器件的制造方法的工序順序的構(gòu)成剖面圖。
圖9(a)及(b)是表示本發(fā)明的第2實施方式的半導(dǎo)體器件的制造方法的工序順序的構(gòu)成剖面圖。
圖10是表示本發(fā)明的第2實施方式的一變形例的半導(dǎo)體器件的構(gòu)成剖面圖。
圖11是表示以以往的基板作為電極的雙極晶體管中的反饋電容的電源電壓依賴性的曲線圖。
圖中101 N型半導(dǎo)體基板、102 集電層、103 絕緣槽、104 本征基區(qū)、105 發(fā)射區(qū)、106 發(fā)射極電極、107 外部基極電極、108 保護(hù)絕緣膜、108a 接觸孔、109 基極布線、110 發(fā)射極布線、204 本征基區(qū)(外延區(qū))、210 第1襯底絕緣膜、211 第2襯底絕緣膜、301 N型半導(dǎo)體基板、302 集電層、303 絕緣氧化膜(第1絕緣區(qū))、304 本征基區(qū)、305 發(fā)射區(qū)、306發(fā)射極電極、307 外部基極電極、308 保護(hù)絕緣膜、308a 接觸孔、309 基極布線、310 發(fā)射極布線、312 絕緣槽(第2絕緣區(qū))、404 本征基區(qū)(外延區(qū))、410 第1襯底絕緣膜、411 第2襯底絕緣膜具體實施方式
第1實施方式下面，參照

本發(fā)明的第1實施方式。
圖1是本發(fā)明的第1實施方式的半導(dǎo)體器件，表示雙極晶體管的斷面構(gòu)成。
如圖1所示，在由比電阻例如在0.01Ωcm以下的單晶硅構(gòu)成的作為支持基板的低電阻的N型半導(dǎo)體基板101上，形成以0.4μm～2.0μm的厚度、外延生長了比電阻為相對高電阻例如0.5Ωcm～5.0Ωcm的硅的N型集電層(高電阻集電層)102。
在集電層102上，將該集電層102劃分成多個本征區(qū)，形成各自寬度為大約0.8μm的多個絕緣槽103。在被集電層102中的絕緣槽103包圍的各區(qū)域的上部，以例如0.1Ωcm～0.01Ωcm的比電阻，形成P型的多個本征基區(qū)104，在各本征基區(qū)104的中央部分別形成發(fā)射區(qū)105。在各發(fā)射區(qū)105上形成由多晶硅構(gòu)成的發(fā)射極電極106。
在集電層102中的各本征基區(qū)104的側(cè)部上及與之相鄰的絕緣槽103上，形成由多晶硅構(gòu)成的外部基極電極107。
此外，在集電層102上，遍及包括發(fā)射極電極106及外部基極電極107的整個面，形成例如由氧化硅構(gòu)成的保護(hù)絕緣膜108。
在保護(hù)絕緣膜108上，分別露出各外部基極電極107及各發(fā)射極電極106的至少各1個的接觸孔108a，在形成的接觸孔108a上，分別形成與各外部基極電極107電連接的基極布線109及與各發(fā)射極電極106電連接的發(fā)射極布線110。
作為第1實施方式的特征，是使成為集電極的低電阻的N型半導(dǎo)體基板101、外延生長在該N型半導(dǎo)體基板101上的N型高電阻的集電層102、外部基極電極107電絕緣的絕緣槽103，以貫通集電層102，其下端部達(dá)到N型半導(dǎo)體基板101的方式形成。因此，在集電極(N型半導(dǎo)體基板101)和外部基極電極107的之間的靜電電容減小的同時，能夠防止集電層102中的耗盡層的橫向(與基板的主面平行的方向)的擴(kuò)展。由此，由于集極基極間的接合電容不變化，所以，即使電源電壓(集電極電壓)變動，也不會變化耗盡層的寬度。因此，能夠低成本地實現(xiàn)反饋電容穩(wěn)定、高頻特性不劣化的半導(dǎo)體器件。此外，反饋電容自身的絕對值，與以往的半導(dǎo)體器件相比，也能夠減小。
圖2表示第1實施方式的半導(dǎo)體器件中的反饋電容的電源電壓依賴性。如圖2所示，與圖11所示的以往的半導(dǎo)體器件中的反饋電容的電源電壓依賴性相比，可知反饋電容的降低小。因此，在第1實施方式中，由于半導(dǎo)體器件的阻抗也無大的變化，所以能夠防止高頻特性的劣化。
另外，為將集極基極間的耐壓設(shè)定在5V以上，需要將高電阻的集電層102的厚度設(shè)定在0.4μm以上。
第1實施方式的一變形例以下，參照

本發(fā)明的第1實施方式的一變形例的半導(dǎo)體器件。
圖3表示本發(fā)明的第1實施方式的一變形例的半導(dǎo)體器件的斷面構(gòu)成。在圖3中，對于與圖1所示的構(gòu)成部件相同的構(gòu)成部件，附加同一符號，并省略其說明。
如圖3所示，在本變形例中，通過在集電層102上有選擇地外延生長，形成本征基區(qū)204。
以下，參照圖4(a)～圖4(e)及圖5(a)～圖5(d)，說明如上述構(gòu)成的本變形例的半導(dǎo)體器件的制造方法。
首先，如圖4(a)所示，在摻雜砷(As)的、由比電阻大約為0.01Ωcm的單晶硅(Si)構(gòu)成的N型半導(dǎo)體基板101上，例如利用化學(xué)氣相沉積(CVD)法，以按大約0.4μm的厚度，比電阻達(dá)到1Ωcm的方式，外延生長由摻雜磷(P)的N型硅構(gòu)成的集電層102。
然后，如圖4(b)所示，利用光刻法形成，在集電層102中的絕緣槽形成區(qū)域具有開口部的抗蝕劑圖形(未圖示)，以形成的抗蝕劑圖形作為掩模，進(jìn)行采用以氯為主成分的蝕刻氣體的干蝕刻，形成深0.45μm、達(dá)到N型半導(dǎo)體基板101的多個槽。接著，以10nm的厚度，熱氧化已形成的各槽的底面及側(cè)面。之后，利用CVD法，在集電層102上，沉積厚0.8μm的氧化硅，埋入各槽。然后，通過利用化學(xué)機(jī)械研磨(CMP)法的平坦化，去除沉積在集電層102上的不需要的氧化硅，在集電層102上形成多個絕緣槽103。
下面，如圖4(c)所示，在去除集電層102中的本征基區(qū)形成部分上的表面氧化膜后，在該本征基區(qū)形成部分上，進(jìn)行摻雜硼(B)的有選擇的外延生長，形成P型的本征基區(qū)204。
下面，如圖4(d)所示，在利用CVD法，成膜由氧化硅構(gòu)成的第1襯底絕緣膜210后，利用光刻法及蝕刻法，有選擇地蝕刻去除成膜的第1襯底絕緣膜210中的本征基區(qū)204的兩側(cè)部分。
下面，如圖4(e)所示，在利用CVD法，在第1襯底絕緣膜210及本征基區(qū)204整個面上，生長外部基極電極形成用的多晶硅，向生長的多晶硅膜離子注入硼(B)，之后，熱擴(kuò)散注入的硼離子。然后，利用光刻法及干蝕刻法，對熱處理的多晶硅膜進(jìn)行有選擇地蝕刻，圖形形成由多晶硅膜構(gòu)成的多個外部基極電極107。
下面，如圖5(a)所示，利用CVD法，在第1襯底絕緣膜210及外部基極電極107上，生長由氧化硅構(gòu)成的第2襯底絕緣膜211。然后，利用光刻法及蝕刻法，去除生長的第2襯底絕緣膜211中的本征基區(qū)204的中央的上側(cè)部分，露出本征基區(qū)204。
下面，如圖5(b)所示，利用CVD法，在第2襯底絕緣膜211及本征基區(qū)204整個面上，生長摻雜了發(fā)射極電極形成用的磷(P)的N型的多晶硅膜。然后，利用急速熱處理(RTA)等熱處理，通過向本征基區(qū)204擴(kuò)散摻雜的磷離子，在該本征基區(qū)204的上部形成發(fā)射區(qū)105。然后，利用光刻法及干蝕刻法，對多晶硅膜進(jìn)行有選擇的蝕刻，由N型的多晶硅膜，圖形形成各發(fā)射極電極106。
然后，如圖5(c)所示，利用CVD法，以覆蓋第2襯底絕緣膜211及各發(fā)射極電極106的方式，沉積保護(hù)絕緣膜108。
然后，如圖5(d)所示，利用光刻法及干蝕刻法，形成相對于保護(hù)絕緣膜108，分別露出各外部基極電極107及各發(fā)射極電極106的多個接觸孔108a。之后，利用蒸鍍法等，在保護(hù)絕緣膜108上，形成由金屬構(gòu)成的布線層，以充填各接觸孔108a。然后，通過有選擇地蝕刻布線層，分別圖形形成與外部基極電極107連接的基極布線109及與發(fā)射極電極106連接的發(fā)射極布線110。
另外，如果代替利用外延生長法形成本征基區(qū)204，利用離子注入法在集電層102的上部形成本征基區(qū)204，也能夠得到第1實施方式的半導(dǎo)體器件。
第2實施方式下面，參照

本發(fā)明的第2實施方式。
圖6是本發(fā)明的第2實施方式的半導(dǎo)體器件，表示雙極晶體管的斷面構(gòu)成。
如圖6所示，在由比電阻例如在0.01Ωcm以下的單晶硅構(gòu)成的作為支持基板的低電阻的N型半導(dǎo)體基板301上，形成N型的集電層(高電阻集電層)302，在其上面，以0.4μm～2.0μm的厚度，外延生長比電阻為相對高電阻例如0.5Ωcm～5.0Ωcm的硅。
在集電層302的上部，將該集電層302劃分成多個本征區(qū)，形成各自寬度為大約0.8μm、厚度為0.04μm～0.4μm的多個絕緣氧化膜303。在被集電層302中的絕緣槽303包圍的各區(qū)域的上部，以例如0.1Ωcm～0.01Ωcm的比電阻，形成P型的多個本征基區(qū)304，在各本征基區(qū)304的中央部分別形成發(fā)射區(qū)305。在各發(fā)射區(qū)305上，形成由多晶硅構(gòu)成的發(fā)射極電極306。
在集電層302中的各本征基區(qū)304的側(cè)部上及與之相鄰的絕緣槽103上，形成由多晶硅構(gòu)成的外部基極電極307。
此外，在集電層302上，遍及包括發(fā)射極電極306及外部基極電極307的整個面，形成例如由氧化硅構(gòu)成的保護(hù)絕緣膜308。
在保護(hù)絕緣膜308上，分別露出各外部基極電極307及各發(fā)射極電極306的至少各1個的接觸孔308a，在形成的接觸孔308a上，分別形成與各外部基極電極307電連接的基極布線309及與各發(fā)射極電極306電連接的發(fā)射極布線310。
作為第2實施方式的特征，是使外延生長的N型高電阻的集電層302和外部基極電極307電絕緣的絕緣氧化膜303，使成為集電極的低電阻的N型半導(dǎo)體基板301和外部基極電極307的之間的靜電電容減少。此外，在位于外側(cè)的絕緣氧化膜303，形成以達(dá)到N型半導(dǎo)體基板301的方式貫通各絕緣氧化膜303的中央部的深度為0.4μm～3μm的絕緣槽312。通過形成在位于其外側(cè)的絕緣氧化膜303上的絕緣槽312，由于能夠在N型半導(dǎo)體基板301和外部基極電極307的之間的靜電電容減少的同時，防止集電層302中的耗盡層的橫向(與基板的主面平行的方向)的擴(kuò)展，所以反饋電容穩(wěn)定。結(jié)果，能夠低成本地實現(xiàn)高頻特性不劣化的半導(dǎo)體器件。此外，反饋電容自身的絕對值，與以往的半導(dǎo)體器件相比，也能夠減小。
以下，參照圖7(a)～圖7(d)、圖8(a)～圖8(d)及圖9(a)及圖9(b)，說明如上述構(gòu)成的第2實施方式的半導(dǎo)體器件的制造方法。
首先，如圖7(a)所示，在摻雜砷(As)的、由比電阻大約為0.01Ωcm的單晶硅(Si)構(gòu)成的N型半導(dǎo)體基板301上，例如利用化學(xué)氣相沉積(CVD)法，以按大約0.8μm的厚度，比電阻達(dá)到1Ωcm的方式，外延生長摻雜磷(P)的N型硅構(gòu)成的集電層302。
然后，如圖7(b)所示，利用光刻法形成，在集電層302中的絕緣氧化膜形成區(qū)域具有開口部的抗蝕劑圖形(未圖示)，以形成的抗蝕劑圖形作為掩模，進(jìn)行采用以氯為主成分的蝕刻氣體的干蝕刻，形成深0.45μm的多個第1槽。接著，以10nm的厚度，熱氧化已形成的各槽的底面及側(cè)面。之后，利用CVD法，在集電層302上，沉積厚0.8μm的氧化硅，埋入第1槽。然后，通過利用化學(xué)機(jī)械研磨(CMP)法的平坦化，去除沉積在集電層302上的不需要的氧化硅，在集電層302的上部形成多個絕緣氧化膜303。
下面，如圖7(c)所示，利用光刻法，形成在多個絕緣氧化膜303中位于外側(cè)的絕緣氧化膜303的中央部分具有開口部的抗蝕劑圖形(未圖示)，以形成的抗蝕劑圖形作為掩模，進(jìn)行干蝕刻，形成深度大約2μm、達(dá)到N型半導(dǎo)體基板301的多個第2槽。接著，以10nm的厚度，熱氧化已形成的第2槽的底面及側(cè)面。之后，利用減壓CVD法，在集電層302上，沉積厚度大約3μm的多晶硅，埋入第2槽。然后，通過利用深蝕刻法的平坦化，去除沉積在集電層302上的不需要的多晶硅，在集電層302上形成多個絕緣槽312。
如此，在第2實施方式中，即使在集電層302的厚度比較厚的時候，由于能夠只在外側(cè)的絕緣氧化膜303上，形成達(dá)到N型半導(dǎo)體基板301的絕緣槽312，來防止在集電層302中產(chǎn)生的耗盡層向橫向擴(kuò)展，所以與第1實施方式相比，容易形成絕緣槽312。
下面，如圖7(d)所示，在集電層302中的絕緣槽312的內(nèi)側(cè)的區(qū)域，通過有選擇地離子注入硼(B)，形成深度比絕緣氧化膜303淺的P型的本征基區(qū)304。
下面，如圖8(a)所示，在利用CVD法，成膜由氧化硅構(gòu)成的第1襯底絕緣膜410后，利用光刻法及蝕刻法，有選擇地蝕刻去除成膜的第1襯底絕緣膜410中的本征基區(qū)304的兩側(cè)部分。
下面，如圖8(b)所示，利用CVD法，在第1襯底絕緣膜410及本征基區(qū)304整個面上，生長外部基極電極形成用的多晶硅膜，向生長的多晶硅膜離子注入硼(B)，之后，熱擴(kuò)散注入的硼離子。然后，利用光刻法及干蝕刻法，對熱處理的多晶硅膜進(jìn)行有選擇地蝕刻，圖形形成由多晶硅膜構(gòu)成的多個外部基極電極307。
下面，如圖8(c)所示，利用CVD法，在第1襯底絕緣膜410及外部基極電極307上，生長由氧化硅構(gòu)成的第2襯底絕緣膜411。然后，利用光刻法及蝕刻法，去除生長的第2襯底絕緣膜411中的本征基區(qū)304的中央的上側(cè)部分，露出本征基區(qū)304。
下面，如圖8(d)所示，利用CVD法，在第2襯底絕緣膜411及本征基區(qū)304整個面上，生長摻雜發(fā)射極電極形成用的磷(P)的N型的多晶硅膜。然后，利用急速熱處理(RTA)等熱處理，通過向本征基區(qū)304擴(kuò)散注入的磷離子，在該本征基區(qū)304的上部形成發(fā)射區(qū)305。然后，利用光刻法及干蝕刻法，對多晶硅膜進(jìn)行有選擇的蝕刻，從N型的多晶硅膜，圖形形成各發(fā)射極電極306。
然后，如圖9(a)所示，利用CVD法，以覆蓋第2襯底絕緣膜411及各發(fā)射極電極306的方式，沉積保護(hù)絕緣膜308。
然后，如圖9(b)所示，利用光刻法及干蝕刻法，形成相對于保護(hù)絕緣膜308，分別露出各外部基極電極307及各發(fā)射極電極306的多個接觸孔308a。之后，利用蒸鍍法等，在保護(hù)絕緣膜308上，形成由金屬構(gòu)成的布線層，以充填各接觸孔308a。然后，通過有選擇地蝕刻布線層，分別圖形形成與外部基極電極307連接的基極布線309及與發(fā)射極電極306連接的發(fā)射極布線310。
第2實施方式一變形例以下，參照

本發(fā)明的第2實施方式的一變形例。
圖10表示本發(fā)明的第2實施方式的一變形例的半導(dǎo)體器件的斷面構(gòu)成。在圖10中，對于與圖6所示的構(gòu)成部件相同的構(gòu)成部件，附加同一符號，并省略其說明。
如圖10所示，在本變形例中，通過在集電層302上的絕緣槽312的內(nèi)側(cè)的區(qū)域有選擇地外延生長，形成本征基區(qū)404。另外，基于外延生長的本征基區(qū)404，能夠與第1實施方式的一變形例的如圖4(c)所示的方法相同地形成。
另外，在第1實施方式、第2實施方式及它們的各變形例中，在雙極晶體管中，特地舉例說明了NPN晶體管，但也可以是PNP晶體管。
此外，在保護(hù)絕緣膜108、308等各絕緣膜中采用了氧化硅，但也可以代替氧化硅，例如可以采用氮化硅等具有絕緣性的材料。
本發(fā)明的半導(dǎo)體器件及其制造方法，具有能夠穩(wěn)定集極基極間的反饋電容的效果，特別適合用作包括以基板自身為電極的雙極晶體管的半導(dǎo)體器件等。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，具有第1導(dǎo)電型的半導(dǎo)體基板；集電層，形成在所述半導(dǎo)體基板上、由第1導(dǎo)電型并且電阻高于所述半導(dǎo)體基板的第1半導(dǎo)體構(gòu)成；本征基區(qū)，由與所述集電層具有接合面并且是第2導(dǎo)電型的第2半導(dǎo)體構(gòu)成；發(fā)射區(qū)，由與所述本征基區(qū)具有接合面并且是第1導(dǎo)電型的第3半導(dǎo)體構(gòu)成，所述本征基區(qū)的周圍，被從所述集電層達(dá)到所述半導(dǎo)體基板的絕緣區(qū)覆蓋。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述本征基區(qū)被劃分為多個區(qū)，在所述多個區(qū)的每一個區(qū)中形成所述絕緣區(qū)，在被劃分的所述區(qū)的每一個區(qū)中，所述各區(qū)的底部形成到所述半導(dǎo)體基板上。
3.一種半導(dǎo)體器件，其特征在于，具有第1導(dǎo)電型的半導(dǎo)體基板；集電層，形成在所述半導(dǎo)體基板上，由第1導(dǎo)電型并且電阻高于所述半導(dǎo)體基板的第1半導(dǎo)體構(gòu)成；本征基區(qū)，由與所述集電層具有接合面并且是第2導(dǎo)電型的第2半導(dǎo)體構(gòu)成，被劃分成多個；多個發(fā)射區(qū)，由與被劃分的所述本征基區(qū)分別具有接合面的第1導(dǎo)電型的第3半導(dǎo)體構(gòu)成，所述多個本征基區(qū)的外側(cè)周圍，被從所述集電層達(dá)到所述半導(dǎo)體基板的絕緣區(qū)覆蓋。
4.如權(quán)利要求1或3所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體基板的比電阻在1×10-2Ωcm以下，所述集電層的比電阻在0.5Ωcm以上，并且其厚度在0.4μm以上。
5.如權(quán)利要求1或3所述的半導(dǎo)體器件，其特征在于，所述本征基區(qū)，通過外延生長形成在所述集電層上。
6.一種半導(dǎo)體器件的制造方法，其特征在于，具有在所述第1導(dǎo)電型的半導(dǎo)體基板上，利用外延生長，形成由第1導(dǎo)電型并且電阻高于所述半導(dǎo)體基板的第1半導(dǎo)體構(gòu)成的集電層的工序(a)、在所述集電層上形成包圍本征區(qū)的絕緣區(qū)的工序(b)、在所述集電層的所述本征區(qū)上，形成由第2導(dǎo)電型的第2半導(dǎo)體構(gòu)成的本征基區(qū)的工序(c)、在所述本征基區(qū)上，形成由第1導(dǎo)電型的第3半導(dǎo)體構(gòu)成的發(fā)射區(qū)的工序(d)，在所述工序(b)中，所述絕緣區(qū)，以沿所述本征基區(qū)的周圍從所述集電層到達(dá)所述半導(dǎo)體基板的方式形成。
7.如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，在所述工序(b)中，所述絕緣區(qū)在所述集電層的上面形成有多個，形成所述多個絕緣區(qū)的所述工序(b)，包括形成各自的底部位于所述集電層的上部的多個第1絕緣區(qū)的工序；形成貫通所述多個第1絕緣區(qū)中、位于所述本征基區(qū)的外側(cè)的第1絕緣區(qū)并且從所述集電層到達(dá)所述半導(dǎo)體基板的第2絕緣區(qū)的工序。
8.如權(quán)利要求6或7所述的半導(dǎo)體器件的制造方法，其特征在于，在所述工序(c)中，所述本征基區(qū)，通過外延生長形成在所述集電層上。
全文摘要
一種半導(dǎo)體器件，具有低電阻的N型半導(dǎo)體基板(101)、形成在該N型半導(dǎo)體基板(101)上的N型的并且電阻比半導(dǎo)體基板(101)高的集電層(102)、與該集電層(102)具有接合面的P型的本征基區(qū)(104)、與該本征基區(qū)(104)具有接合面的N型的發(fā)射區(qū)(105)，其中，本征基區(qū)(104)的沿其周圍，被從集電層(102)到達(dá)N型半導(dǎo)體基板(101)的絕緣槽(103)覆蓋。根據(jù)本發(fā)明，即使電源電壓變動，半導(dǎo)體器件中的集極基極間的反饋電容也不變化。
文檔編號H01L21/331GK1601754SQ20041007986
公開日2005年3月30日 申請日期2004年9月23日 優(yōu)先權(quán)日2003年9月25日
發(fā)明者豐田泰之, 曾根高真一 申請人:松下電器產(chǎn)業(yè)株式會社