專利名稱：絕緣柵型雙極晶體管及其制造方法以及變流電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有絕緣柵(MOS結(jié)構(gòu))的雙極晶體管，特別是涉及內(nèi)置了續(xù)流二極管(以下，簡單地稱為FWD)的絕緣柵型雙極晶體管(以下，簡單地稱為IGBT。此外，這種IGBT也稱為反向?qū)ㄐ虸GBT)的結(jié)構(gòu)及其制造技術(shù)。而且，將與本發(fā)明有關(guān)的IGBT作為電機等的負載驅(qū)動用變流電路中的FWD內(nèi)置型開關(guān)元件利用于產(chǎn)業(yè)上。
背景技術(shù)：
在驅(qū)動電機等的功率電子技術(shù)中，在額定電壓為300V以上的區(qū)域中，IGBT根據(jù)其特性作為開關(guān)元件來使用，而且，使用了與該開關(guān)元件并聯(lián)連接的續(xù)流二極管(FWD)。
在現(xiàn)有的一般的IGBT中，在P+集電極層上形成了N+緩沖層，在N+緩沖層上形成了N-層，在N-層的表面上通過P型雜質(zhì)的擴散有選擇地形成了P基區(qū)，再者，通過在該P基區(qū)的表面上有選擇地擴散高濃度的N型雜質(zhì)，形成了源區(qū)。P基區(qū)和源區(qū)是以柵多晶硅為掩模來形成的。由于該部分為雙重擴散，故將該結(jié)構(gòu)稱為雙擴散MOS，簡稱為DMOS。在形成了P基區(qū)和源區(qū)的N-層的上面形成了柵氧化膜，在柵絕緣膜的上部形成了多晶硅的柵電極，柵電極下的P基區(qū)稱為溝道區(qū)。在N+源區(qū)的表面的一部分區(qū)域上和在P基區(qū)的表面的中央部區(qū)域上形成了發(fā)射極，在N+襯底的背面上形成了集電極。
此外，作為與另一現(xiàn)有例有關(guān)的IGBT，也有在硅內(nèi)部形成的溝槽的內(nèi)部形成了MOS柵電極的溝槽型IGBT。
在此，變流電路是直流與交流的變換器。一般的變流電路由作為開關(guān)元件的上述IGBT和續(xù)流二極管(FWD)構(gòu)成，將IGBT和與其并聯(lián)連接的續(xù)流二極管構(gòu)成為1組電路要素，變流電路通過組合使用4個或6個電路要素控制了2相或3相的交流電機。更具體地說，變流電路具有連接到直流電源上的直流端子，通過使各IGBT開關(guān)，將直流電壓變換為規(guī)定頻率的交流電壓，對作為負載的電機供給該交流電壓。
專利文獻1特開平6-196705號公報(圖1)專利文獻2特開平7-153942號公報(圖1)專利文獻3特開平6-53511號公報(圖1)專利文獻4特開平2-126682號公報專利文獻5特開平8-116056號公報在上述的變流電路中，由于作為負載的電機是電感性的，故必須有續(xù)流二極管。如果詳細地敘述這一點，則如下所述。
負載的電感性具有在由電流發(fā)生的磁場中蓄積能量的性質(zhì)，電流的變化意味著被蓄積的能量的變化。以下，將負載的電感性的能量蓄積能力表現(xiàn)并記載為「L」。如果隔斷流過負載的電流，則在L中蓄積了的能量就釋放給打算隔斷電流的物體，以便妨礙電流的變化。如果在電機的L中蓄積的能量瞬時地釋放，則由于發(fā)生足以損害IGBT的特性的大功率，故如果由于IGBT的開關(guān)工作的緣故而要急劇地隔斷流過電機的電流，則由于被釋放的能量的緣故，產(chǎn)生了IGBT的顯著的特性惡化。
因此，利用續(xù)流二極管使在IGBT的關(guān)斷中流過電機的電流迂回環(huán)流，使流過電機的電流本身不因開關(guān)而變化。因此，在現(xiàn)有的一般的變流電路中，將直流電源與電機連接起來，如果對電機施加了電壓的IGBT關(guān)斷，則流過電機的電流由于電機的L中蓄積了的能量的緣故通過續(xù)流二極管使直流電流在反方向上流動，其結(jié)果，產(chǎn)生與對電機施加反方向的直流電壓等效的狀態(tài)。而且，如果改變IGBT中的導(dǎo)通工作時間與關(guān)斷工作時間的比例，則由于直流電壓施加期間與反方向流動期間的比例改變，故可平均地控制對電機施加的電壓。
因此，如果使該比例以正弦波狀來變化，則可利用該開關(guān)由直流電源供給交流電壓而不因IGBT的開關(guān)急劇地隔斷電機的電流。
由于變流電路進行這樣的工作，故如已敘述的那樣，必須與某個IGBT以反向串聯(lián)的方式連接續(xù)流二極管，或相對于與該IGBT構(gòu)成一對的IGBT以反向并聯(lián)的方式連接續(xù)流二極管。
在這一點上，由于作為相同的開關(guān)元件使用的現(xiàn)有的功率MOSFET具備內(nèi)置反向并聯(lián)二極管的結(jié)構(gòu)，故在將這樣的功率MOSFET用作變流電路的開關(guān)元件的情況下，沒有必要另外連接續(xù)流二極管。但是，由于功率MOSFET具有的可通電的電流密度較低，故功率MOSFET不適合用于大電流的用途。
因而，作為驅(qū)動電機等用的變流電路的開關(guān)元件，不得不利用IGBT。但是，由于IGBT具有將功率MOSFET的襯底中的N+層的漏電極一側(cè)部分變更為P+層的結(jié)構(gòu)，故背面的P+集電極層與N+緩沖層之間形成二極管。該二極管的耐壓(正向電壓降Vf)約為20V～50V的范圍內(nèi)的值。在從作為續(xù)流二極管應(yīng)具備的耐壓的觀點來看的情況下，這樣的耐壓是太高了。因具有這樣高的耐壓的勢壘的存在而在環(huán)流時發(fā)生的電壓引起的發(fā)熱的緣故，可產(chǎn)生IGBT的顯著的特性缺損。因此，雖然從能通電的電流密度的觀點來看IGBT與功率MOSFET相比是有利的，但由于不能作成象MOSFET那樣內(nèi)置續(xù)流二極管的結(jié)構(gòu)，故在將IGBT用作開關(guān)元件的現(xiàn)有的變流器中，必須另外連接與IGBT分開制造的續(xù)流二極管。
因此，由于IGBT在功率MOSFET之后進行了開發(fā)，故與功率MOSFET同樣地在IGBT內(nèi)部制成二極管這一點在技術(shù)上尚未解決，迄今為止提出了幾個解決對策。
例如，在特愿平7-153942號公報的已知文獻中提出的結(jié)構(gòu)中，通過形成穿通IGBT的背面的P+集電極層的N+層，在IGBT的內(nèi)部制成了二極管。此外，在特愿平6-53511號公報的已知文獻中提出的結(jié)構(gòu)中，通過在N+層內(nèi)部分地形成背面的P+集電極層，在IGBT的內(nèi)部制成了二極管。但是，這些結(jié)構(gòu)都未脫離構(gòu)思的范疇，尚未能應(yīng)用于實際的產(chǎn)品。其原因如下所述。即，在現(xiàn)在已實現(xiàn)了產(chǎn)品化的IGBT的大部分中，反向耐壓為600V或1200V，作為保持耐壓所必須的N-層的厚度為50μm～150μm，而在晶片工藝(W/P)中所必要的晶片的厚度為250μm～600μm的范圍內(nèi)的值。因此，背面一側(cè)的P+集電極層的厚度為100μm以上。因而，在特愿平7-153942號公報的結(jié)構(gòu)中難以現(xiàn)實地形成具有穿通P+集電極層的N型的多晶區(qū)。相反，在后者的特愿平6-53511號公報的結(jié)構(gòu)中，為了實現(xiàn)在W/P中能流過電流的結(jié)構(gòu)，N-層的厚度太厚，存在反而不能發(fā)揮IGBT特性的優(yōu)點的問題。
此外，為了改善IGBT的特性，在特開平2-126682號公報中提示了將N-層的一部分連接到集電極上的結(jié)構(gòu)，但已公開了因該處的二極管的特性是不充分的因而不適合于使用故不會使該二極管工作的結(jié)構(gòu)。
再者，在特開平6-196705號公報的已知文獻中也公開了同樣的結(jié)構(gòu)。在特開平6-196705號公報中，公開了為了改善內(nèi)置的二極管的恢復(fù)特性在表面的P層中形成P-層的結(jié)構(gòu)。此外，示出了N-層的厚度為50μm、P+集電極層的厚度為20μm。此外，在該公報中記載了，以N-襯底為起始，形成背面一側(cè)的P+集電極層和N+陰極層，其后形成表面的MOSFET作為其制造方法。在該制造方法中，由于必須以約80μm的晶片厚度進行W/P全部的工序，故存在W/P中途的晶片的處理操作非常困難的問題。

發(fā)明內(nèi)容
本發(fā)明是為了打破這樣的技術(shù)狀況而完成的，其目的在于提供在FWD內(nèi)置型IGBT中將IGBT和FWD的各自的電特性都改善到實用的良好水平的結(jié)構(gòu)及其制造技術(shù)。
與本發(fā)明的主題有關(guān)的絕緣柵型雙極晶體管的特征在于具備第1導(dǎo)電類型的半導(dǎo)體襯底，具有第1主面和第2主面；絕緣柵型晶體管，在上述半導(dǎo)體襯底的上述第1主面?zhèn)缺恍纬?，而且在從上述?主面起朝向上述半導(dǎo)體襯底的內(nèi)部形成的第2導(dǎo)電類型的基區(qū)內(nèi)在其導(dǎo)通工作時具有上述第1導(dǎo)電類型的溝道；第1主電極，在上述第1主面上被形成，而且在上述第1主面中與上述絕緣柵型晶體管的上述基區(qū)接觸；上述第1導(dǎo)電類型的第1半導(dǎo)體層，在上述半導(dǎo)體襯底的第2主面上被形成，而且與上述絕緣柵型晶體管對置；上述第2導(dǎo)電類型的第2半導(dǎo)體層，在上述半導(dǎo)體襯底的第2主面上被形成，而且與上述絕緣柵型晶體管對置；以及第2主電極，在上述第1半導(dǎo)體層上和上述第2半導(dǎo)體層上被形成，上述第2主電極與上述第1半導(dǎo)體層和上述第2半導(dǎo)體層的界面與上述第1主面平行，上述第1主面與上述界面之間的厚度為200μm以下，上述第1半導(dǎo)體層和上述第2半導(dǎo)體層的各自的厚度都為2μm以下。
以下，根據(jù)附圖與本發(fā)明的優(yōu)點一起詳細地敘述本發(fā)明的主題的各種各樣的具體例。
本發(fā)明的主題在于起到下述的效果能將內(nèi)置了續(xù)流二極管的絕緣柵型雙極晶體管中的作為IGBT的電特性(VCE(sat))和作為二極管的電特性(Vf)這兩者都維持為相對低的實用水平值。
更詳細地說，由于第2半導(dǎo)體層在第2主面中所占的比率為30％至80％的范圍內(nèi)，故可將IGBT的VCE(sat)抑制為相對低的水平?；蛘?，由于第1半導(dǎo)體層在第2主面中所占的比率為20％至70％的范圍內(nèi)，故可將二極管的Vf抑制為相對低的水平。而且，由于將第1半導(dǎo)體層的寬度與第2半導(dǎo)體層的寬度的和控制為大于等于50μm的值，故可將IGBT的VCE(sat)特性和二極管的Vf特性都抑制為實用且相對低的水平。


圖1是示出使用了本發(fā)明的FWD內(nèi)置型IGBT的功率變換電路的圖。
圖2是示出與本發(fā)明的實施例1有關(guān)的FWD內(nèi)置型IGBT的一部分的縱剖面圖。
圖3是為了驗證與本發(fā)明的實施例1有關(guān)的FWD內(nèi)置型IGBT而使用的模擬用結(jié)構(gòu)的縱剖面圖。
圖4是示出與本發(fā)明的實施例1有關(guān)的FWD內(nèi)置型IGBT中的模擬結(jié)果的圖。
圖5是示出與本發(fā)明的實施例1有關(guān)的FWD內(nèi)置型IGBT中的模擬結(jié)果的圖。
圖6是示出與本發(fā)明的實施例1有關(guān)的FWD內(nèi)置型IGBT中的模擬結(jié)果的圖。
圖7是示出與本發(fā)明的實施例1有關(guān)的FWD內(nèi)置型IGBT中的模擬結(jié)果的圖。
圖8是示出與本發(fā)明的實施例1有關(guān)的FWD內(nèi)置型IGBT中的模擬結(jié)果的圖。
圖9是示出與本發(fā)明的實施例1有關(guān)的FWD內(nèi)置型IGBT中的模擬結(jié)果的圖。
圖10是示出與本發(fā)明的實施例1有關(guān)的FWD內(nèi)置型IGBT的變形例的縱剖面圖。
圖11是示出與本發(fā)明的實施例1有關(guān)的FWD內(nèi)置型IGBT的另一變形例的縱剖面圖。
圖12是示出與本發(fā)明的實施例1有關(guān)的FWD內(nèi)置型IGBT的又一變形例的縱剖面圖。
圖13是示出與本發(fā)明的實施例2有關(guān)的FWD內(nèi)置型IGBT的一部分的縱剖面圖。
圖14是示出與本發(fā)明的實施例2有關(guān)的FWD內(nèi)置型IGBT的變形例的縱剖面圖。
圖15是示出與本發(fā)明的實施例3有關(guān)的FWD內(nèi)置型IGBT的制造方法的縱剖面圖。
圖16是示出與本發(fā)明的實施例3有關(guān)的FWD內(nèi)置型IGBT的制造方法的縱剖面圖。
圖17是示出與本發(fā)明的實施例3有關(guān)的FWD內(nèi)置型IGBT的制造方法的縱剖面圖。
圖18是示出與本發(fā)明的實施例3有關(guān)的FWD內(nèi)置型IGBT的制造方法的縱剖面圖。
圖19是示出與本發(fā)明的實施例3有關(guān)的FWD內(nèi)置型IGBT的制造方法的縱剖面圖。
圖20是示出與本發(fā)明的實施例3有關(guān)的FWD內(nèi)置型IGBT的制造方法的變形例的縱剖面圖。
圖21是示出與本發(fā)明的實施例3有關(guān)的FWD內(nèi)置型IGBT的制造方法的變形例的縱剖面圖。
圖22是示出與本發(fā)明的實施例4有關(guān)的FWD內(nèi)置型IGBT的制造方法的縱剖面圖。
圖23是示出與本發(fā)明的實施例4有關(guān)的FWD內(nèi)置型IGBT的制造方法的縱剖面圖。
圖24是示出與本發(fā)明的實施例4有關(guān)的FWD內(nèi)置型IGBT的制造方法的縱剖面圖。
圖25是示出與本發(fā)明的實施例4有關(guān)的FWD內(nèi)置型IGBT的制造方法的縱剖面圖。
圖26是示出與本發(fā)明的實施例4有關(guān)的FWD內(nèi)置型IGBT的制造方法的縱剖面圖。
圖27是示出與本發(fā)明的實施例4有關(guān)的FWD內(nèi)置型IGBT的制造方法的縱剖面圖。
圖28是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖29是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖30是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖31是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖32是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖33是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖34是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖35是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖36是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖37是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖38是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖39是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖40是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖41是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖42是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖43是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖44是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖45是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖46是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖47是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖48是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖49是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖50是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖51是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
圖52是示出本發(fā)明的各實施例中的第1半導(dǎo)體層和第2半導(dǎo)體層的平面的乃至二維的相互配置關(guān)系的具體例的平面圖。
具體實施例方式
圖1是示出將與本發(fā)明有關(guān)的續(xù)流二極管內(nèi)置型的IGBT應(yīng)用于現(xiàn)有的變流電路中由開關(guān)元件和與該開關(guān)元件反向并聯(lián)連接的續(xù)流二極管2個芯片構(gòu)成的電路要素時的變流電路的結(jié)構(gòu)圖。即，在本變流電路中，用1個芯片、換言之只用新結(jié)構(gòu)的IGBT構(gòu)成由作為開關(guān)元件的IGBT和續(xù)流二極管(FWD)構(gòu)成的區(qū)域。
此外，圖1的電路中的實際工作與以往的工作是相同的。即，如果本電路將由適當?shù)慕M合構(gòu)成的3相部分的IGBT控制為導(dǎo)通以相互連接直流電源與電機負載M，則對電機M施加直流電壓，電流逐漸地增加。其后，如果本電路將處于導(dǎo)通狀態(tài)的各IGBT控制為關(guān)斷，則由于在L中蓄積的能量的緣故，使電流繼續(xù)流動，但與起先導(dǎo)通了的IGBT串聯(lián)連接的另一方的IGBT在反方向上流過電流，故成為電機M與直流電源反向連接的狀態(tài)，電機電流在持續(xù)流動而不被急劇地隔斷的同時，在L中被蓄積的能量逐漸地返回給直流電源，電流逐漸地減少。
這樣，用1個芯片的IGBT可進行變流器控制，可實現(xiàn)控制變流器的半導(dǎo)體裝置的小型化。
以下，根據(jù)附圖記載作為本發(fā)明的本質(zhì)部分的續(xù)流二極管內(nèi)置型IGBT的特征的結(jié)構(gòu)及其新的制造方法。
(實施例1)圖2是示出作為本實施例的一例的FWD內(nèi)置型IGBT的結(jié)構(gòu)的一部分的縱剖面圖，圖2中，方向X是硅晶片的晶片寬度方向，方向Y是晶片厚度方向。圖2的半導(dǎo)體裝置是將以下記載的本實施例的特征應(yīng)用于具有DMOS結(jié)構(gòu)的MOSFET單元的FWD內(nèi)置型IGBT的半導(dǎo)體裝置。
首先，本半導(dǎo)體裝置的硅晶片具有1)作為其核心部的N-型半導(dǎo)體襯底(也稱為N-層)1，具有第1主面1S1和第2主面1S2且具有第1導(dǎo)電類型(在此是N型)的雜質(zhì)；以及2)絕緣柵型晶體管(在此是具有N型溝道的MOSFET)的單元，在半導(dǎo)體襯底1的第1主面1S1一側(cè)、即在第1主面1S1上和從第1主面1S1起至規(guī)定深度為止的半導(dǎo)體襯底部分內(nèi)形成。即，該絕緣柵型晶體管在從第1主面1S1起至上述深度為止朝向半導(dǎo)體襯底1的內(nèi)部形成的第2導(dǎo)電類型(在此是P型)的基區(qū)2內(nèi)形成第1導(dǎo)電類型的溝道(N型溝道)。更具體地說，本裝置中的絕緣柵型晶體管單元由下述部分構(gòu)成I)通過P型的雜質(zhì)擴散在N-襯底1的第1主面1S1的下方有選擇地形成的P基區(qū)2；II)通過從P基區(qū)2的表面起對該區(qū)域2的內(nèi)部有選擇地擴散高濃度的N型的雜質(zhì)形成的N+源區(qū)3；III)在N-襯底1的第1主面1S1內(nèi)在由被P基區(qū)2的邊緣部和源區(qū)3的邊緣部夾住的區(qū)域、源區(qū)3的靠近邊緣部的源區(qū)表面一部分和P基區(qū)2的邊緣部的外側(cè)部分構(gòu)成的區(qū)域上形成的柵絕緣膜4；以及IV)在柵絕緣膜4的上側(cè)表面上形成的多晶硅的柵電極5；以及V)覆蓋柵絕緣膜4和柵電極的露出表面的層間絕緣膜6。而且，柵電極正下方的P基區(qū)2的部分稱為溝道區(qū)。此外，將柵絕緣膜4作為掩模來形成P基區(qū)2和源區(qū)3。
再者，本半導(dǎo)體裝置具有3)第1主電極(在此是發(fā)射極)7，以覆蓋層間絕緣膜6的上面的方式在第1主面1S1上形成，而且在相當于P基區(qū)表面的中央部的第1主面1S1的區(qū)域中與上述絕緣柵型晶體管的P基區(qū)2導(dǎo)電性地接觸；4)第1半導(dǎo)體層(在此是N+陰極層)8，在半導(dǎo)體襯底1的第2主面1S2內(nèi)并在與上述絕緣柵型晶體管對置的第1區(qū)域上以在晶片寬度方向X上延伸的方式形成，而且具有第1導(dǎo)電類型；以及5)第2半導(dǎo)體層(在此是P+集電極層)9，在半導(dǎo)體襯底1的第2主面1S2內(nèi)并在與上述第1區(qū)域鄰接的同時與上述絕緣柵型晶體管對置的第2區(qū)域上以在晶片寬度方向X上延伸的方式形成，而且具有第2導(dǎo)電類型。
再者，本裝置具有在第1半導(dǎo)體層8和第2半導(dǎo)體層9上形成的第2主電極(在此是集電極)10。在此，第2主電極10與第1半導(dǎo)體層8和第2半導(dǎo)體層9的界面IF與第1主面1S1平行。這樣，N-襯底上方的集電極10分別經(jīng)第2界面IF2和第1界面IF1導(dǎo)電性地且機械性地連接到P+集電極層9和N+陰極層8上。
本裝置的特征的構(gòu)成要素在于以下幾點。
首先，C1)第1主面1S1與界面IF之間的厚度、即晶片厚度D小于等于200μm，C2)第1半導(dǎo)體層8和第2半導(dǎo)體層9的各自的厚度T8和T9都小于等于2μm。而且，C3)第1半導(dǎo)體層8與第2主電極10的第1界面IF1對于界面IF的占有率為20％至70％的范圍內(nèi)的值，或者，第2半導(dǎo)體層9與第2主電極10的第2界面IF2對于界面IF的占有率為30％至80％的范圍內(nèi)的值。
再者，將與第1主面1S1平行且相當于第1半導(dǎo)體層8和第2半導(dǎo)體層9的排列方向的晶片寬度方向X上的第1半導(dǎo)體層8的第1寬度與第2半導(dǎo)體層9的第2寬度的和設(shè)定為50μm至200μm的范圍內(nèi)的值。
如上所述，在其厚度D在制造時被控制為200μm以下的N-襯底1的下表面上形成了其厚度在制造時都被控制為2μm以下的P+集電極層9和N+陰極層8，使得該兩層為分開的半導(dǎo)體層，而且使兩層8和9的寬度的總和為50μm至200μm的范圍內(nèi)。
其次，敘述圖2的FWD內(nèi)置型IGBT的工作。在圖2的結(jié)構(gòu)中，如果在發(fā)射極7與集電極10之間施加規(guī)定的集電極電壓VCE，而且，在發(fā)射極7與柵電極5之間施加規(guī)定的柵電壓VGE(使柵導(dǎo)通)，則溝道區(qū)反轉(zhuǎn)為N型區(qū)，在P基區(qū)2內(nèi)形成對N-層1與N+層3導(dǎo)電性地進行架橋的溝道。通過該溝道，將電子從發(fā)射極7注入到N-層1內(nèi)。利用該被注入了的電子，使P+集電極層9與N-層1間成為正向偏置，從P+集電極層9注入空穴，N-層1的電阻大幅度地下降，IGBT的電流容量增大。在本裝置中，由于在集電極10上也被P+集電極層9間夾住的形態(tài)形成了N+陰極層8，故如果與在集電極上只是全面地形成P+集電極層9的FWD非內(nèi)置型的IGBT相比，則難以引起來自P+集電極層9的空穴的注入，但如后述那樣，通過使P+集電極層9的尺寸符合適當?shù)闹?，可實現(xiàn)實用水平下的IGBT工作。
其次，敘述本裝置中的IGBT的從導(dǎo)通狀態(tài)轉(zhuǎn)移到關(guān)斷狀態(tài)的轉(zhuǎn)移工作。在圖2的結(jié)構(gòu)中，如果在導(dǎo)通狀態(tài)時使發(fā)射極7與柵電極5間施加的柵電壓VGE為0V，或者使發(fā)射極與柵電極5間成為反向偏置(關(guān)斷柵)，則反轉(zhuǎn)為N型的溝道區(qū)返回到P型，由于來自發(fā)射極7的電子的注入停止的緣故，來自P+集電極層9的空穴的注入也停止了。其后，在N-層1中停留的電子和空穴分別向集電極10和發(fā)射極7退出，或在N-層1內(nèi)互相復(fù)合而消失。在關(guān)斷狀態(tài)下，由N-層1的雜質(zhì)濃度和厚度來決定發(fā)射極7與集電極10間可施加的集電極電壓VCE。
此外，在本裝置中，在N-襯底的下表面1S2上以被兩P+集電極層9夾住的形態(tài)形成了N+陰極層8。與該結(jié)構(gòu)相伴隨，如果由負載的L中被蓄積了的能量對本IGBT施加極性相反的電壓VEC，則在由夾住N-層1的N+陰極層8和第1主面?zhèn)鹊腜基區(qū)2構(gòu)成的PIN型結(jié)二極管中流過正向電流。由于由該N+陰極層8形成的內(nèi)置二極管起到替代以往的反向并聯(lián)連接的續(xù)流二極管的功能，故即使不連接續(xù)流二極管，也不引起因被蓄積了的能量引起的IGBT的特性損失這樣的事態(tài)。即，本裝置的IGBT也作為續(xù)流二極管來工作。
再者，在二極管導(dǎo)通了的狀態(tài)下，如果與該IGBT(例如高電位側(cè)的IGBT參照圖1)串聯(lián)地連接的IGBT(例如低電位側(cè)的IGBT參照圖1)導(dǎo)通，則在該IGBT中內(nèi)置了的本二極管的來自P基區(qū)2的空穴的注入停止，而且，來自N+陰極層8的電子的注入也停止。其后，作為在N-半導(dǎo)體襯底1內(nèi)停留的載流子的電子和空穴分別向集電極10和發(fā)射極7退出，或在N-層1內(nèi)互相復(fù)合而消失。此時，流過與二極管為導(dǎo)通狀態(tài)時流過的電流方向相反的電流。將該電流稱為「恢復(fù)電流」，減少該恢復(fù)電流，是對二極管要求的特性。
<由模擬進行的驗證>
關(guān)于上述工作內(nèi)容，使用作為模擬軟件的MEDICI驗證了本裝置的工作。此時的成為模擬對象的結(jié)構(gòu)是圖3中示出的半導(dǎo)體結(jié)構(gòu)。即，如果在N-層的上側(cè)表面上配置了雜質(zhì)濃度為1E19且厚度為3μm的P層(只在計算二極管的正向電壓降Vf的情況下應(yīng)用該P層)或雜質(zhì)濃度為1E19且厚度為1μm的N層(只在計算IGBT的飽和狀態(tài)中的集電極-發(fā)射極間電壓值VCE(sat)的情況下應(yīng)用該N層來代替上述P層)，在N-層的下側(cè)表面(背面)上以各自鄰接的形態(tài)配置了雜質(zhì)濃度為1E19且厚度為0.3μm的集電極P層和雜質(zhì)濃度為1E19且厚度為0.3μm的陰極N層。圖3中的X和Y方向分別相當于圖1的X和Y方向。在本模擬結(jié)構(gòu)中，考慮在晶片工藝(W/P)的最后階段中實際地制造集電極P層和陰極N層的情況，將兩層的厚度都設(shè)定為0.3μm。此外，在本申請的發(fā)明者的一例中，集電極P層和陰極N層的厚度都為0.5μm。因而，在實際的模擬中計算內(nèi)置型二極管和IGBT的各自的導(dǎo)通電壓時，一方面，1)在設(shè)想了用上述P型表面層構(gòu)成圖3的最上層且對上述P型表面層施加了+電位的基礎(chǔ)上計算二極管的正向電壓降Vf，另一方面，2)在設(shè)想了用上述N型表面層構(gòu)成圖3的最上層且對最下層的集電極P層施加了+電位的基礎(chǔ)上計算IGBT的飽和狀態(tài)中的集電極-發(fā)射極間的電壓值VCE(sat)。
首先，在圖3中示出的結(jié)構(gòu)中，假定在N-層的背面上關(guān)于寬度方向X以各占1/2的方式形成了集電極P層和陰極N層(因而，兩層的寬度尺寸彼此相等)，計算了在50μm到500μm為止的范圍內(nèi)變更了晶片厚度D時的IGBT的飽和狀態(tài)中的集電極-發(fā)射極間的電壓值VCE(sat)和IGBT內(nèi)的二極管的正向電壓降Vf。在圖4中示出此時的兩電壓值VCE(sat)和Vf的對于晶片厚度的依存性。在圖4中，白框內(nèi)的10μm、50μm、100μm、200μm的各值表示作為集電極P層的寬度尺寸與鄰接的陰極N層的寬度尺寸的總和W(參照圖3)的單元尺寸的值。因而，圖4不僅表示兩電壓值VCE(sat)和Vf的對于晶片厚度的依存性，而且也表示單元尺寸對于晶片厚度的依存性。從圖4可理解，VCE(sat)和Vf都隨晶片厚度(實際上是N-層的厚度)的增大而增加，而且，如果晶片厚度超過200μm，則VCE(sat)和Vf都急劇地上升。在此，通常必要的N-層的厚度在保持耐壓為600V的情況下約為50μm，如果是1200V的情況，則約為100μm，大體上為50μm～100μm的范圍內(nèi)的值。而且，在現(xiàn)有的IGBT中，晶片厚度為250μm～600μm的范圍內(nèi)的值，將P+集電極層的厚度設(shè)定得比較厚。根據(jù)圖4的電特性結(jié)果可明顯地得出的結(jié)論是，在FWD內(nèi)置型IGBT中，由于在超過200μm的厚度的晶片上作成「IGBT+二極管」的結(jié)構(gòu)這一點在考慮IGBT和二極管的性能方面引起嚴重的問題，故可以說必須至少將晶片厚度設(shè)定為200μm以下。
其次，在圖5至圖8的各圖中示出兩電壓VCE(sat)和Vf的計算結(jié)果，該計算結(jié)果是在下述的情況下計算的為了研究在N-層的背面上形成的集電極P層和陰極N層的關(guān)于寬度方向的最佳化，將集電極P層和陰極N層的總寬度W設(shè)定為10μm、50μm、100μm、200μm的各4個規(guī)格，在此基礎(chǔ)上將晶片厚度D依次變更為50μm、100μm、200μm、500μm，將集電極P層與陰極N層的比率(在單元尺寸W中所占的各層的百分率)分成各值。此外，圖5至圖8的各圖中的橫軸表示集電極P層9的占有率P。因而，從100％減去圖5至圖8的各圖中的橫軸的值P的值反過來表示陰極N層8的占有率(100-P)。從圖5～圖8可明白，如果集電極P層9的占有率P減少(反過來說，陰極N層8的占有率增大)，或如果陰極N層8的占有率減少(反過來說，集電極P層9的占有率增大)，則存在IGBT的電壓VCE(sat)和二極管的電壓Vf都上升的趨勢。特別是，在晶片厚度為500μm時，即使改變單元尺寸W，兩電壓值VCE(sat)和Vf都較高，可評價為晶片厚度為500μm的器件在電特性方面不適合實際使用。根據(jù)這些附圖，在將晶片厚度D設(shè)定為200μm以下的情況下，為了提供在1個芯片內(nèi)制成了IGBT和二極管的電特性良好的能實際使用的器件，希望集電極P層9的比率或占有率為30％以上至80％以下的范圍內(nèi)的值，此外，希望陰極N層8的比率或占有率為20％以上至70％以下的范圍內(nèi)的值。
在圖9中示出根據(jù)上述結(jié)果求出的單元尺寸W與兩電壓VCE(sat)和Vf的關(guān)系。在圖9中，括弧內(nèi)的各值50μm、100μm、200μm、500μm表示晶片厚度D。從圖9可明白，在單元尺寸W(圖3)為50μm以上的范圍內(nèi)，對于各晶片厚度D(實質(zhì)上是由N-層的厚度來決定的)來說，兩電壓值VCE(sat)和Vf分別都不呈現(xiàn)單元尺寸依存性，繼續(xù)維持大體相同的水平。因而，可得出如下的結(jié)論在晶片厚度D≤500μm乃至晶片厚度D≤200μm的情況下，將寬度方向X中的單元尺寸W設(shè)定為50μm以上這一點，從IGBT和FWD的電特性的觀點來看，是所希望的。
<變形例1>
即使進行圖10中示出的那樣的變形來代替圖2的結(jié)構(gòu)，也可實現(xiàn)同樣的作用和效果。在圖10中位于基區(qū)2與發(fā)射極7的界面正下方的背面上的半導(dǎo)體層成為第2半導(dǎo)體層9，與圖2比較，第1和第2半導(dǎo)體層8和9的配置位置反轉(zhuǎn)了。
<變形例2>
即使進行圖11中示出的那樣的變形來代替圖2或圖10的結(jié)構(gòu)，也可得到基本上同樣的作用和效果。在圖11中，在第1半導(dǎo)體層8與第2半導(dǎo)體層9之間介入了N-層1的背面?zhèn)鹊囊徊糠?。根?jù)該N-層部分的寬度方向X中的尺寸W1和W2的在單元尺寸中所占的比率，I)在將集電極P層9的占有率設(shè)定為30％以上至80％以下的范圍內(nèi)的值時，陰極N層8的占有率比圖2或圖3中的情況的比率20％～70％窄。相反，II)在將陰極N層8的占有率設(shè)定為20％以上至70％以下的范圍內(nèi)的值時，集電極P層9的占有率比圖2或圖3中的情況的比率30％～80％窄。在該變形例中，也根據(jù)圖9來設(shè)定單元尺寸的范圍。
<變形例3>
在圖2、圖10和圖11中將本發(fā)明的特征應(yīng)用于DMOS結(jié)構(gòu)的MOSFET，但也可將已敘述的本發(fā)明的特征(晶片厚度D的范圍限定、第1和第2半導(dǎo)體層8和9的厚度范圍的限定、第1和第2半導(dǎo)體層8和9的各自中的占有率的限定以及單元尺寸的范圍限定)按原樣應(yīng)用于具有溝槽型MOS結(jié)構(gòu)的絕緣柵型晶體管(MOSFET)單元的FWD內(nèi)置型IGBT。在圖12中示出該應(yīng)用例。在本結(jié)構(gòu)中，由于也不過是單單變更MOSFET單元結(jié)構(gòu)，故可得到與實施例1、其變形例1和2中記載的同樣的作用和效果。
此外，在具有溝槽型MOSFET單元的IGBT中，與具有DMOS結(jié)構(gòu)型的MOSFET的IGBT相比，具有寄生晶體管難以工作的優(yōu)點。這是因為，如果在溝槽內(nèi)形成柵，則表面上形成的多個MOS結(jié)構(gòu)的密度上升了，流過MOSFET單元的電流密度下降了。因而，在圖12的FWD內(nèi)置型IGBT中，由于該單元的結(jié)構(gòu)的緣故，與圖2的裝置比較，IGBT的VCE(sat)進一步下降，二極管的恢復(fù)電流也進一步下降。
此外，本發(fā)明的上述特征也可應(yīng)用于具有V字型的MOSFET單元的FWD內(nèi)置型IGBT。
(實施例2)圖13是與本實施例有關(guān)的FWD內(nèi)置型IGBT的縱剖面圖。圖13的裝置具有對于具備在N-層1內(nèi)形成的各溝槽中充填形成了柵電極的溝槽型MOSFET單元的圖12的裝置來說附加了被相鄰的溝槽夾住且被P基區(qū)2和N-層1夾住的N層11的結(jié)構(gòu)。其它的結(jié)構(gòu)與圖12的結(jié)構(gòu)相同。
作為圖13的裝置中的IGBT的工作與圖12的IGBT的工作基本上是相同的。但是，在圖13的裝置中，由于在P基區(qū)2的正下方配置了其雜質(zhì)濃度比N-半導(dǎo)體襯底1的雜質(zhì)濃度高的N層11，故從背面的P+集電極層9注入到N-層1內(nèi)的空穴由于由在其擴散的中途存在的N層11形成的勢壘的緣故而妨礙其工作，其結(jié)果，空穴就蓄積在P基區(qū)2與N層11的界面正下方附近。因此，按照圖13的結(jié)構(gòu)，與不存在N層11的情況相比，可進一步降低IGBT的電壓值VCE(sat)。
而且，由于在關(guān)斷時N層11被耗盡，故在關(guān)斷過程中N層11幾乎不會有什么影響。
與此不同，在圖13的結(jié)構(gòu)作為二極管工作的情況下，N層11抑制來自P基區(qū)2的空穴的注入。一般來說，已知二極管的恢復(fù)電流依賴于二極管的陽極附近的載流子密度，因此，通過因N層11的存在而抑制了來自P基區(qū)2的空穴的注入量，故降低了陽極附近的載流子密度，其結(jié)果，在二極管從導(dǎo)通狀態(tài)轉(zhuǎn)移到關(guān)斷狀態(tài)的過程中的恢復(fù)工作中，恢復(fù)電流的峰值進一步減小。
即，圖13的N層11的存在，I)在IGBT工作時，通過妨礙從N-層1朝向P基區(qū)2的空穴的移動，很有助于進一步降低導(dǎo)通電壓，II)在二極管工作時，由于妨礙從P基區(qū)2朝向N-層1的空穴的移動，故進一步減少陽極附近的載流子密度，很有助于謀求改善恢復(fù)特性。
如上所述，由于通過在溝槽內(nèi)部充填形成柵N層11且在溝槽間設(shè)置其濃度比襯底的濃度高的N層11，對于IGBT工作和二極管工作都帶來特有的效果，故導(dǎo)入N層11的技術(shù)在同一芯片內(nèi)形成IGBT和二極管的情況下是特別有效的。
此外，也可將在P基區(qū)2與N-半導(dǎo)體襯底1之間插入N層11的構(gòu)想應(yīng)用于圖2的結(jié)構(gòu)。在圖14的縱剖面圖中示出這樣的應(yīng)用例。此外，在對于圖2的結(jié)構(gòu)設(shè)置包圍P基區(qū)2的底面周圍的N層11時，與不設(shè)置N層11時比較，新產(chǎn)生耐壓下降的弱點。
關(guān)于這一點，在溝槽型的圖13的結(jié)構(gòu)中，即使設(shè)置N層11，也不產(chǎn)生耐壓的下降這樣的問題。在該意義上，可以說將N層11應(yīng)用于圖12的結(jié)構(gòu)的圖13的結(jié)構(gòu)具有的技術(shù)的意義更大。
此外，如果一般地描述N層11，則如下所述。即，半導(dǎo)體襯底1具備從基區(qū)2與半導(dǎo)體襯底1的界面起朝向半導(dǎo)體襯底1的內(nèi)部形成的第1導(dǎo)電類型的半導(dǎo)體層11，半導(dǎo)體層11具有比與半導(dǎo)體層11構(gòu)成界面的半導(dǎo)體襯底1的部分的雜質(zhì)濃度高的雜質(zhì)濃度。
(實施例3)與本實施例有關(guān)的FWD內(nèi)置型IGBT的制造方法的要點是，1)在第1導(dǎo)電類型的半導(dǎo)體襯底的第1主面?zhèn)刃纬蒑OSFET單元和IGBT用第1主電極，2)從半導(dǎo)體襯底的第2主面(與第1主面大體平行地對置的表面)側(cè)起研磨該MOSFET單元形成后的半導(dǎo)體襯底，使半導(dǎo)體襯底的厚度小于等于200μm，3)在研磨后的半導(dǎo)體襯底的第2主面內(nèi)從與MOSFET單元對置的區(qū)域起朝向半導(dǎo)體襯底內(nèi)部形成第1導(dǎo)電類型的第1半導(dǎo)體層和與該第1半導(dǎo)體層鄰接的第2導(dǎo)電類型的第2半導(dǎo)體層，4)在第1和第2半導(dǎo)體層形成后的半導(dǎo)體襯底的第2主面上形成與第1和第2半導(dǎo)體層接觸的IGBT用第2主電極。
這樣，按照本實施例的制造工序，在工序數(shù)比較多的MOSFET單元制造工序的結(jié)束后，換言之，在晶片工藝的全部工序的后半階段中，由于在半導(dǎo)體襯底的第2主面?zhèn)刃纬傻?和第2半導(dǎo)體層即可，故容易將半導(dǎo)體襯底、第1半導(dǎo)體層和第2半導(dǎo)體層的各厚度控制在從使FWD內(nèi)置型IGBT的電特性變得良好的觀點所要求的規(guī)定的范圍內(nèi)，而且，可簡化硅晶片本身的處理操作。特別是，如上述工序2)那樣，由于在第1主面?zhèn)仍O(shè)置了MOSFET單元后通過研磨尚未形成第1半導(dǎo)體層和第2半導(dǎo)體層的第2主面?zhèn)炔糠郑缮梢?guī)定厚度的半導(dǎo)體襯底，故可得到能控制半導(dǎo)體襯底的厚度而不損傷第1半導(dǎo)體層和第2半導(dǎo)體層的各結(jié)構(gòu)的優(yōu)點。在從晶片工藝的全部工序的觀點看這些優(yōu)點的情況下，可評價為總的來說，本實施例與現(xiàn)有的制造工序相比，可使FWD內(nèi)置型IGBT的制造變得容易。
以下，根據(jù)附圖，詳細地敘述上述要點的具體化。
圖15至圖19是示出圖2中示出的FWD內(nèi)置型IGBT裝置的制造工序的各階段中的裝置結(jié)構(gòu)的縱剖面圖。
首先，如圖15中所示，準備成為N-襯底1(相當于第1導(dǎo)電類型的半導(dǎo)體襯底)的N型硅襯底。作為該階段中的晶片的厚度，定為能充分地耐受在其后的晶片工藝(W/P)中對晶片施加的各種各樣的負載那樣的厚度。例如，將約500μm的晶片作為N-襯底1來使用?？勺约荷删哂羞@樣厚度的N型硅襯底，或者也可從晶片廠家購入具有這樣厚度的N型硅襯底。
其次，在圖16中示出的工序中，在N-襯底1的上側(cè)表面或第1主面1S1一側(cè)、即在第1主面1S1上和從第1主面1S1起到N-襯底內(nèi)部形成MOSFET單元(由各要素2、3、4、5、6構(gòu)成的部分)，同時在被N+層3夾住的第1主面1S1的區(qū)域上和絕緣膜6的表面上形成第1主電極7。此外，本工序可應(yīng)用已知的MOSFET制造方法。
其次，在圖17中示出的工序中，研磨圖16中示出的N-襯底1的下側(cè)表面或第2主面1S2一側(cè)的N-襯底1，將研磨后的N-襯底1的晶片厚度設(shè)定為小于等于200μm。在此基礎(chǔ)上，在研磨后的N-襯底背面或第2主面1S2內(nèi)，從應(yīng)形成集電極P層(第2半導(dǎo)體層)的第2區(qū)域起，在N-襯底1內(nèi)部分地注入硼。
其次，在圖18中示出的工序中，在研磨后的第2主面1S2內(nèi)，從應(yīng)成為陰極N層(第1半導(dǎo)體層)的第1區(qū)域起，在N-襯底1內(nèi)部分地注入磷。
其后，在圖19中示出的工序中，在磷注入后的第2主面1S2上形成第2主電極10。此時，利用形成第2主電極10時的熱處理，對起先注入了的硼和磷進行激活。再者，也可在其后附加使注入了的硼和磷激活用的熱處理(熱處理溫度小于等于450℃)。由此，在第2主面1S2一側(cè)的N-襯底1內(nèi)形成具有最大約2μm厚度的第1和第2半導(dǎo)體層8和9。
在本制造方法中，由于處理被研磨到規(guī)定厚度(200μm以內(nèi))而成為比較薄的狀態(tài)的晶片的工序只是制造方法的最后階段中的處理，與在特開平6-196705號公報中記載的現(xiàn)有工序相比，可減少晶片的厚度呈薄的狀態(tài)下的處理，故可減少制造時的晶片裂紋等的不良率的發(fā)生。本申請的發(fā)明者控制了關(guān)于圖17～圖19記載的全部工序，使得P+集電極層9和N+陰極層8的深度或厚度例如約為0.5μm。
在此，在圖17和圖18的工序中，在形成P集電極層9和N陰極層8時，必須進行各自的位置對準。作為該位置對準的方法，例如可利用能進行兩面掩模對準的照相制版裝置。特別是在使用該照相制版裝置的情況下，沒有必要為了進行位置對準而對制作中的器件一側(cè)實施某種處理方法，可按原樣使用在作為表面的第1主面1S1一側(cè)形成MOSFET單元時使用的掩模對準用的標記(第1主面上的圖案)。
作為另一位置對準方法，可考慮在圖20和圖21中例示的那樣的變形例。即，在圖17的工序中在部分地形成集電極P層時，如圖20中所示，形成用來形成P層的抗蝕劑。其次，在注入硼之前，如圖21中所示，刻蝕抗蝕劑周邊的N-層1的第2主面?zhèn)炔糠?。此時，形成進行下一次照相制版時的掩模對準用標記。即，用刻蝕構(gòu)成的第2主面凸部(刻蝕圖案)成為在此使用的掩模對準用標記。在其上注入硼，其次，在圖18中示出的部分地形成陰極N層的工序中，在進行此時所必要的掩模對準時，利用如上所述形成的標記。按照本方法，可完成在形成P+集電極層9和N+陰極層8時所必要的位置對準而不利用能進行兩面掩模對準的照相制版裝置。
此外，在本實施例中，也可調(diào)換形成P+集電極層9和N+陰極層8的順序(圖17和圖18的順序)。
此外，本實施例的制造方法當然也可應(yīng)用于圖12那樣的溝槽型的FWD內(nèi)置型IGBT(只是簡單地將圖16中使用的MOSFET制造工序置換為已知的溝槽型MOSFET制造工序即可)。
(實施例4)與本實施例有關(guān)的FWD內(nèi)置型IGBT的制造方法的要點是，1)在第1導(dǎo)電類型的半導(dǎo)體襯底的第1主面?zhèn)刃纬蒑OSFET單元，2)從半導(dǎo)體襯底的第2主面?zhèn)绕鹧心ピ揗OSFET單元形成后的半導(dǎo)體襯底，將半導(dǎo)體襯底的厚度設(shè)定為小于等于200μm，3)在研磨后的半導(dǎo)體襯底的第2主面內(nèi)從與MOSFET單元對置的區(qū)域起朝向半導(dǎo)體襯底內(nèi)部形成第1導(dǎo)電類型的第1半導(dǎo)體層和與該第1半導(dǎo)體層鄰接的第2導(dǎo)電類型的第2半導(dǎo)體層，4)在第1和第2半導(dǎo)體層形成后的半導(dǎo)體襯底的第1和第2主面上分別形成IGBT用的第1主電極和第2主電極。
以下，參照附圖，詳細地敘述與本實施例有關(guān)的FWD內(nèi)置型IGBT的制造方法的一例。
圖22至圖27是示出圖2中示出的FWD內(nèi)置型IGBT裝置的制造工序的各階段中的裝置結(jié)構(gòu)的縱剖面圖。
首先，在圖22中示出的工序中，通過自己制作或購入來準備成為N-襯底1的N型硅襯底。
在其次的圖23中示出的工序中，在作為N-襯底1的表面的第1主面?zhèn)?，形成MOSFET的單元。在此，與實施例3不同，在該階段中不形成第1主電極。
在其次的圖24中示出的工序中，首先，從第2主面?zhèn)?背面?zhèn)?起研磨N-襯底1，將其厚度設(shè)定為小于等于200μm，在此基礎(chǔ)上，在第2主面?zhèn)鹊腘-襯底部分中在應(yīng)成為集電極P+層的區(qū)域中部分地注入硼。
在其次的圖25中示出的工序中，在第2主面?zhèn)?背面?zhèn)?的N-襯底部分中在應(yīng)成為陰極N+層的區(qū)域中部分地注入磷。
在其次的圖26中示出的工序中，在大于等于800℃的溫度下進行熱處理，激活已注入的硼和磷。由此，在第2主面?zhèn)?背面?zhèn)?的N-襯底部分中形成互相鄰接的P+集電極層9和陰極N+層8。將此時的兩層8和9的各厚度控制為小于等于2μm。
最后，在圖27中示出的工序中，在表面上和背面上分別形成第1和第2主電極7和10。
按照本實施例，與實施例3相比，由于可在不存在第1和第2主電極的任一個的狀態(tài)下進行激活硼和磷用的上述熱處理，故可增加雜質(zhì)的激活率，其結(jié)果，與實施例3相比，可將在N-襯底1內(nèi)進行硼和磷的離子注入時的注入量控制得較少。而且，在實施例3中，在激活后的雜質(zhì)濃度方面存在限度，但在本實施例中，激活后的雜質(zhì)濃度的限度比較高，相應(yīng)地可提高設(shè)計的自由度。如果將以上所述歸納起來，則在本制造方法中，由于在第1主電極和第2主電極的形成前進行第1半導(dǎo)體層和第2半導(dǎo)體層的注入，而且，其后施加大于等于800℃的熱處理，故增加了第1半導(dǎo)體層8和第2半導(dǎo)體層9的制造容限。
此外，在本實施例中，也可調(diào)換形成集電極P層和陰極N層的順序，此外，當然也可將本實施例應(yīng)用于圖12或圖13那樣的溝槽型的FWD內(nèi)置型IGBT。
(附記)在上述的各實施例中，為了方便起見，記載了N溝道的FWD內(nèi)置型IGBT，但當然也可將與本發(fā)明有關(guān)的FWD內(nèi)置型IGBT應(yīng)用于P溝道的FWD內(nèi)置型IGBT。此時，P型半導(dǎo)體襯底相當于「第1導(dǎo)電類型的半導(dǎo)體襯底」，IGBT的N型基區(qū)相當于「第2導(dǎo)電類型的基區(qū)」，集電極相當于「第1主電極」，發(fā)射極P+層和N+發(fā)射極層分別相當于「第1半導(dǎo)體層」和「第2半導(dǎo)體層」。
(第1和第2半導(dǎo)體層的相互配置關(guān)系)在圖28～圖52中分別示出在各實施例1～4中已敘述的都位于背面?zhèn)鹊牡?半導(dǎo)體層(陰極N層)8和第2半導(dǎo)體層(集電極P層)9的平面的乃至二維的相互配置關(guān)系的具體例。在此，圖28～圖52分別是示意性地描繪從本半導(dǎo)體裝置的背面?zhèn)冉?jīng)第2主電極(集電極)10透視兩半導(dǎo)體層8、9時的兩層8、9的配置結(jié)構(gòu)的平面圖。以下，如果簡潔地記載在圖28～圖52中分別示出的相互配置關(guān)系，則如下所述。
即，圖28示出了兩層8、9構(gòu)成交替地沿紙面的左右方向Z延伸的條狀結(jié)構(gòu)的相互配置關(guān)系的情況，紙面中的關(guān)于切割線I-II的縱剖面結(jié)構(gòu)例如相當于圖2的縱剖面結(jié)構(gòu)。與此不同，圖29示出了兩層8、9構(gòu)成交替地沿紙面的上下方向X延伸的條狀結(jié)構(gòu)的相互配置關(guān)系的情況。此外，圖30示出了兩層8、9構(gòu)成第1柵格結(jié)構(gòu)(各單元具有正方形且互相正交)的相互配置關(guān)系的情況。此外，圖31與圖30的情況相同，示出了兩層8、9構(gòu)成第2柵格結(jié)構(gòu)(但是，此時各單元以任意的角度θ相互交叉)的相互配置關(guān)系的變形例的情況。此外，圖32示出了兩層8、9構(gòu)成第1島結(jié)構(gòu)(N層的島具有四角形的形狀)的相互配置關(guān)系的情況，圖33示出了兩層8、9構(gòu)成相當于上述第1島結(jié)構(gòu)的相反結(jié)構(gòu)的第2島結(jié)構(gòu)(P層的島具有四角形的形狀)的相互配置關(guān)系的情況。再者，圖34示出了兩層8、9構(gòu)成第3島結(jié)構(gòu)(N層的島具有任意形狀、例如具有圓形的形狀)的相互配置關(guān)系的情況，圖35示出了兩層8、9構(gòu)成相當于上述第3島結(jié)構(gòu)的相反結(jié)構(gòu)的第4島結(jié)構(gòu)(P層的島具有任意形狀、例如具有圓形的形狀)的相互配置關(guān)系的情況。此外，圖36示出了單元組構(gòu)成第1蜂巢結(jié)構(gòu)(在此，P層和N層大體沿左右方向Z構(gòu)成條狀)的相互配置關(guān)系的情況，圖37示出了單元組構(gòu)成第2蜂巢結(jié)構(gòu)(在此，P層和N層大體沿上下方向X構(gòu)成條狀)的相互配置關(guān)系的情況，圖38示出了單元組構(gòu)成第3蜂巢結(jié)構(gòu)(在此，P層和N層在傾斜方向(在反時針方向上傾斜了+45度的方向)上交替地并排)的相互配置關(guān)系的情況，圖39示出了單元組構(gòu)成第4蜂巢結(jié)構(gòu)(在此，P層和N層在傾斜方向(在順時針方向上傾斜了-45度的方向)上交替地并排)的相互配置關(guān)系的情況。圖40示出了第3柵格結(jié)構(gòu)(各單元具有長方形且互相正交，同時沿上下方向X并排)的相互配置關(guān)系的情況，圖41示出了第4柵格結(jié)構(gòu)(各單元具有長方形且互相正交，同時沿左右方向Z并排)的相互配置關(guān)系的情況，圖42示出了第5柵格結(jié)構(gòu)(具有長方形的單元和具有正方形的單元交替地且互相地正交，同時沿上下方向X并排)的相互配置關(guān)系的情況，圖43示出了第6柵格結(jié)構(gòu)(具有長方形的單元和具有正方形的單元交替地且互相地正交，同時沿左右方向Z并排)的相互配置關(guān)系的情況。此外，圖44示出了由八角形和四角形的第1組合結(jié)構(gòu)(在此，N層具有八角形，P層具有四角形)構(gòu)成的相互配置關(guān)系的情況，圖45示出了相當于與圖44的結(jié)構(gòu)相反結(jié)構(gòu)的、由八角形和四角形的第2組合結(jié)構(gòu)(在此，P層具有八角形，N層具有四角形)構(gòu)成的相互配置關(guān)系的情況。此外，圖46示出了各層8、9構(gòu)成第1三角形結(jié)構(gòu)的相互配置關(guān)系的情況(沿三角形的底邊的方向相當于左右方向Z)，與此不同，圖47示出了各層8、9構(gòu)成第2三角形結(jié)構(gòu)的相互配置關(guān)系的情況(沿三角形的底邊的方向相當于上下方向X)。此外，圖48示出了兩層8、9構(gòu)成第1四角島結(jié)構(gòu)(具有四角形，同時具有位于N層8的島中的P層9的各單位單元整體地存在于P層9中)的相互配置關(guān)系的情況，相反，圖49示出了兩層8、9構(gòu)成第2四角島結(jié)構(gòu)(具有四角形，同時具有位于P層9的島中的N層8的各單位單元整體地存在于N層8中)的相互配置關(guān)系的情況。再者，圖50示出了構(gòu)成第1圓型島結(jié)構(gòu)(具有圓形，同時具有位于N層8的島中的P層9的各單位單元整體地存在于P層9中)的相互配置關(guān)系的情況，相反，圖51示出了構(gòu)成第2圓型島結(jié)構(gòu)(具有四角形，同時具有位于P層9的島中的N層8的各單位單元整體地存在于N層8中)的相互配置關(guān)系的情況。此外，圖52示出了通過交替地在上下方向X和左右方向Z上配置由局部地看沿上下方向X延伸的N層8和P層9的條狀結(jié)構(gòu)構(gòu)成的第1單位單元和由局部地看沿左右方向Z延伸的N層8和P層9的條狀結(jié)構(gòu)構(gòu)成的第2單位單元而整體地構(gòu)成柵格狀的相互配置關(guān)系的一例。
以上詳細地公開并記述了本發(fā)明的實施例，但以上的記述只是例示了本發(fā)明可應(yīng)用的方面，本發(fā)明不限定于此。即，在不脫離本發(fā)明的范圍的范圍內(nèi)，可考慮對于已記述的方面的各種各樣的修正或變形例。
權(quán)利要求
1.一種絕緣柵型雙極晶體管，其特征在于具備具有第1主面和第2主面的第1導(dǎo)電類型的半導(dǎo)體襯底；絕緣柵型晶體管，在上述半導(dǎo)體襯底的上述第1主面?zhèn)壬闲纬桑以谄鋵?dǎo)通工作時，在從上述第1主面起朝向上述半導(dǎo)體襯底內(nèi)部形成的第2導(dǎo)電類型的基區(qū)內(nèi)具有上述第1導(dǎo)電類型的溝道；第1主電極，在上述第1主面上形成，而且在上述第1主面中與上述絕緣柵型晶體管的上述基區(qū)接觸；上述第1導(dǎo)電類型的第1半導(dǎo)體層，在上述半導(dǎo)體襯底的上述第2主面上形成，而且與上述絕緣柵型晶體管對置；上述第2導(dǎo)電類型的第2半導(dǎo)體層，在上述半導(dǎo)體襯底的上述第2主面上形成，而且與上述絕緣柵型晶體管對置；以及第2主電極，在上述第1半導(dǎo)體層上和上述第2半導(dǎo)體層上形成，上述第2主電極與上述第1半導(dǎo)體層和上述第2半導(dǎo)體層的界面與上述第1主面平行，上述第1主面與上述界面之間的厚度小于等于200μm，上述第1半導(dǎo)體層和上述第2半導(dǎo)體層的各自的厚度都小于等于2μm。
2.如權(quán)利要求1中所述的絕緣柵型雙極晶體管，其特征在于上述第1半導(dǎo)體層與上述第2主電極的第1界面對于上述界面的占有率為20％至70％。
3.如權(quán)利要求1中所述的絕緣柵型雙極晶體管，其特征在于上述第2半導(dǎo)體層與上述第2主電極的第2界面對于上述界面的占有率為30％至80％。
4.如權(quán)利要求1至3的任一項中所述的絕緣柵型雙極晶體管，其特征在于與上述第1主面平行且相當于上述第1半導(dǎo)體層和上述第2半導(dǎo)體層的排列方向的寬度方向上的上述第1半導(dǎo)體層的第1寬度與上述第2半導(dǎo)體層的第2寬度之和為50μm至200μm。
5.如權(quán)利要求1至4的任一項中所述的絕緣柵型雙極晶體管，其特征在于上述半導(dǎo)體襯底具備從上述基區(qū)與上述半導(dǎo)體襯底的界面起朝向上述半導(dǎo)體襯底內(nèi)部形成的上述第1導(dǎo)電類型的半導(dǎo)體層，上述半導(dǎo)體層具有比與上述半導(dǎo)體層構(gòu)成界面的上述半導(dǎo)體襯底的部分高的雜質(zhì)濃度。
6.一種變流電路，其特征在于具備權(quán)利要求1至5的任一項中所述的絕緣柵型雙極晶體管作為內(nèi)置了續(xù)流二極管的開關(guān)元件。
7.一種絕緣柵型雙極晶體管的制造方法，其特征在于在第1導(dǎo)電類型的半導(dǎo)體襯底的第1主面?zhèn)壬闲纬蒑OSFET單元，在形成上述MOSFET單元后的上述半導(dǎo)體襯底的第2主面內(nèi)從與上述MOSFET單元對置的區(qū)域起朝向上述半導(dǎo)體襯底內(nèi)部形成上述第1導(dǎo)電類型的第1半導(dǎo)體層和與上述第1半導(dǎo)體層鄰接的第2導(dǎo)電類型的第2半導(dǎo)體層，在形成了上述第1和第2半導(dǎo)體層的上述第2主面上形成與上述第1和第2半導(dǎo)體層接觸的第2主電極。
8.如權(quán)利要求7中所述的絕緣柵型雙極晶體管的制造方法，其特征在于在上述第1和第2半導(dǎo)體層形成后的上述半導(dǎo)體襯底中的上述第1主面上和上述第2主面上分別形成第1主電極和上述第2主電極。
9.如權(quán)利要求7或8中所述的絕緣柵型雙極晶體管的制造方法，其特征在于在上述MOSFET單元的形成后且在上述第1和第2半導(dǎo)體層的形成前，從上述第2主面?zhèn)绕鹧心ド鲜霭雽?dǎo)體襯底，將上述半導(dǎo)體襯底的厚度設(shè)定為小于等于200μm。
10.如權(quán)利要求9中所述的絕緣柵型雙極晶體管的制造方法，其特征在于在上述半導(dǎo)體襯底的研磨后且在上述第1和第2半導(dǎo)體層的形成前，在上述半導(dǎo)體襯底的上述第2主面?zhèn)炔糠稚闲纬沙蔀檠谀视脴擞浀耐共俊?br> 全文摘要
即使在1個芯片內(nèi)形成IGBT和續(xù)流二極管，也能良好地控制IGBT和二極管的二種電特性(導(dǎo)通電壓)。在續(xù)流二極管內(nèi)置型IGBT中，將研磨后的晶片厚度D設(shè)定為小于等于200μm，將陰極N+層8的厚度T8和P+集電極層9的厚度T9都設(shè)定為小于等于2μm。再者，將關(guān)于寬度方向X的陰極N+層8和P+集電極層9的寬度的和設(shè)定為大于等于50μm至小于等于200μm的范圍內(nèi)。此時，界面IF中P+集電極層9與集電極10的界面IF2所占的比例成為30％～80％的范圍內(nèi)的值。
文檔編號H01L21/336GK1577884SQ200410059229
公開日2005年2月9日 申請日期2004年6月9日 優(yōu)先權(quán)日2003年7月24日
發(fā)明者高橋英樹, 青野真司 申請人:三菱電機株式會社