專利名稱：半導體集成電路裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體集成電路裝置及其制造方法。
背景技術(shù)：
半導體集成電路裝置，如其中含有微調(diào)電路在內(nèi)的半導體集成電路裝置現(xiàn)已得到廣泛應(yīng)用，以便實現(xiàn)適當?shù)牟僮?，譬如設(shè)置電子電路功能/工作參數(shù)以及微調(diào)來自參考電壓發(fā)生電路的輸出電壓。
附

圖1示出其中含有此類微調(diào)電路在內(nèi)的半導體集成電路裝置的配置。特別是圖1示出了組成此半導體集成電路裝置的芯片的電路配置。
由圖1中標號30所示的半導體集成電路裝置包括根據(jù)外部輸入的數(shù)字信號來輸出模擬信號的芯片301(IC芯片)。雖然未示出，但此芯片安裝在一基片上，且?guī)в邪惭b在其上面的芯片301的基片制成組件以形成半導體集成電路裝置30。
如圖1所示，此芯片301包括數(shù)字電路32、第一模擬電路33、通信裝置(串行通信裝置)34、存儲器裝置35和模擬調(diào)整裝置36。
數(shù)字電路32處理由外部輸入的數(shù)字數(shù)據(jù)，以輸出數(shù)字信號，第一模擬電路33通過合適的裝置如D/A(數(shù)一模)轉(zhuǎn)換器來轉(zhuǎn)換由數(shù)字電路32所輸入的數(shù)字信號，以提供模擬信號。
通信裝置34控制存儲器裝置35以在其中寫入信息，也根據(jù)由外部所輸入的信息(數(shù)據(jù))或命令來控制存儲器裝置35予以斷開。串行通信裝置34根據(jù)串行協(xié)議諸如I2C(集成電路間協(xié)議)而加以控制。
存儲器裝置35保持由前述串行通信裝置34所輸出的信息，包括可燒斷的齊納二極管或由激光束來斷開的該類熔體(fuse-element)。
模擬調(diào)整裝置根據(jù)從上述存儲器35所輸入的信息產(chǎn)生一信號來調(diào)整第一模擬電路33。
在具有此類配置的芯片301中，串行通信裝置34、存儲器裝置35和模擬調(diào)整裝置36組成一特性調(diào)整裝置37(所謂微調(diào)電路)。如，在制造過程中的用于調(diào)整特性的過程(檢驗過程)中，特性調(diào)整裝置37微調(diào)第一模擬電路33的特性。
日本公開特許平8-204582盡管在圖1的上述情況下，半導體集成電路裝置30由單個芯片301組成，但建議用多個片芯片來構(gòu)成一個半導體集成電路裝置(即，多片半導體集成電路裝置)。
由多個芯片組成的多片半導體集成電路裝置的建議是基于以下設(shè)想提出的，即，多片半導體集成電路裝置能輸出大電壓，即，所謂的大幅度電壓，而這是單片組成的半導體集成電路裝置不能輸出的。
顯示器裝置如液晶顯示器裝置和功率裝置如馬達可以是一種連接于此半導體集成電路裝置的輸出側(cè)的負載，它需要大幅度電壓，來驅(qū)動。
圖2示出由多片芯片組成的半導體集成電路裝置(多片半導體集成電路裝置)的電路配置。尤其是，圖2示出組成半導體集成電路裝置的多片芯片的電路配置。
此外，圖2示出多片半導體集成電路裝置的電路配置，如由二片芯片(第一芯片401和第二芯片402)組成的所謂二合一型多片半導體集成電路裝置40。
多片半導體集成電路裝置40包括如上所述的第一芯片401和第二芯片402。雖未示出，但第一芯片和第二芯片401，402安裝在同一基片上，和帶有安裝在其上面的第一和第二芯片401、402的基片制成為組件以形成多片半導體集成電路裝置40。
第一芯片401適于根據(jù)數(shù)字輸入產(chǎn)生模擬信號。而第二芯片402適于放大或變換由第一芯片401輸入的模擬信號的電位以輸出變換后的模擬信號，以根據(jù)所驅(qū)動的負載取得模擬特性。
第一芯片401包含與圖1所示的芯片301相似的數(shù)字電路42、第一模擬電路43、通信裝置(串行通信裝置)44、存儲器裝置45和第一模擬調(diào)整裝置46。
如上所述，數(shù)字電路42適于處理由外部所輸入的數(shù)字數(shù)據(jù)以輸出一數(shù)字信號。第一模擬電路43適于通過合適的裝置如D/A(數(shù)一模)轉(zhuǎn)換器把由數(shù)字電路42所輸入的數(shù)字信號轉(zhuǎn)換為模擬信號。
串行調(diào)整裝置44適于根據(jù)如上所述的由外部所輸入的信息或命令來控制將信息寫入存儲器裝置45并控制存儲器裝置45的斷開。串行調(diào)整裝置44是在上述的一系列協(xié)議如，I2C(集成電路間協(xié)議)的控制下進行工作。
存儲器裝置45保持由上述串行通信裝置44所輸出的信息，并輸出來自串行通信裝置44的信息至第一模擬調(diào)整裝置46。存儲器裝置45包含一可燒斷的齊納二極管(zapping Zener diode)或一種可由激光束加以斷開的熔體，如上所述。
如上所述，模擬調(diào)整裝置46根據(jù)由前述存儲器裝置45所輸入所信息產(chǎn)生一信號以調(diào)整第一模擬電路43。
按照具有此類配置的第一芯片401，在制造過程中用于調(diào)整特性的過程(檢驗過程)中，此過程以后再述，對第一模擬電路43予以微調(diào)。
另一方面，第二芯片402包含第二模擬電路53、通信裝置(串行通信裝置)54、存儲器裝置55、第二模擬調(diào)整裝置56和參考電壓/電流發(fā)生裝置58。
第二模擬電路53適于放大或變換模擬信號的電位并驅(qū)動負載，以獲得基于產(chǎn)品技術(shù)規(guī)范的特性的模擬信號。參考電壓/電流發(fā)生裝置58適于產(chǎn)生輸出至外部的模擬信號的參考電壓或參考電流。
當至輸出側(cè)的模擬特性是基本特性時，人們習慣在芯片輸出側(cè)設(shè)置參考電壓/電流發(fā)生電路。
串行通信裝置54、存儲器裝置55、和第二模擬調(diào)整裝置56是與第一芯片401的相似，故不需詳述。
按照具有此類配置的第二芯片402，在制造過程中用于調(diào)整特性的過程(檢驗過程)中，此過程以后再述，對第二模擬電路53的特性加以微調(diào)。
在具有此類配置的第一和第二芯片401、402分別由檢驗過程進行檢驗后，第一和第二芯片401、402制成為組件以形成多芯片半導體集成電路裝置40。
在第一芯片401檢驗過程中，如第一模擬電路43的特性由上述的設(shè)在第一芯片401中的串行通信裝置44、存儲器裝置45和第一模擬調(diào)整裝置47等組成的特性調(diào)整裝置47來進行微調(diào)。
在第二芯片402的檢驗過程中，例如，第二模擬電路53的特性由設(shè)在第二芯片402中的串行通信裝置54、存儲器裝置55、和第二模擬調(diào)整裝置56等組成的特性調(diào)整裝置57來進行微調(diào)。
然而，按照上述的制造過程，因為帶有第一和第二芯片401、402安裝在其上面的基片是在分開進行用于進行此類微調(diào)處理的檢驗過程后，再制成組件以形成多片半導體集成電路裝置40，故難以取得成品技術(shù)規(guī)范的高精度模擬特性。
更具體地，當帶有第一和第二芯片401、402安裝在其上面的基片制成組件，并用樹脂模盤技術(shù)(resin mold technique)形成多片半導體集成電路裝置40時，例如，用于模擬電路中的元件特性由于模盤應(yīng)力而發(fā)生波動，因此在多片半導體集成電路裝置40，如上述的具有復雜形狀的多片集成電路裝置中的第一和第二模擬電路43，53的特性也會發(fā)生波動。
更具體地，因為帶有安裝在其上面的第一和第二芯片的基片是在特性以如上所述的方式通過合適的方法如微調(diào)處理加以調(diào)整后，再制成組件以形成多片半導體集成電路裝置40，如果上述基片制成組件，并使用樹脂模盤技術(shù)形成上述多片半導體集成電路裝置40，則雖然特性已經(jīng)調(diào)整，但如此制造的多片半導體集成電路裝置40的模擬特性會因模盤應(yīng)力而發(fā)生復雜多變的波動。
在半導體集成電路裝置制成為成品之前，模擬特性的波動是不可預測的。因而，如上所述，要取得成品技術(shù)規(guī)范的高精度模擬特性是相當困難的。
在前述檢驗過程時的微調(diào)處理中，因為第一和第二模擬電路43、44是由分別設(shè)置在第一和第二芯片401、402的特性調(diào)整裝置47、57來分別加以微調(diào)的，所以微調(diào)處理所需的時間就增加，與此同時，檢驗過程所需的時間也增加了。
那么，例如，當半導體集成電路裝置是由三個以上芯片組成時，則微調(diào)處理所需的時間就增加很多。在這種情況下，檢驗過程所需的時間也增加了，這樣，多片半導體集成電路裝置40的制造成本也不可避免地增加了。
此外，特別是，因為根據(jù)所驅(qū)動的負載，需要第二芯片402具有高的耐受壓，故而不可避免地要增加元件諸如晶體管的尺寸。在這種趨勢下，當?shù)诙酒?02是通過在基片上安裝大量的部件諸如模擬調(diào)整裝置54、存儲器裝置55和串行通信裝置56等來構(gòu)成時，第二芯片402的面積增加得相當多，因而作為多片半導體集成電路裝置40的芯片面積也增加了。
結(jié)果，這種多片半導體集成電路裝置40的制造成本增加，因此，在多片集成電路裝置40仍處于基片狀態(tài)的條件下，微調(diào)芯片402，要取得高于調(diào)整參考電壓值時所取得的精度是困難的。

發(fā)明內(nèi)容
鑒于前述方面，本發(fā)明的目的是提供一種具有能調(diào)整多片芯片特性、配置簡單的半導體集成電路裝置。
本發(fā)明是另一目的是提供一種制造半導體集成電路裝置的方法，該裝置能使模擬特性具有如成品技術(shù)規(guī)范的高精度，且此方法還能減少檢驗過程所需的時間。
按照本發(fā)明一個方面，提供一種具有多片芯片的半導體集成電路裝置，且此裝置制成組件。此半導體集成電路裝置包括只設(shè)在多片芯片中的一片芯片上的特性調(diào)整裝置用于調(diào)整多片芯片的特性。
按照上述的本發(fā)明，在具有多片芯片安裝在其上面并制成組件的半導體集成電路裝置中，只在多片芯片中的一個部分的芯片設(shè)有特性調(diào)整裝置用來調(diào)整多片芯片的特性，所以不是一片芯片外，而是其它未設(shè)有特性調(diào)整裝置的芯片的特性也可由設(shè)在一個部分的芯片上的特性調(diào)整裝置來加以調(diào)整。
又，因為組成半導體集成電路裝置的多片芯片中，除了一部分的芯片外，未設(shè)有特性調(diào)整裝置，所以此半導體集成電路裝置在配置方面得以簡化。
按照本發(fā)明另一方面，提供一種制造帶有多片芯片安裝于其上的半導體集成電路裝置且此裝置制成如組件的方法。該制造方法包括安裝包含設(shè)有特性調(diào)整裝置的芯片和不設(shè)特性調(diào)整裝置的芯片在內(nèi)的多片芯片并把這些芯片制成為組件以形成半導體集成電路裝置的過程，以及通過使用特性調(diào)整裝置來調(diào)整設(shè)有特性調(diào)整裝置的芯片的特性和不設(shè)特性調(diào)整裝置的芯片的特性的過程。
按照上述本發(fā)明，制造具有多片芯片的半導體集成電路裝置并將此裝置制成組件的方法包括安裝包含設(shè)有特性調(diào)整裝置的芯片和其上未設(shè)調(diào)整裝置的芯片在內(nèi)的多片芯片以使它們制成組件來形成半導體集成電路裝置的過程，以及隨后的調(diào)整設(shè)有特性調(diào)整裝置的芯片和未設(shè)特性調(diào)整裝置的芯片的特性的過程，例如當這些芯片采用樹脂模盤技術(shù)(resin mold technique)制成為組件，并形成半導體集成電路裝置時，即使有關(guān)特性由于模盤應(yīng)力之類的影響而發(fā)生波動，這種特性的波動也可在隨后的芯片特性調(diào)整過程中加以調(diào)整。
更具體的，不論在芯片制成為組件時所產(chǎn)生的如模盤應(yīng)力(mold stress)的影響如何，仍可取得半導體集成電路裝置產(chǎn)品的高精度特性。
此外，與由在每個芯片上設(shè)有特性調(diào)整裝置來調(diào)整各自的特性的情況相比較，調(diào)整特性所需的時間可以減少。
附圖簡述圖1所示的示意方塊圖是現(xiàn)有技術(shù)的半導體集成電路裝置的電路配置；圖2所示的示意方塊圖是現(xiàn)有技術(shù)的由多片芯片組成的多片半導體集成電路裝置的電路配置；圖3所示的示意方塊圖是本發(fā)明一實施例的多片半導體集成電路裝置的電路配置；和圖4是在解釋按照本發(fā)明一實施例制造多片半導體集成電路裝置的制造方法時作為參考的流程圖。
具體實施例方式
下面將參照附圖描述本發(fā)明一實施例的半導體集成電路裝置和制造此類半導體集成電路裝置的方法。
圖3示出按照本發(fā)明一實施例的半導體集成電路裝置。
特別是，圖3示出按照本發(fā)明組成半導體集成電路裝置的多片芯片的電路配置。
由圖3中標號1一般標示的半導體集成電路裝置是由2片芯片組成的半導體集成電路裝置(第一芯片101和第二芯片102)，即，所謂“二合一”型多片半導體集成電路裝置1。雖未示出，這些第一和第二芯片101、102是安裝在同一基片上，例如，帶有安裝在其上面的第一芯片和第二芯片的基片制成為組件以形成多片半導體集成電路裝置1。
如圖3所示，第一芯片101適于根據(jù)來自外部的數(shù)字輸入來輸出模擬信號，第二芯片102適于放大或變換由第一芯片101所輸出的模擬信號的電位作為模擬信號。
第一芯片101包括數(shù)字電路2，用于處理由外部輸入的數(shù)字數(shù)據(jù)以輸出數(shù)字信號，第一模擬電路3通過合適的裝置如D/A(數(shù)一模)轉(zhuǎn)換器用于把由數(shù)字電路2所輸入的數(shù)字信號轉(zhuǎn)換為模擬信號。
在第一芯片101中，第一模擬電路3的特性在制造過程中的微調(diào)處理中加以調(diào)整(即，微調(diào))，此過程以后再述，即，在特性調(diào)整的過中(所謂檢驗過程)。
另一方面，第二芯片102包括第二模擬電路13，用于放大或變換由第一芯片101的第一模擬電路3所輸入的模擬信號的電位，以及參考電壓/電流發(fā)生電路18，用于產(chǎn)生輸出至外部的模擬輸出的參考電壓或參考電流，還包括第三模擬電路23。
在第二芯片102中，在制造過程中所執(zhí)行的微調(diào)處理中對第二模擬電路13的特性加以調(diào)整(即，微調(diào))，此過程以后再述，即，在特性調(diào)整的過程中(所謂“檢驗過程”)。
然后，按照本實施例，特別的是，在第一和第二芯片101、102中，只有第一芯片101設(shè)有所謂特性調(diào)整裝置7，用于調(diào)整第二芯片的第二模擬電路13的特性以及第一芯片的第一模擬電路3的特性。
更具體地，在由多片芯片組成的半導體集成電路裝置中，并不是每個芯片都設(shè)有特性調(diào)整裝置7，按照本實施例，只有一片芯片設(shè)有特性調(diào)整裝置7。
在只設(shè)置在第一芯片101中的特性調(diào)整裝置7包括通信裝置(串行通信裝置)4、存儲器裝置5和模擬電路調(diào)整裝置6，并在如上所述的制造過程中微調(diào)第一芯片101的第一模擬電路3的模擬特性和第二芯片102的第二模擬電路13的模擬特性。
串行通信裝置4在存儲器裝置5寫入信息，這方面以后再述，并根據(jù)由外部輸入的信息(數(shù)據(jù))或命令來控制存儲器裝置5的斷開操作。此串行通信裝置4是在一系列協(xié)議如I2C(集成電路間協(xié)議)的控制下進行工作的。
存儲器裝置5保持由前述串行通信裝置4所寫入于其中的信息或把寫入的信息輸出至模擬調(diào)整裝置6，以后再述。
例如，此存儲器裝置5包括至少一個熔體來在電氣上斷開自己，斷開熔體的功率是受控制的，例如以便在制造第一芯片101過程中處于元件的額定值范圍內(nèi)，所以第一芯片101的其他元件特性不會受到損害。此存儲器裝置5具有的另一功能是試驗性地輸出調(diào)整信息而不改變?nèi)垠w的狀態(tài)。
模擬調(diào)整裝置6根據(jù)由前述存儲器裝置5所輸出的信息輸出一信號以調(diào)整第一模擬電路3的特性和第二模擬電路13的特性。
由特性調(diào)整裝置7所產(chǎn)生的輸出(即，由模擬電路調(diào)整裝置6所產(chǎn)生的輸出)用于調(diào)整安裝在第一芯片101上的第一模擬電路3的特性和調(diào)整安裝在第二芯片102上第三模擬電路23和參考電壓/電流發(fā)生裝置18的特性。在此情況下，模擬調(diào)整裝置6根據(jù)(正比例地)由參考電壓/電流發(fā)生裝置18所產(chǎn)生的參考電壓/電流而產(chǎn)生輸出，由此模擬調(diào)整裝置6所產(chǎn)生的輸出用于調(diào)整第一模擬電路3的特性。
又，由模擬調(diào)整裝置6所產(chǎn)生的輸出通過第一模擬電路3用于調(diào)整第二芯片102的第二模擬電路13的特性。
按照本實施例的多片半導體集成電路裝置1，在組成多片半導體集成電路裝置的第一和第二芯片中，因為只有第一芯片101設(shè)有特性調(diào)整裝置7，用于調(diào)整設(shè)在第一芯片101的第一模擬電路3的特性、設(shè)在第二芯片102上第二模擬電路13的特性、第三模擬電路23的特性和參考電壓/電流發(fā)生裝置18的特性，所以與第一和第二芯片各自設(shè)有特性調(diào)整裝置的半導體集成電路裝置相比較，第二芯片102在配置上得以簡化。
雖然因為要求第二芯片具有高的耐受壓而不可避免的使第二芯片增加其元件的尺寸，但從第二芯片102中除去特性調(diào)整裝置，因此第二芯片在配置上可簡單化，第二芯片的面積也減小了。
因此，有可能減小半導體集成電路裝置的面積。
盡管按照上述實施例，數(shù)字電路2是安裝在多片半導體集成電路裝置的第一芯片101上，但數(shù)字電路2并不總是需要安裝在第一芯片101上。
盡管除了第二模擬電路13之外，如上所述，第三模擬電路23安裝在第二芯片102上，但第三模擬電路不總是需要安裝在第二芯片102上。
接下來，下面將參照圖4的流程圖來描述按照本發(fā)明一實例的制造半導體集成電路裝置的方法。
在此實例中，讓我們來描述制造具有圖3所示的配置的由芯片101、102所組成的多片半導體集成電路裝置的情況。
就圖4而言，讓我們從帶有特性調(diào)整裝置7的芯片(第一芯片101)和不帶有特性調(diào)整裝置7的芯片(第二芯片102)已經(jīng)形成的階段來開始敘述此制造方法。
參照圖4，在操作開始后，首先，在第1步，帶有特性調(diào)整裝置7的第一芯片和不帶特性調(diào)整裝置7的第二芯片安裝在同一基片上。
第一和第二芯片101、102在助如用于調(diào)整特性的微調(diào)處理的檢驗過程中，在它們可微調(diào)的范圍內(nèi)已作了檢驗，此過程以后再述。換言之，在后面所述的檢驗過程中，只有那些應(yīng)當微調(diào)的芯片被安裝在基片上。
如圖4所示，在第2步，第一和第二芯片101、102安裝于其上的基片被制成組件以形成多片半導體集成電路裝置1。
更具體地，具有第一和第二芯片101、102安裝在其上面的基片通過芯片鍵合附著到組件的引線支架上。然后，在第一和第二芯片101、102的電極通過引線鍵合互連至引線上后，此基片通過樹脂模盤技術(shù)制成為組件以形成多片半導體集成電路裝置1。
然后，按照本實例，特別是，在如上所述的半導體集成電路裝置1已形成后，控制進入步驟3，在此，進行諸如用于調(diào)整特性的微調(diào)處理等檢驗程序。
更具體地，如上所述，在組成多片半導體集成電路裝置1的第一和第二芯片中，將要微調(diào)的第一和第二模擬電路3、13由微調(diào)處理進行微調(diào)(細調(diào))。
在此情況下，按照本實施例，第一芯片101的第一模擬電路3和第二芯片的第二模擬電路13都通過使用由串行通信裝置4、存儲器裝置5和模擬調(diào)整裝置6等所組成的特性調(diào)整裝置7來加以微調(diào)。
更具體地，在只設(shè)在第一芯片101的特性調(diào)整裝置7中，調(diào)整信息(存儲器編程數(shù)據(jù))根據(jù)由外部輸入至第一芯片的數(shù)字數(shù)據(jù)通過串行通信裝置4和存儲器裝置5輸入至模擬調(diào)整裝置6，這樣，來自第二芯片102的模擬輸出的誤差可落在所希望的值內(nèi)。之后，如果調(diào)整信息確定了，則，進行諸如斷開相應(yīng)的熔體的微調(diào)處理，信息被寫入存儲器裝置5中。
根據(jù)輸入至模擬調(diào)整裝置6的調(diào)整信息，由模擬調(diào)整裝置6所產(chǎn)生的輸出用于調(diào)整安裝在第一芯片101上第一模擬電路的特性，也用于調(diào)整第三模擬電路23的特性和安裝在第二芯102上參考電壓/電流發(fā)生裝置18的特性。在此情況下，模擬調(diào)整裝置6根據(jù)(成正比例地)由參考電壓/電流發(fā)生裝置18所產(chǎn)生的模擬參考電壓產(chǎn)生輸出，此模擬調(diào)整裝置6所產(chǎn)生的輸出用于微調(diào)第一模擬電路3。
此外，由模擬調(diào)整裝置6所產(chǎn)生的輸出用于通過第一模擬電路3來微調(diào)在第二芯片102上的第二模擬電路13。
之所以只設(shè)在第一芯片101的特性調(diào)整裝置7能夠在微調(diào)第一芯片101第一模擬電路3的同時微調(diào)第二芯片102上設(shè)有的第二模擬電路，其原因是，不象第一模擬電路3具有產(chǎn)生模擬信號的功能，第二模擬電路13具有放大或變換來自第一模擬電路3的輸出的電位的功能，所以在第二模擬電路13的特性中，必須調(diào)整的誤差(必須加以微調(diào)的誤差)可轉(zhuǎn)換成第一模擬電路3的誤差。因而多片半導體集成電路裝置1的設(shè)計要使得由第二模擬電路13所調(diào)整的誤差范圍可包括第一模擬電路3的誤差和第二模擬電路13的誤差的總量。
對設(shè)在第一和第二芯片101、102的第一和第二模擬電路3、13的微調(diào)處理完成后，此檢驗程序也結(jié)束。
之后，多片半導體集成電路裝置1將由合適的測試如特性測試進行進一步測試。
按照本實施例的上述半導體集成電路裝置的制造方法，因為在帶有第一芯片和第二芯片101、102安裝于其上面的基片制成為組件以形成多片半導體集成電路裝置1產(chǎn)品之后，對設(shè)在第一和第二芯片101、102的第一和第二模擬電路進行微調(diào)，例如，當在上述基片制成組件以形成多片半導體集成電路裝置1的過程中使用樹脂模盤技術(shù)時，即使有關(guān)特性受到諸如模盤應(yīng)力的影響而波動，這些特性的波動可在隨后的過程，譬如調(diào)整特性的過程中得以調(diào)整。
換言之，不管基片在制成組件時所產(chǎn)生的模盤應(yīng)力如何影響，仍可取得作為成品所形成的半導體集成電路裝置的高精度的特性。
又，因為第一芯片101上第一模擬電路3的模擬特性和第二芯片102上第二模擬電路13的模擬特性都由只設(shè)在第一芯片101的特性調(diào)整裝置7來進行微調(diào)，所以，與在各個第一和第二芯片上進行微調(diào)理的情況相比較，微調(diào)處理所需的時間可以減少。
因為微調(diào)處理所需時間可以減少，如上所述，所以用于進行微調(diào)處理的檢驗過程所需的時間也可減少。
例如，當半導體集成電路裝置由許多片芯片組成時，則微調(diào)處理所需的時間可顯著減少，因此，檢驗過程所需的時間也減少相當多。
盡管以上描述的是具有數(shù)字數(shù)據(jù)從外部輸入至第一芯片101和模擬數(shù)據(jù)從第二芯片輸出的這種配置的多片半導體集成電路裝置1，但本發(fā)明不限于此，具有上述配置的多片半導體集成電路裝置1可以改進為具有模擬數(shù)據(jù)從外部輸入至第二芯片102而數(shù)字數(shù)據(jù)由第一芯片101輸出的一種配置的半導體集成電路裝置。
盡管以上只描述了由2片芯片組成的半導體集成電路裝置，但本發(fā)明不限于此，組成半導體集成電路裝置的芯片數(shù)量不限于2片，而是可以在3片以上。此外，當半導體集成電路裝置由很多芯片組成時，一些芯片(可能是多片芯片)可設(shè)有特性調(diào)整裝置。
按照本發(fā)明的半導體集成電路裝置，因為只有多片芯片中一些芯片設(shè)有特性調(diào)整裝置，故與每個芯片都設(shè)有特性調(diào)整裝置的情況相比較，此半導體集成電路裝置在配置上可簡化。結(jié)果，有可能可取得尺寸減小的半導體集成電路裝置。
特別是，因為由于需要高耐受壓而要增加元件尺寸的芯片可以除去特性調(diào)整裝置，故它能減小芯片面積。
又，按照本發(fā)明的半導體集成電路裝置的制造方法，即使當特性由諸如模盤應(yīng)力的影響而變化時，作為半導體集成電路裝置成品，不論諸如制模應(yīng)力的影響如何，仍可取得高精度特性。
又，例如，與在每個芯片上調(diào)整特性的情況相比較，則用于調(diào)整特性所需的時間能減少。結(jié)果，制造半導體集成電路裝置所需的時間也能減少。
又，當半導體集成電路裝置由許多片芯片組成時，則調(diào)整特性所需的時間可以減少相當多。因而，能夠顯著地減少制造半導體集成電路裝置所需的時間。
在參照附圖描述本發(fā)明較佳實例后，可以理解，本發(fā)明不限于該確定的實施例，各種變化和改進在其中都可由本行業(yè)技術(shù)人員在不脫離如所附權(quán)利說明書中限定的本發(fā)明的精神和范圍條件下都可加以實施。
權(quán)利要求
1.一種具有多片芯片的半導體集成電路裝置，所述裝置制成組件，其特征在于，它包括特性調(diào)整裝置，只設(shè)在所述多片芯片中的一片芯片上，用于調(diào)整所述多片芯片的特性。
2.如權(quán)利要求1所述的半導體集成電路裝置，其特征在于，所述特性調(diào)整裝置包括通信裝置、存儲器裝置和調(diào)整裝置，所述通信裝置根據(jù)由外部輸入的信息來控制所述存儲器裝置，所述存儲器裝置保持由所述通信裝置所輸入的所述信息并輸出所述信息至所述調(diào)整裝置，所述調(diào)整裝置根據(jù)由所述存儲器裝置所輸出的所述信息輸出調(diào)整特性的信號。
3.如權(quán)利要求2所述的半導體集成電路裝置，其特征在于，所述存儲器裝置包括至少一個熔體。
4.一種制造具有多片芯片安裝于其上并制成組件的半導體集成電路裝置的方法，其特征在于，包括以下步驟一種用于安裝包括設(shè)有特性調(diào)整裝置的芯片和未設(shè)所述調(diào)整裝置的芯片在內(nèi)的多片芯片，并把所述芯片制成組件以形成半導體集成電路裝置的過程；和一種用于通過使用所述特性調(diào)整裝置來調(diào)整具有所述特性調(diào)整裝置的芯片特性和不具有所述特性調(diào)整裝置的芯片的特性。
5.如權(quán)利要求4所述的制造半導體集成電路裝置的方法，其特征在于，所述特性調(diào)整裝置包括通信裝置、存儲器裝置和調(diào)整裝置，所述通信裝置根據(jù)由外部輸入的信息來控制所述存儲器裝置，所述存儲器裝置保持由所述通信裝置所輸入的所述信息并輸出所述信息至所述調(diào)整裝置，所述調(diào)整裝置根據(jù)由所述存儲器裝置所輸出的所述信息來輸出調(diào)整特性的信號。
6.如權(quán)利要求5所述的制造半導體集成電路裝置的方法，其特征在于，所述存儲器裝置包括至少一個熔體。
全文摘要
一種制造具有多片芯片安裝于其上的半導體集成電路裝置的方法，半導體集成電路裝置制成組件。該制造方法包括安裝包含設(shè)有特性調(diào)整裝置7的芯片101和未設(shè)特性調(diào)整裝置7的芯片在內(nèi)的多片芯片的過程、把這些芯片制成組件以形成半導體集成電路裝置1的過程、以及隨后用于通過使用特性調(diào)整裝置7調(diào)整具有特性調(diào)整裝置7的芯片101的特性和不具有特性調(diào)整裝置7的芯片102的特性的過程。按照本發(fā)明的一種制造半導體集成電路裝置的方法可以使模擬特性達到產(chǎn)品技術(shù)規(guī)范的高精度，并且能減少檢驗過程所需的時間。
文檔編號H01L21/822GK1536641SQ20041003239
公開日2004年10月13日 申請日期2004年4月2日 優(yōu)先權(quán)日2003年4月3日
發(fā)明者瀨上雅博 申請人:索尼株式會社