專利名稱：半導(dǎo)體記憶元件及其記憶胞編程方法和罩幕式只讀存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體制造方法，且特別是涉及一種半導(dǎo)體記憶元件(memory device)及其記憶胞編程方法和罩幕式只讀(read-only)存儲(chǔ)器。
背景技術(shù)：
隨著信息變革不斷展開，計(jì)算機(jī)與其它數(shù)字系統(tǒng)的數(shù)目與能力也持續(xù)增加。而典型數(shù)字系統(tǒng)的普遍與基本的元件(element)是內(nèi)存(記憶體，存儲(chǔ)器，以下稱為內(nèi)存)。因此，對于持續(xù)較快速、較密以及較低花費(fèi)的內(nèi)存的需求仍舊持續(xù)不衰退。
通常計(jì)算機(jī)內(nèi)存有兩種一種是隨機(jī)存取內(nèi)存(random accessmemories)或稱RAMs以及另一種是只讀存儲(chǔ)器或稱ROMs。資料可寫入一隨機(jī)存取內(nèi)存并從其中輕易讀取。資料也可以利用一般操作從一只讀存儲(chǔ)器中被讀取。但是，如同“只讀存儲(chǔ)器”的名稱一樣，資料不是在內(nèi)存最初程序化之后就不能寫入一只讀存儲(chǔ)器中，就是用特殊的通訊協(xié)議(protocol)將操作寫入其中，而這種作法相當(dāng)罕見。
只讀存儲(chǔ)器通常是建立于場效電晶體(field-effect transistor，簡稱FET)記憶胞上。在單一電晶體(晶體管)只讀記憶胞中，電晶體的閘極作為控制閘極(control gate)用以存取記憶胞，而電晶體則結(jié)合記憶胞的儲(chǔ)存與存取功能。程序化到一特定記憶胞中的數(shù)字值(digital value)是記憶胞的相對啟始電壓(threshold voltage)與傳統(tǒng)上用以程序化包含記憶胞的元件的函數(shù)。記憶胞的啟始電壓是依據(jù)記憶胞的電晶體的通道(channel)的摻雜(doping)。舉例來說，如果摻雜增加電晶體的啟始電壓，則摻雜記憶胞的電晶體將置于關(guān)(OFF)的狀態(tài)。如果在程序化中傳統(tǒng)上將OFF狀態(tài)表示為“1”的二元值，則一只讀記憶元件(存儲(chǔ)元件)的摻雜記憶胞將被以二元“1”值編碼，同時(shí)未被摻雜的記憶胞將被以二元“0”值編碼。
摻雜是指將不同粒子(如摻質(zhì)原子)引入一半導(dǎo)體基底。而摻質(zhì)原子的引入通常是在一被控制的方式(controlled manner)中被實(shí)行的，以摻雜半導(dǎo)體基底的預(yù)先定義區(qū)(predefined area)至一具有所需濃度的必須的深度。為調(diào)整電晶體啟始電壓所進(jìn)行的摻雜通常是利用離子植入法(ionimplantation)，其是一種植入摻質(zhì)離子到電晶體通道區(qū)中的制程。(離子植入摻雜技術(shù)當(dāng)然也用于半導(dǎo)體制程中的其它目的，譬如常用于場效電晶體的源極與汲極區(qū)的摻雜。)用離子植入法施行的摻雜是藉由加速所需離子到一預(yù)先定義能量，再用離子沖撞一目標(biāo)半導(dǎo)體材料，以將離子埋置于此材料中。而植入的離子的濃度可藉由離子加速器(accelerator)電波電流(beam current)與離子植入時(shí)間來控制。在一只讀記憶芯片元件的編碼(coding)期間，離子植入所需的時(shí)間將使芯片元件的制造所需時(shí)間加長，因而增加只讀記憶芯片的單位成本(unit cost)。再者，離子植入編碼步驟將增加制程的復(fù)雜度(complexity)與伴隨而來的成本。而且在記憶元件的離子植入編碼期間，多種擴(kuò)散相關(guān)問題(diffusion-related problem)也會(huì)由通道區(qū)的摻雜引起。
擴(kuò)散是由于粒子有從一相對高粒子濃度的區(qū)域移動(dòng)到相對低粒子濃度的區(qū)域的傾向的一種自然程序。在離子植入編碼期間的擴(kuò)散可使其相對擴(kuò)散，以控制具有一高度精確的摻雜(植入)范圍。而超出所欲范圍的摻質(zhì)粒子的存在可能導(dǎo)致記憶胞的效能有不想要的改變，例如相鄰的埋入式源極/汲極區(qū)之間的擊穿電壓(punch-through voltage)降低，以及也可能改變相鄰記憶胞的編碼。為了避免這些潛在的有害結(jié)果，需將記憶胞做得夠大以避免植入離子的大濃度擴(kuò)散到會(huì)影響制造出的半導(dǎo)體記憶元件的功效(performance)與可靠度(reliability)的區(qū)域中。大尺寸當(dāng)然是電路小型化(miniaturization)與單位成本的大敵。此外，電路的開關(guān)速度(switching speed)也會(huì)隨著個(gè)別電晶體的尺寸的增加而降低。
因此，現(xiàn)有習(xí)知技術(shù)存在有使用于只讀記憶元件制造的更快、更簡單與更不貴的制程的需求。而且，也存有同時(shí)能縮小個(gè)別記憶胞大小與增加記憶元件密度及操作頻率的一只讀記憶元件編碼制程的需求。
有鑒于上述現(xiàn)有的只讀記憶元件存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型的半導(dǎo)體記憶元件及其記憶胞編程方法和罩幕式只讀存儲(chǔ)器，使其更具有實(shí)用性。經(jīng)過不斷的研究、設(shè)計(jì)，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的只讀記憶元件存在的缺陷，而提供一種新的記憶元件的記憶胞編程方法，所要解決的技術(shù)問題是使其達(dá)到同時(shí)能縮小個(gè)別記憶胞大小與增加記憶元件密度及操作頻率的一只讀記憶元件編碼制程的需求，從而更加適于實(shí)用，且具有產(chǎn)業(yè)上的利用價(jià)值。
本發(fā)明的另一目的在于，提供一種具有記憶胞的記憶元件的編程方法，所要解決的技術(shù)問題是使其能夠同時(shí)縮小個(gè)別記憶胞大小與增加記憶元件密度及操作頻率。
本發(fā)明的再一目的在于，提供一種記憶元件的編程方法，所要解決的技術(shù)問題是使其同時(shí)具有縮小個(gè)別記憶胞大小與增加記憶元件密度及操作頻率的功效。
本發(fā)明的還一目的在于，提供一種半導(dǎo)體記憶元件，所要解決的技術(shù)問題是使其制造的更快、更簡單與成本更少。
本發(fā)明的還一目的在于，提供一種罩幕式只讀存儲(chǔ)器，所要解決的技術(shù)問題是使其較現(xiàn)有習(xí)知技術(shù)存在有使用于只讀記憶元件制造的更快、更簡單與更不貴的制程的需求。而且，也存有同時(shí)能縮小個(gè)別記憶胞大小與增加記憶元件密度及操作頻率的一只讀記憶元件編碼制程的需求。
本發(fā)明的還一目的在于，提供一種記憶元件，所要解決的技術(shù)問題是使其制造的更快、更簡單與更不貴。
本發(fā)明的還一目的在于，提供一種記憶元件的編程方法，所要解決的技術(shù)問題是使其同時(shí)能縮小個(gè)別記憶胞大小與增加記憶元件密度及操作頻率。
本發(fā)明的還一目的在于，提供一種記憶元件，所要解決的技術(shù)問題是使其同時(shí)能縮小個(gè)別記憶胞大小與增加記憶元件密度及操作頻率。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種記憶元件的記憶胞編程方法，其包括以下步驟在數(shù)個(gè)記憶胞的一第一部分的數(shù)個(gè)部分上選擇性沉積隔絕層，同時(shí)在該些記憶胞的一第二部分的數(shù)個(gè)部分上不沉積隔絕層，以便編程該記憶元件。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的一種記憶元件的記憶胞編程方法，其中所述的該些部分為電極。
前述一種記憶元件的記憶胞編程方法，其中所述的該些部分為通道。
前述的一種記憶元件的記憶胞編程方法，其中所述的該些部分為多數(shù)個(gè)閘極電極。
前述的一種記憶元件的記憶胞編程方法，其中該些記憶胞是電晶體；多數(shù)個(gè)字元(字符)線延伸于該些閘極電極上；該些記憶胞的該第一部分的該些閘極電極不與該些字元線相連；以及該些記憶胞的該第二部分的該些閘極電極與該些字元線相連。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種具有記憶胞的記憶元件的編程方法，其中該些記憶胞與相對的多數(shù)個(gè)字元線連接配置，該方法包括只連接該些記憶胞中的一預(yù)定部分與其相對的該些字元線以及不連接該些記憶胞中的其余部分與其相對的該些字元線。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的一種具有記憶胞的記憶元件的編程方法，其中該些記憶胞中的該預(yù)定部分不是失效的；以及該些記憶胞中的其余部分是失效的。
前述的一種具有記憶胞的記憶元件的編程方法，其中多數(shù)個(gè)絕緣層配置于相對不連接的該些記憶胞與其相對的該些字元線之間，而不存在于連接的該些記憶胞與其相對的該些字元線之間。
前述的一種具有記憶胞的記憶元件的編程方法，其中每一記憶胞包括一電晶體，具有兩源極/汲極區(qū)以及一閘極；以及該些絕緣層配置于相對不連接的該些記憶胞的該些閘極與其相對的該些字元線之間。
前述的一種具有記憶胞的記憶元件的編程方法，其中所述的記憶元件的所有該些記憶胞具有大致相同的啟始電壓。
前述的一種具有記憶胞的記憶元件的編程方法，其中所述的記憶元件的所有該些記憶胞都不是離子植入編碼的。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種具有記憶胞的記憶元件的編程方法制造的記憶元件，該記憶元件包括多數(shù)個(gè)字元線；以及多數(shù)個(gè)記憶胞，與相對的多數(shù)個(gè)字元線連接配置，其中該些記憶胞具有一預(yù)定部分與一其余部分，該些記憶胞中的該預(yù)定部分與其相對的該些字元線連接以及該些記憶胞中的該其余部分與其相對的該些字元線不連接。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種記憶元件的編程方法，其包括藉由電性隔絕多數(shù)個(gè)預(yù)定記憶胞與該記憶元件的多數(shù)個(gè)字元線，使該記憶元件的該些預(yù)定記憶胞失效，藉以使該記憶元件的非失效的該些記憶胞不與相對的該些字元線隔絕或是與相對的該些字元線有較小范圍的隔絕，其中該些預(yù)定記憶胞在其它方面可與該記憶元件的相對的該些字元線相連。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的一種記憶元件的編程方法，其中相對于一字元線的該些記憶胞中的一第一部分是失效的以及相對于該字元線的該些記憶胞中的一第二部分不是失效的。
前述的一種記憶元件的編程方法，其中所述的多數(shù)個(gè)絕緣層配置于該些失效記憶胞的通道與其相對的該些字元線之間，而不存在于該些非失效記憶胞的通道與其相對的該些字元線之間。
前述的一種記憶元件的編程方法，其中每一記憶胞包括一電晶體，具有兩源極/汲極區(qū)以及一閘極；該些絕緣層配置于該些失效記憶胞的該些閘極與其相對的該些字元線之間；以及該些絕緣層沒有配置于該些非失效記憶胞的該些閘極與其相對的該些字元線之間。
前述的一種記憶元件的編程方法，其更包括以下步驟提供一基底，具有一第一表面；在該基底的該第一表面上產(chǎn)生一介電層；在該介電層上形成大致平行的多數(shù)個(gè)條狀堆疊層，每一條狀堆疊層包括形成于一閘極電極層上的一可棄層，每一條狀堆疊層的該閘極電極層是配置于該介電層上；在該基底中形成多數(shù)個(gè)源極/汲極區(qū)，每一源極/汲極區(qū)相鄰于該基底的該第一表面，其中每一條狀堆疊層是配置于一對相鄰的該些源極/汲極區(qū)之間；在該介電層上形成多數(shù)個(gè)第一間隙壁，每一第一間隙壁是配置于兩相鄰的該些條狀堆疊層之間；圖案化該些條狀堆疊層，以形成配置于該介電層上的多數(shù)個(gè)閘極電極以及配置于該閘極電極上的多數(shù)個(gè)可棄柱，其中有部分該些條狀堆疊層被去除以產(chǎn)生多數(shù)個(gè)縫隙；在該些縫隙中形成多數(shù)個(gè)第二間隙壁；去除該些可棄柱，以形成多數(shù)個(gè)開口，暴露出該些閘極電極；形成一圖案化罩幕，以根據(jù)編碼覆蓋相對該記憶元件的多數(shù)個(gè)主動(dòng)碼位置的該些閘極電極；以及其中失效的該些預(yù)定記憶胞更包括根據(jù)編碼在相對該記憶元件的多數(shù)個(gè)非主動(dòng)碼位置的該閘極電極上沉積多數(shù)個(gè)絕緣層，去除該圖案化罩幕，再形成連接相對該些主動(dòng)碼位置的該些閘極電極的多數(shù)個(gè)字元線，每一字元線垂直配置于該些源極/汲極區(qū)，而該些閘極電極對應(yīng)于電性隔絕于該些字元線的該些非主動(dòng)碼位置。
前述的一種記憶元件的編程方法，其中部分該些第一間隙壁在圖案化期間被去除；以及該些第二間隙壁的形成包括形成該些第二間隙壁至少代替被去除的部分該些第一間隙壁。
前述的一種記憶元件的編程方法，其中大致平行的該些條狀堆疊層的形成包括形成多數(shù)個(gè)多晶硅閘極電極層以及多數(shù)個(gè)氮化硅可棄層；該些絕緣層的沉積包括旋涂二氧化硅絕緣層；該圖案化罩幕的形成包括形成一圖案化光阻層；該些第一間隙壁的形成包括形成多數(shù)個(gè)第一二氧化硅間隙壁；以及該些第二間隙壁的形成包括形成多數(shù)個(gè)第二二氧化硅間隙壁。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種記憶元件的編程方法制造的記憶元件，該記憶元件包括多數(shù)個(gè)字元線；以及多數(shù)個(gè)預(yù)定記憶胞，與該些字元線電性隔絕，其中該些預(yù)定記憶胞在其它方面可與該記憶元件的相對的該些字元線相連。
本發(fā)明的目的及解決其技術(shù)問題又采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種記憶元件的編程方法制造的記憶元件，該記憶元件包括一基底，具有一第一表面；一介電層，配置于該基底的該第一表面上；多數(shù)個(gè)閘極電極，配置于該介電層上，其中該些閘極電極之間有多數(shù)個(gè)縫隙；多數(shù)個(gè)源極/汲極區(qū)，配置于該基底中并相鄰于該基底的該第一表面，其中每一閘極電極是配置于一對相鄰的該些源極/汲極區(qū)之間；多數(shù)個(gè)第一間隙壁，配置于該介電層上，每一第一間隙壁是配置于兩相鄰的該些閘極電極之間；多數(shù)個(gè)第二間隙壁，形成在該些縫隙中；一圖案化罩幕，根據(jù)編碼覆蓋相對該記憶元件的多數(shù)個(gè)主動(dòng)碼位置的該些閘極電極；以及多數(shù)個(gè)字元線，配置于該些源極/汲極區(qū)并連接相對該些主動(dòng)碼位置的該些閘極電極，而該些閘極電極對應(yīng)于電性隔絕于該些字元線的該些非主動(dòng)碼位置。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種半導(dǎo)體記憶元件，其藉由在該元件的電晶體記憶胞的閘極電極上選擇性沉積多數(shù)個(gè)絕緣層進(jìn)行編碼。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種罩幕式只讀存儲(chǔ)器，其包括一基底；多數(shù)個(gè)埋入式汲極，位于該基底中；一介電層，配置于該基底上，該介電層具有多數(shù)個(gè)開口，暴露出該罩幕式只讀存儲(chǔ)器的多數(shù)個(gè)碼位置；多數(shù)個(gè)閘極，配置于該些開口中；多數(shù)個(gè)絕緣層，配置于被選的該些閘極上，其是位于該罩幕式只讀存儲(chǔ)器的多數(shù)個(gè)非讀取碼位置上；以及多數(shù)個(gè)字元線，配置于該些開口與該介電層上，其中該些字元線垂直于該些埋入式汲極。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種記憶元件，其藉由存在于多數(shù)個(gè)記憶胞的一第一部分的數(shù)個(gè)部分上的多數(shù)個(gè)絕緣層以及不存在于該些記憶胞的一第二部分的數(shù)個(gè)對應(yīng)部分上的此種絕緣層進(jìn)行編碼。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的一種記憶元件，其中所述的該些部分為電極。
前述的一種記憶元件，其中所述的該些部分為通道。
前述一種記憶元件，其中所述的該些部分為多數(shù)個(gè)閘極電極。
前述一種記憶元件，其中該些記憶胞是電晶體；多數(shù)個(gè)字元線延伸于該些閘極電極上；該些記憶胞的該第一部分的該些閘極電極不與該些字元線相連；以及該些記憶胞的該第二部分的該些閘極電極與該些字元線相連。
前述一種記憶元件，其更包括第一型多數(shù)載子的一基底，該基底包括一第一表面以及平行伸長的多數(shù)個(gè)埋入式源極/汲極區(qū)相鄰于該第一表面，該些源極/汲極區(qū)具有第二型多數(shù)載子；一介電閘層，配置于該基底的該第一表面上；以及多數(shù)個(gè)導(dǎo)電字元線，位于該些記憶胞的該第一部分與該第二部分的該些閘極電極；其中該些記憶胞的該第一部分與該第二部分的該些閘極電極是在該介電閘層上配置成多數(shù)個(gè)行與多數(shù)個(gè)列，每一行配置于兩相鄰的該些源極/汲極區(qū)之間以及該些列大致垂直于該些行，每一閘極電極配置于一不同的碼位置上以及包括一第一結(jié)束面相鄰于該介電閘層與一第二結(jié)束面相對該第一結(jié)束面，而該些絕緣層是配置于該些記憶胞的該第一部分的該些閘極電極的該第二結(jié)束面上，該些記憶胞的該第一部分的該些閘極電極相對于該記憶元件的多數(shù)個(gè)非主動(dòng)碼位置以及該些記憶胞的該第二部分的該些閘極電極相對于該記憶元件的多數(shù)個(gè)主動(dòng)碼位置，該些字元線則是連接該些記憶胞的該第二部分的該些閘極電極且電性隔絕于該些記憶胞的該第一部分的該些閘極電極。
前述的一種記憶元件，其中該些閘極電極包括多晶硅；多數(shù)個(gè)間隙壁，包括二氧化硅，配置于該些閘極電極之間；以及一封裝材料，覆蓋該些字元線、該些閘極電極以及該些間隙壁。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種記憶元件的編程方法，該記憶元件包括具有至少一終端極的多數(shù)個(gè)可編程記憶胞，該些可編程記憶胞包含至少一選定記憶胞，該方法包括以下步驟在該選定記憶胞的該至少一終端極上沉積一隔絕層；以及在該些可編程記憶胞上形成一導(dǎo)電層，以便編程該記憶元件。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種記憶元件，其包括多數(shù)個(gè)可編程記憶胞，每一該些可編程記憶胞具有至少一第一終端極；至少一選定的可編程記憶胞，該選定的可編程記憶胞具有至少一第二終端極；一電性絕緣層，位于該第二終端極上；以及一導(dǎo)電層，該導(dǎo)電層與該第一終端極形成電性連結(jié)并與該第二終端極電性隔離。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，為了達(dá)到前述發(fā)明目的，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明提出一種罩幕式只讀存儲(chǔ)器，藉由在元件的電晶體記憶胞的閘極電極上選擇性沉積數(shù)個(gè)絕緣層進(jìn)行編碼。本發(fā)明在此揭露的還包括一種以一二元碼(binary code)編程的記憶元件的制造方法以及最終的記憶元件。一介電層產(chǎn)生于一半導(dǎo)體基底的一表面上。而大致平行的數(shù)個(gè)條狀堆疊層(strip-stacked layer)形成于介電層上。每一條狀堆疊層包括位于介電層上的一多晶硅閘極電極層以及在閘極電極層上的一可棄氮化硅層(disposable silicon nitrde layer)。而在相鄰表面的基底中摻雜有數(shù)個(gè)源極/汲極區(qū)，且源極/汲極區(qū)是為使每一條狀堆疊層配置于一對相鄰的源極/汲極區(qū)之間而設(shè)置的。數(shù)個(gè)第一間隙壁是沉積于兩相鄰的條狀堆疊層之間的介電層上。條狀堆疊層則被圖案化形成配置于介電層上的多晶硅閘極電極以及配置于閘極電極上的可棄氮化硅柱(pillar)。因?yàn)橛胁糠謼l狀堆疊層在圖案化條狀堆疊層期間被去除，所以產(chǎn)生一些縫隙(trench)。這些縫隙中被形成的第二間隙壁填滿，而可棄柱被去除，以暴露出其下的閘極電極。有一圖案化罩幕形成于記憶元件上，以根據(jù)預(yù)定碼(predeterminedcode)覆蓋相對記憶元件的主動(dòng)碼位置(active code position)的閘極電極，同時(shí)使非主動(dòng)碼(inactive code)位置暴露出來。之后，絕緣二氧化硅層藉由罩幕中的開口沉積于暴露出的多晶硅閘極電極上，再去除罩幕。然后，在記憶元件上沉積一導(dǎo)體材料，并將其圖案化成為垂直于源極/汲極區(qū)的字元線。
字元線接觸并內(nèi)連接相對主動(dòng)碼位置的閘極電極，而絕緣層則防止字元線接觸非主動(dòng)碼位置的閘極電極。因此，記憶元件經(jīng)由隔絕層的選擇性沉積進(jìn)行編碼。由于不用離子植入來進(jìn)行編碼，所以可加大制程寬裕度以及大幅縮減只讀存儲(chǔ)器的尺寸。記憶元件在封裝(package)上也就更趨金屬化及壓縮。
在此描述的任一特征或是特征的結(jié)合均包含在本發(fā)明所提供的特征中，而且從上下文、說明書所描述以及熟悉該項(xiàng)技術(shù)者的知識可明顯獲知上述特征的結(jié)合并不互相矛盾。
經(jīng)由上述可知，本發(fā)明的制造罩幕式只讀記憶元件的方法，包括在一基底上成長一介電層。在介電層上形成條狀堆疊層，每一條狀堆疊層有一多晶硅與一氮化硅層。而在條狀堆疊層之間的基底中形成源極/汲極區(qū)，再在條狀堆疊層之間沉積間隙壁。之后，圖案化條狀堆疊層成閘極，其是配置于每一碼位置上，且有數(shù)個(gè)氮化硅可棄柱配置于閘極上。接著，在閘極間隙壁上形成額外的間隙壁。然后，去除氮化硅可棄柱，以暴露出閘極。之后，根據(jù)想要的編碼形成一罩幕覆蓋主動(dòng)碼位置，再經(jīng)由罩幕在暴露出的閘極上沉積絕緣層。當(dāng)罩幕去除后，形成內(nèi)連于無絕緣層的閘極的字元線。
借由上述技術(shù)方案，本發(fā)明半導(dǎo)體記憶元件及其記憶胞編程方法和罩幕式只讀存儲(chǔ)器至少具有以下優(yōu)點(diǎn)因?yàn)楸景l(fā)明在記憶元件的編碼期間不需要進(jìn)行離子植入，所以所需的總制造時(shí)間將會(huì)縮短，并且減少記憶芯片的單位成本。再者，因?yàn)楸景l(fā)明省略離子植入的步驟，所以還能簡化制程的復(fù)雜度(complexity)與降低成本。而且，由于本發(fā)明在記憶元件的編碼期間不采取離子植入步驟，所以將不會(huì)遭遇現(xiàn)有的多種擴(kuò)散相關(guān)問題，并且能進(jìn)一步將記憶胞縮小，同時(shí)增加電路的開關(guān)速度。
綜上所述，本發(fā)明特殊結(jié)構(gòu)的半導(dǎo)體記憶元件及其記憶胞編程方法和罩幕式只讀存儲(chǔ)器，達(dá)到了同時(shí)能縮小個(gè)別記憶胞大小與增加記憶元件密度及操作頻率的一只讀記憶元件編碼制程的需求，能夠同時(shí)縮小個(gè)別記憶胞大小與增加記憶元件密度及操作頻率，同時(shí)具有縮小個(gè)別記憶胞大小與增加記憶元件密度及操作頻率的功效，而且制造的更快、更簡單與成本更少，較現(xiàn)有習(xí)知技術(shù)存在有使用于只讀記憶元件制造的更快、更簡單與更不貴的制程的需求。而且，也存有同時(shí)能縮小個(gè)別記憶胞大小與增加記憶元件密度及操作頻率的一只讀記憶元件編碼制程的需求，同時(shí)縮小了個(gè)別記憶胞大小與增加記憶元件密度及操作頻率，其具有上述諸多的優(yōu)點(diǎn)及實(shí)用價(jià)值，并在同類產(chǎn)品中未見有類似的結(jié)構(gòu)設(shè)計(jì)公開發(fā)表或使用而確屬創(chuàng)新，其不論在結(jié)構(gòu)上或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，從而更加適于實(shí)用，而具有產(chǎn)業(yè)的廣泛利用價(jià)值，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實(shí)施，以下以本發(fā)明的較佳實(shí)施例并配合附圖詳細(xì)說明如后。


圖1是在元件的制造過程中的早期階段期間的一種罩幕式可編程只讀記憶元件的上視示意圖，其中有一介電閘氧化層形成于一基底上、平行的數(shù)個(gè)條狀堆疊層形成于介電閘氧化層上以及位于基底中的源極/汲極區(qū)。
圖2是圖1的元件的A-A剖面示意圖。
圖3是在元件的制造過程中的一階段期間的只讀記憶元件的上視示意圖，其中有數(shù)個(gè)第一氧化間隙壁形成于元件上。
圖4是圖3的元件的A-A剖面示意圖。
圖5是在元件的制造過程中的一階段期間的只讀記憶元件的上視示意圖，其中條狀堆疊層被圖案化，以形成數(shù)個(gè)多晶硅閘極電極以及配置于閘極電極上的數(shù)個(gè)氮化硅可棄柱。
圖6是圖5的元件的A-A剖面示意圖。
圖7是在元件的制造過程中的一階段期間的只讀記憶元件的上視示意圖，其中氮化硅可棄柱被去除，以提供到達(dá)多晶硅閘極電極的入口。
圖8是圖7的元件的A-A剖面示意圖。
圖9是在元件的制造過程中的一階段期間的只讀記憶元件的上視示意圖，其中供應(yīng)一圖案化光阻分辨罩幕。
圖10是圖9的元件的A-A剖面示意圖。
圖11是在元件的制造過程中的一階段期間的只讀記憶元件的上視示意圖，其中經(jīng)由圖案化光阻分辨罩幕中的開口沉積絕緣層于暴露出的閘極電極上。
圖12是圖11的元件的A-A剖面示意圖。
圖13是在元件的制造過程中的一階段期間的只讀記憶元件的上視示意圖，其中圖案化光阻分辨罩幕被去除以及有數(shù)個(gè)沉積的字元線內(nèi)連于元件的無隔絕閘極電極。
圖14是圖13的元件的A-A剖面示意圖。
100記憶元件(記憶元件)110基底120源極/汲極區(qū) 130閘氧化層139條狀結(jié)構(gòu) 140條狀堆疊層140A閘極柱 141溝渠142多晶硅層 142A多晶硅閘極電極
144可棄層 144A可棄氮化硅柱150第一氧化間隙壁 150A第一氧化部分160第二氧化間隙壁 170開口180編碼光阻罩幕 190絕緣層200字元線(字元線)具體實(shí)施方式
以下結(jié)合附圖及較佳實(shí)施例，對依據(jù)本發(fā)明提出的半導(dǎo)體記憶元件及其記憶胞編程方法和罩幕式只讀存儲(chǔ)器其具體實(shí)施方式
、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。
以下將詳細(xì)描述本發(fā)明的較佳實(shí)施例，并以附圖作例子。而在圖示與說明書中相同或類似的標(biāo)號是指相同或相似的部位。請注意圖示均為簡化的形成而非精確的比率。在此僅用于方便與清楚的目的而揭露的描述，即方向上的用語如上、下、前、后、左、右等都是用來描述圖標(biāo)的，而非用以限定本發(fā)明。
雖然在此揭露某一實(shí)施例，但此一實(shí)施例只是用于舉例而不是用來作限定。而之后的描述雖然是詳述舉例用的實(shí)例，但在本發(fā)明的技術(shù)方案實(shí)質(zhì)精神和范圍內(nèi)當(dāng)可作各種的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視申請專利范圍所界定為準(zhǔn)。而且在此描述的方法與結(jié)構(gòu)并沒有包含完整的記憶元件制程。本發(fā)明可利用各種現(xiàn)有技術(shù)來實(shí)施，在實(shí)施方式中所述的只是為了提供理解本發(fā)明之用。而且，本發(fā)明的某些步驟還可按照各種順序來施行。因此，這種制造步驟的順序不是用以限定本發(fā)明。舉例來說，本發(fā)明的應(yīng)用性遍及一般的半導(dǎo)體元件與制程。不過，為說明之用，以下將描述一只讀(read-only)記憶元件及在一半導(dǎo)體基底上制造此種元件的方法。
圖1是在制造過程期間的一種罩幕式只讀記憶元件100的結(jié)構(gòu)上視示意圖。圖2則是記憶元件100的結(jié)構(gòu)剖面示意圖，其剖面是沿圖1中A-A線垂直剖面的。基底110可以是p型或n型多數(shù)載子(majority carrier)摻雜半導(dǎo)體材料，其是取決于記憶元件100的電晶體是設(shè)計(jì)成有n通道或p通道組態(tài)(configuration)。在此描述中，假設(shè)基底是p型半導(dǎo)體材料，但是在此描述的方法也同樣可做一些修正而應(yīng)用于如一n型基底上的元件的制作。
單晶硅(monocrystalline silicon)可作為基底的半導(dǎo)體材料。其它非限定的可能的候選材料包括多晶硅以及III-V族化合物半導(dǎo)體。而準(zhǔn)備基底的制造方式可包括以下步驟，如槽形成(tub formation)、隔離(isolation)以及預(yù)通道摻雜(preliminary channel doping)。為形成一槽，用適當(dāng)?shù)碾s質(zhì)(impurity)摻雜空白的基底。之后，例如形成一場氧化物(field oxide)以隔開記憶胞的多個(gè)電晶體的主動(dòng)區(qū)，來完成電路隔絕。此外，在制程期間可在基底上沉積一相當(dāng)薄的墊氧化層用以保護(hù)基底。
在圖示的實(shí)施例中，在基底100上成長介電閘氧化層130。閘氧化層130可包括譬如是用熱氧化法(thermal oxidation)形成的二氧化硅(SiO2)，熱氧化法包含干O2氧化法與濕或蒸汽(H2O)氧化法。閘氧化層130也可利用化學(xué)氣相沉積(chemical vapor deposition，簡稱CVD)方法沉積于基底100上，例如低壓或次大氣壓化學(xué)氣相沉積(LPCVD或SACVD)。在圖示的實(shí)施例中，閘氧化層130的厚度可在30埃到150埃的范圍中，而在一獨(dú)特實(shí)例中的厚度是約30埃。氧化層130可利用既有的技術(shù)先形成一單層，再進(jìn)行蝕刻以產(chǎn)生覆蓋個(gè)別記憶胞或其部分區(qū)域的部位，其可例如覆蓋于電晶體的通道區(qū)或是較大的區(qū)域。前述的氧化層130的蝕刻可在閘極電極(gate electrode)形成之后施行。在一修改的實(shí)施例中，可改變蝕刻或省略不做。在很多種用以蝕刻氧化層130的蝕刻方法(或是記憶元件100制程的其它步驟)之中例如是濕式蝕刻、干式電漿蝕刻以及反應(yīng)離子蝕刻。
圖示標(biāo)示為140的是形成于基底100與閘氧化層130的聯(lián)合體(combination)上的數(shù)個(gè)大致平行的條狀堆疊層(strip-stackedlayer)。條狀堆疊層140是配置于介電閘氧化層130上并且互相平行。再者，每一條狀堆疊層140包括兩個(gè)不同層一是多晶硅層142、一是可棄層(disposable layer)144。在此所舉的例子的可棄層144包括氮化硅(silicon nitride)。
多晶硅層142與可棄層144可藉由不同的步驟沉積。在圖示的實(shí)施例中，可用低壓化學(xué)氣相沉積形成厚度在500埃到2000埃的范圍的多晶硅層142，而在一獨(dú)特實(shí)例中的厚度是約600埃。在圖示實(shí)施例中，可用如熱、電漿與低壓化學(xué)氣相沉積方法的化學(xué)氣相沉積方法在多晶硅層142上形成可棄層144?？蓷墝?44的厚度在600埃到3000埃的范圍中，而在一獨(dú)特實(shí)例中的厚度是約1000埃。
然后，用n型離子摻雜基底110的相對位置，譬如用n型離子進(jìn)行離子植入至基底110中，以在基底110中產(chǎn)生數(shù)個(gè)平行的源極/汲極區(qū)120，其中n型離子如砷(arsenic)或磷(phosphorous)。源極/汲極區(qū)120的摻雜可如下。一絕緣層如二氧化硅先利用如化學(xué)氣相沉積法沉積在有記憶元件100的晶圓上。在圖示的實(shí)施例中，絕緣層的厚度在約1000埃到5000埃的范圍中，而在一獨(dú)特實(shí)例中的厚度是約1600埃。之后，圖案化并蝕刻去除形成有源極/汲極區(qū)120的區(qū)域的絕緣層。而可棄層144也許可以作為蝕刻制程的絕緣層用。絕緣層的圖案化制程可用現(xiàn)有習(xí)知技術(shù)中的微影制程來做。(之后將較詳細(xì)描述微影制程技術(shù)。)在暴露出源極/汲極區(qū)120后，用合適的雜質(zhì)進(jìn)行摻雜。隨后去除剩下的絕緣層，例如在一溶劑中洗去。而所采用的摻雜技術(shù)可包括一離子植入制程，其中可棄層144可作為一離子植入罩幕。然后，一回火制程如快速熱回火(rapid thermal annealing)用以活化摻雜的雜質(zhì)。而埋入式源極/汲極區(qū)120就作為記憶元件100的位線(bitline)。
接下來，在基底110上形成數(shù)個(gè)第一氧化間隙壁150。圖3與圖4顯示形成第一氧化間隙壁150之后的記憶元件100，圖3是記憶元件100的上視示意圖，圖4則是圖3的記憶元件100的A-A剖面示意圖。第一氧化間隙壁150較佳為藉由任何適合的氧化方法、化學(xué)氣相沉積或是其它半導(dǎo)體制程中的既有方法形成的氧化物材料如二氧化硅。請參閱圖3與圖4所示，第一氧化間隙壁150大部分或較佳為全部占住條狀堆疊層140之間的空間。在圖示實(shí)施例中，第一氧化間隙壁150的厚度在約800埃到3000埃的范圍中，而在一獨(dú)特實(shí)例中第一氧化間隙壁150的厚度大約等于條狀堆疊層140的厚度。在一實(shí)施例中，在第一氧化間隙壁150的沉積之后，利用任何合適的制程將其平坦化至其高度與可棄層144一樣，以便形成一相當(dāng)平的頂面。
在接下來的步驟中，圖案化條狀堆疊層140以形成數(shù)個(gè)閘極柱(gatepillar)140A。為了簡化，可同時(shí)去除部分第一氧化間隙壁150，留下第一氧化間隙壁150的剩余第一氧化部分150A。尤其是，請參閱圖5與圖6所示，圖案化從圖3與圖4而來包括一相當(dāng)平坦的頂面的最終結(jié)構(gòu)，以形成方向大致垂直于源極/汲極區(qū)120的條狀結(jié)構(gòu)(strip)139。這次的圖案化制程造成定義條狀結(jié)構(gòu)139的溝渠141，其中每一條狀結(jié)構(gòu)139包括數(shù)個(gè)閘極柱140A與數(shù)個(gè)第一氧化部分150A。每個(gè)閘極柱140A包括一多晶硅閘極電極142A以及位于多晶硅閘極電極142A上的一可棄氮化硅柱144A。在圖示的實(shí)施例中，多晶硅閘極電極142A位于每一碼位置(code position)上。他們形成記憶元件100的記憶胞的電晶體的閘極電極，且電晶體的通道被定義于多晶硅閘極電極142A底下。而形成多晶硅閘極電極142A與氮化硅柱144A的步驟可包括在對配有罩幕的記憶元件100曝光于一光源之后應(yīng)用一閘極形狀光阻圖案罩幕，并且進(jìn)行閘極形狀罩幕的顯影。(在此或在本文別處，用以曝光一光阻罩幕的光源不需要是可見光源；此種光源位在電磁波譜的不同部位，舉例來說，光源可以是紫外光或X光射線。當(dāng)然，對于一些罩幕化學(xué)性質(zhì)來說，曝光制程可用一粒子束施行。)然后，爐內(nèi)烘烤(oven-bake)記憶元件100，以使閘極形狀光阻罩幕更抗后烘蝕刻(post-bake etching)。接著，蝕刻記憶元件100，以去除閘極形狀光阻罩幕的暴露區(qū)域或未暴露的區(qū)域，這取決于光阻是正或負(fù)型。如此圖案化閘極形狀光阻罩幕以便覆蓋住將來的閘極柱140A，同時(shí)暴露出條狀堆疊層140的剩余部位。記憶元件100之后可藉由干式蝕刻去除條狀堆疊層140的部位，其需從圖3所示的記憶元件100中被去除以制造出閘極柱140A。而閘極形狀光阻罩幕可藉由后續(xù)的濕式蝕刻暴露出可棄氮化硅柱144A的頂面。
在多晶硅閘極電極142A、可棄氮化硅柱144A以及第一氧化部分150A的剩余部位上形成數(shù)個(gè)第二氧化間隙壁160。在一較佳實(shí)施例中，第二氧化間隙壁160延伸方向大致垂直于埋入式源極/汲極區(qū)120，并且填入圖案化多晶硅閘極電極142A期間被去除的條狀堆疊層140部位后于記憶元件100中所留下的空隙(void)。而圖案化第二氧化間隙壁160的方法可用與圖案化多晶硅閘極電極142A時(shí)相同的閘極形狀光阻罩幕。另外，也可用另一個(gè)微影制程形成的罩幕。而第二氧化間隙壁160可由傳統(tǒng)的化學(xué)氣相沉積如大氣壓力、低壓或電漿化學(xué)氣相沉積成長一氧化材料如二氧化硅而得。在圖示的實(shí)施例中，第二氧化間隙壁160的厚度在約1600埃到3000埃的范圍中，而在一實(shí)例中的厚度約等于第一氧化間隙壁150的厚度。
轉(zhuǎn)到參閱圖7與圖8所示，氮化硅柱144A被去除至多晶硅閘極電極142A上。在圖示的實(shí)施例中，氮化硅柱144A可藉由一蝕刻制程被去除如經(jīng)由一第三光阻罩幕進(jìn)行干式蝕刻。然后第三光阻罩幕會(huì)被濕式蝕刻去除或在一合適的溶劑中沖洗掉。然后數(shù)個(gè)開口170會(huì)因此產(chǎn)生于氮化硅柱144A的位置，以暴露出閘極電極142A以及使其在后續(xù)制程容易進(jìn)入(accessible)。
關(guān)于只讀記憶元件100的記憶胞的編碼，可在記憶元件100上形成一編碼光阻罩幕180。然后將具有編碼光阻罩幕180的記憶元件100經(jīng)由一編碼圖案(coding pattern)暴露在一光源下。前述是與圖案化條狀堆疊層140的步驟有關(guān)，光源可以是位在電磁波譜的不同部位的光或甚至是粒子射源，如紫外光源、X光射線或一粒子束。在圖示的實(shí)施例中，編碼光阻罩幕180是暴露于一紫外光源。在編碼光阻罩幕180顯影后編碼圖案會(huì)覆蓋住相對主動(dòng)碼位置(active code position)如real的閘極電極142A，其中主動(dòng)碼位置譬如是連接至字元線的碼位置。而非主動(dòng)碼位置(inactive codeposition)如non-real碼位置會(huì)呈現(xiàn)不連接的且仍舊暴露出來。圖案化編碼光阻罩幕180，以便依照要被編程入記憶元件100的碼選擇主動(dòng)與非主動(dòng)碼位置。
之后，編碼光阻罩幕180經(jīng)由顯影、爐內(nèi)烘烤以及蝕刻或沖洗，以去除不想要的光阻殘留。請參閱圖9與圖10所示，顯示具有最終圖案化編碼光阻罩幕180的記憶元件100。如同之前的圖組，圖9是記憶元件100的上視示意圖，而圖10是圖9的記憶元件100的A-A剖面示意圖。之后，經(jīng)由開口170在暴露出的閘極電極142A上沉積數(shù)個(gè)絕緣層(insulatinglayer)190，以避免暴露出的閘極在后續(xù)金屬處理制程期間連接到字元線。在圖示的實(shí)施例中，圖案化光阻罩幕180覆蓋除了有絕緣層190沉積于上的暴露出的閘極以外的所有記憶胞。這個(gè)步驟將顯示于圖11與圖12。
絕緣層190可包括二氧化硅、氮化硅、氮氧化硅或一聚合材料。在圖示的實(shí)施例中，絕緣層190包括二氧化硅，且使用一旋涂(spin-on coating)方法沉積的。在旋涂方法期間，沉積材料是用一溶劑混合的并且旋涂于旋轉(zhuǎn)的目標(biāo)上。之后，可將溶劑吹掉并固化沉積層，例如用爐內(nèi)烘烤或激光加熱，以留下沉積材料層。應(yīng)用圖案化光阻罩幕180以便依照要被編程入記憶元件100的碼選擇主動(dòng)與非主動(dòng)碼位置。
圖案化光阻罩幕180之后被從記憶元件100去除，例如用溶劑清洗、灰化(ashing)或使光阻罩幕180接觸一研磨墊并旋轉(zhuǎn)此墊。接著，在元件上沉積一導(dǎo)體材料，以連接閘極電極142A至數(shù)個(gè)字元線200。圖案化字元線200，例如用經(jīng)標(biāo)準(zhǔn)微影技術(shù)圖案化的一字元線罩幕選擇性沉積，就像之前所描述的各種蝕刻與圖案化制程。而字元線200的形成將在圖13與圖14中進(jìn)行說明。根據(jù)本發(fā)明的一方面，字元線200并非與所有閘極電極142A電性相連。只有那些未被絕緣層190保護(hù)的閘極電極142A會(huì)連接至字元線200。閘極電極142A相當(dāng)于沉積有絕緣層190的碼位置，而與字元線200電性隔絕。因此記憶元件100不用離子植入來進(jìn)行編碼。
在圖示的實(shí)施例中，可用鋁作為字元線200的導(dǎo)體材質(zhì)。也可使用額外的材料作為可能的內(nèi)聯(lián)機(jī)候選材料，如銅、金、銀、鎢與鈦。也可適于采用這些導(dǎo)體材料與其它導(dǎo)體材料的各種合金。導(dǎo)體材料可形成于字元線中，如使用電漿沉積、旋涂沉積以及蒸鍍技術(shù)。最后，編碼的記憶元件100更可被金屬處理與封裝到一玻璃、塑料、陶瓷或其它適當(dāng)?shù)牟牧现小?br> 鑒于前述，熟悉此技藝者應(yīng)可了解本發(fā)明的方法能有助于記憶元件如在一集成電路中的罩幕式可編程(mask-programmable)只讀記憶元件的形成，而未使用離子植入制程。然而，應(yīng)注意離子植入制程仍可使用于制程中的其它用途。因此，本發(fā)明的范圍當(dāng)視申請專利范圍所界定而可延伸到例如具有通道摻雜的個(gè)別記憶胞的元件。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種記憶元件的記憶胞編程方法，其特征在于其包括以下步驟在數(shù)個(gè)記憶胞的一第一部分的數(shù)個(gè)部分上選擇性沉積隔絕層，同時(shí)在該些記憶胞的一第二部分的數(shù)個(gè)部分上不沉積隔絕層，以便編程該記憶元件。
2.根據(jù)權(quán)利要求1所述的記憶元件的記憶胞編程方法，其特征在于其中所述的該些部分為電極。
3.根據(jù)權(quán)利要求1所述的記憶元件的記憶胞編程方法，其特征在于其中所述的該些部分為通道。
4.根據(jù)權(quán)利要求1所述的記憶元件的記憶胞編程方法，其特征在于其中所述的該些部分為多數(shù)個(gè)閘極電極。
5.根據(jù)權(quán)利要求4所述的記憶元件的記憶胞編程方法，其特征在于其中該些記憶胞是電晶體；多數(shù)個(gè)字元線延伸于該些閘極電極上；該些記憶胞的該第一部分的該些閘極電極不與該些字元線相連；以及該些記憶胞的該第二部分的該些閘極電極與該些字元線相連。
6.一種具有記憶胞的記憶元件的編程方法，其特征在于其中該些記憶胞與相對的多數(shù)個(gè)字元線連接配置，該方法包括只連接該些記憶胞中的一預(yù)定部分與其相對的該些字元線以及不連接該些記憶胞中的其余部分與其相對的該些字元線。
7.根據(jù)權(quán)利要求6所述的具有記憶胞的記憶元件的編程方法，其特征在于其中該些記憶胞中的該預(yù)定部分不是失效的；以及該些記憶胞中的其余部分是失效的。
8.根據(jù)權(quán)利要求6所述的具有記憶胞的記憶元件的編程方法，其特征在于其中多數(shù)個(gè)絕緣層配置于相對不連接的該些記憶胞與其相對的該些字元線之間，而不存在于連接的該些記憶胞與其相對的該些字元線之間。
9.根據(jù)權(quán)利要求8所述的具有記憶胞的記憶元件的編程方法，其特征在于其中每一記憶胞包括一電晶體，具有兩源極/汲極區(qū)以及一閘極；以及該些絕緣層配置于相對不連接的該些記憶胞的該些閘極與其相對的該些字元線之間。
10.根據(jù)權(quán)利要求6所述的具有記憶胞的記憶元件的編程方法，其特征在于其中所述的記憶元件的所有該些記憶胞具有大致相同的啟始電壓。
11.根據(jù)權(quán)利要求6所述的具有記憶胞的記憶元件的編程方法，其特征在于其中所述的記憶元件的所有該些記憶胞都不是離子植入編碼的。
12.一種用權(quán)利要求6具有記憶胞的記憶元件的編程方法制造的記憶元件，其特征在于該記憶元件包括多數(shù)個(gè)字元線；以及多數(shù)個(gè)記憶胞，與相對的多數(shù)個(gè)字元線連接配置，其中該些記憶胞具有一預(yù)定部分與一其余部分，該些記憶胞中的該預(yù)定部分與其相對的該些字元線連接以及該些記憶胞中的該其余部分與其相對的該些字元線不連接。
13.一種記憶元件的編程方法，其特征在于其包括藉由電性隔絕多數(shù)個(gè)預(yù)定記憶胞與該記憶元件的多數(shù)個(gè)字元線，使該記憶元件的該些預(yù)定記憶胞失效，藉以使該記憶元件的非失效的該些記憶胞不與相對的該些字元線隔絕或是與相對的該些字元線有較小范圍的隔絕，其中該些預(yù)定記憶胞在其它方面可與該記憶元件的相對的該些字元線相連。
14.根據(jù)權(quán)利要求13所述的記憶元件的編程方法，其特征在于其中相對于一字元線的該些記憶胞中的一第一部分是失效的以及相對于該字元線的該些記憶胞中的一第二部分不是失效的。
15.根據(jù)權(quán)利要求13所述的記憶元件的編程方法，其特征在于其中所述的多數(shù)個(gè)絕緣層配置于該些失效記憶胞的通道與其相對的該些字元線之間，而不存在于該些非失效記憶胞的通道與其相對的該些字元線之間。
16.根據(jù)權(quán)利要求13所述的記憶元件的編程方法，其特征在于其中每一記憶胞包括一電晶體，具有兩源極/汲極區(qū)以及一閘極；該些絕緣層配置于該些失效記憶胞的該些閘極與其相對的該些字元線之間；以及該些絕緣層沒有配置于該些非失效記憶胞的該些閘極與其相對的該些字元線之間。
17.根據(jù)權(quán)利要求13所述的記憶元件的編程方法，其特征在于其更包括以下步驟提供一基底，具有一第一表面；在該基底的該第一表面上產(chǎn)生一介電層；在該介電層上形成大致平行的多數(shù)個(gè)條狀堆疊層，每一條狀堆疊層包括形成于一閘極電極層上的一可棄層，每一條狀堆疊層的該閘極電極層是配置于該介電層上；在該基底中形成多數(shù)個(gè)源極/汲極區(qū)，每一源極/汲極區(qū)相鄰于該基底的該第一表面，其中每一條狀堆疊層是配置于一對相鄰的該些源極/汲極區(qū)之間；在該介電層上形成多數(shù)個(gè)第一間隙壁，每一第一間隙壁是配置于兩相鄰的該些條狀堆疊層之間；圖案化該些條狀堆疊層，以形成配置于該介電層上的多數(shù)個(gè)閘極電極以及配置于該閘極電極上的多數(shù)個(gè)可棄柱，其中有部分該些條狀堆疊層被去除以產(chǎn)生多數(shù)個(gè)縫隙；在該些縫隙中形成多數(shù)個(gè)第二間隙壁；去除該些可棄柱，以形成多數(shù)個(gè)開口，暴露出該些閘極電極；形成一圖案化罩幕，以根據(jù)編碼覆蓋相對該記憶元件的多數(shù)個(gè)主動(dòng)碼位置的該些閘極電極；以及其中失效的該些預(yù)定記憶胞更包括根據(jù)編碼在相對該記憶元件的多數(shù)個(gè)非主動(dòng)碼位置的該閘極電極上沉積多數(shù)個(gè)絕緣層，去除該圖案化罩幕，再形成連接相對該些主動(dòng)碼位置的該些閘極電極的多數(shù)個(gè)字元線，每一字元線垂直配置于該些源極/汲極區(qū)，而該些閘極電極對應(yīng)于電性隔絕于該些字元線的該些非主動(dòng)碼位置。
18.根據(jù)權(quán)利要求17所述的記憶元件的編程方法，其特征在于其中部分該些第一間隙壁在圖案化期間被去除；以及該些第二間隙壁的形成包括形成該些第二間隙壁至少代替被去除的部分該些第一間隙壁。
19.根據(jù)權(quán)利要求18所述的記憶元件的編程方法，其特征在于其中大致平行的該些條狀堆疊層的形成包括形成多數(shù)個(gè)多晶硅閘極電極層以及多數(shù)個(gè)氮化硅可棄層；該些絕緣層的沉積包括旋涂二氧化硅絕緣層；該圖案化罩幕的形成包括形成一圖案化光阻層；該些第一間隙壁的形成包括形成多數(shù)個(gè)第一二氧化硅間隙壁；以及該些第二間隙壁的形成包括形成多數(shù)個(gè)第二二氧化硅間隙壁。
20.一種用權(quán)利要求13記憶元件的編程方法制造的記憶元件，其特征在于該記憶元件包括多數(shù)個(gè)字元線；以及多數(shù)個(gè)預(yù)定記憶胞，與該些字元線電性隔絕，其中該些預(yù)定記憶胞在其它方面可與該記憶元件的相對的該些字元線相連。
21.一種用權(quán)利要求17記憶元件的編程方法制造的記憶元件，其特征在于該記憶元件包括一基底，具有一第一表面；一介電層，配置于該基底的該第一表面上；多數(shù)個(gè)閘極電極，配置于該介電層上，其中該些閘極電極之間有多數(shù)個(gè)縫隙；多數(shù)個(gè)源極/汲極區(qū)，配置于該基底中并相鄰于該基底的該第一表面，其中每一閘極電極是配置于一對相鄰的該些源極/汲極區(qū)之間；多數(shù)個(gè)第一間隙壁，配置于該介電層上，每一第一間隙壁是配置于兩相鄰的該些閘極電極之間；多數(shù)個(gè)第二間隙壁，形成在該些縫隙中；一圖案化罩幕，根據(jù)編碼覆蓋相對該記憶元件的多數(shù)個(gè)主動(dòng)碼位置的該些閘極電極；以及多數(shù)個(gè)字元線，配置于該些源極/汲極區(qū)并連接相對該些主動(dòng)碼位置的該些閘極電極，而該些閘極電極對應(yīng)于電性隔絕于該些字元線的該些非主動(dòng)碼位置。
22.一種半導(dǎo)體記憶元件，其特征在于其藉由在該元件的電晶體記憶胞的閘極電極上選擇性沉積多數(shù)個(gè)絕緣層進(jìn)行編碼。
23.一種罩幕式只讀存儲(chǔ)器，其特征在于其包括一基底；多數(shù)個(gè)埋入式汲極，位于該基底中；一介電層，配置于該基底上，該介電層具有多數(shù)個(gè)開口，暴露出該罩幕式只讀存儲(chǔ)器的多數(shù)個(gè)碼位置；多數(shù)個(gè)閘極，配置于該些開口中；多數(shù)個(gè)絕緣層，配置于被選的該些閘極上，其是位于該罩幕式只讀存儲(chǔ)器的多數(shù)個(gè)非讀取碼位置上；以及多數(shù)個(gè)字元線，配置于該些開口與該介電層上，其中該些字元線垂直于該些埋入式汲極。
24.一種記憶元件，其特征在于藉由存在于多數(shù)個(gè)記憶胞的一第一部分的數(shù)個(gè)部分上的多數(shù)個(gè)絕緣層以及不存在于該些記憶胞的一第二部分的數(shù)個(gè)對應(yīng)部分上的此種絕緣層進(jìn)行編碼。
25.根據(jù)權(quán)利要求24所述的記憶元件，其特征在于其中所述的該些部分為電極。
26.根據(jù)權(quán)利要求24所述的記憶元件，其特征在于其中所述的該些部分為通道。
27.根據(jù)權(quán)利要求24所述的記憶元件，其特征在于其中所述的該些部分為多數(shù)個(gè)閘極電極。
28.根據(jù)權(quán)利要求27所述的記憶元件，其特征在于其中該些記憶胞是電晶體；多數(shù)個(gè)字元線延伸于該些閘極電極上；該些記憶胞的該第一部分的該些閘極電極不與該些字元線相連；以及該些記憶胞的該第二部分的該些閘極電極與該些字元線相連。
29.根據(jù)權(quán)利要求27所述的記憶元件，其特征在于其更包括第一型多數(shù)載子的一基底，該基底包括一第一表面以及平行伸長的多數(shù)個(gè)埋入式源極/汲極區(qū)相鄰于該第一表面，該些源極/汲極區(qū)具有第二型多數(shù)載子；一介電閘層，配置于該基底的該第一表面上；以及多數(shù)個(gè)導(dǎo)電字元線，位于該些記憶胞的該第一部分與該第二部分的該些閘極電極；其中該些記憶胞的該第一部分與該第二部分的該些閘極電極是在該介電閘層上配置成多數(shù)個(gè)行與多數(shù)個(gè)列，每一行配置于兩相鄰的該些源極/汲極區(qū)之間以及該些列大致垂直于該些行，每一閘極電極配置于一不同的碼位置上以及包括一第一結(jié)束面相鄰于該介電閘層與一第二結(jié)束面相對該第一結(jié)束面，而該些絕緣層是配置于該些記憶胞的該第一部分的該些閘極電極的該第二結(jié)束面上，該些記憶胞的該第一部分的該些閘極電極相對于該記憶元件的多數(shù)個(gè)非主動(dòng)碼位置以及該些記憶胞的該第二部分的該些閘極電極相對于該記憶元件的多數(shù)個(gè)主動(dòng)碼位置，該些字元線則是連接該些記憶胞的該第二部分的該些閘極電極且電性隔絕于該些記憶胞的該第一部分的該些閘極電極。
30.根據(jù)權(quán)利要求29所述的記憶元件，其特征在于其中該些閘極電極包括多晶硅；多數(shù)個(gè)間隙壁，包括二氧化硅，配置于該些閘極電極之間；以及一封裝材料，覆蓋該些字元線、該些閘極電極以及該些間隙壁。
31.一種記憶元件的編程方法，其特征在于該記憶元件包括具有至少一終端極的多數(shù)個(gè)可編程記憶胞，該些可編程記憶胞包含至少一選定記憶胞，該方法包括以下步驟在該選定記憶胞的該至少一終端極上沉積一隔絕層以及在該些可編程記憶胞上形成一導(dǎo)電層，以便編程該記憶元件。
32.一種記憶元件，其特征在于其包括多數(shù)個(gè)可編程記憶胞，每一該些可編程記憶胞具有至少一第一終端極；至少一選定的可編程記憶胞，該選定的可編程記憶胞具有至少一第二終端極；一電性絕緣層，位于該第二終端極上；以及一導(dǎo)電層，該導(dǎo)電層與該第一終端極形成電性連結(jié)并與該第二終端極電性隔離。
全文摘要
本發(fā)明是關(guān)于一種半導(dǎo)體記憶元件及其記憶胞編程方法和罩幕式只讀存儲(chǔ)器，其包括在一基底上成長一介電層。在介電層上形成條狀堆疊層，每一條狀堆疊層有一多晶硅與一氮化硅層。而在條狀堆疊層之間的基底中形成源極/汲極區(qū)，再在條狀堆疊層之間沉積間隙壁。之后，圖案化條狀堆疊層成閘極，其是配置于每一碼位置上，且有數(shù)個(gè)氮化硅可棄柱配置于閘極上。接著，在閘極間隙壁上形成額外的間隙壁。然后，去除氮化硅可棄柱，以暴露出閘極。之后，根據(jù)想要的編碼形成一罩幕覆蓋主動(dòng)碼位置，再經(jīng)由罩幕在暴露出的閘極上沉積絕緣層。當(dāng)罩幕去除后，形成內(nèi)連于無絕緣層的閘極的字元線。
文檔編號H01L21/8246GK1574294SQ20041003100
公開日2005年2月2日 申請日期2004年4月5日 優(yōu)先權(quán)日2003年6月23日
發(fā)明者楊俊儀 申請人:旺宏電子股份有限公司