專利名稱：半導(dǎo)體裝置和半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置和該半導(dǎo)體裝置的制造方法，更具體地涉及一種包括具有阻擋(barrier)功能的側(cè)壁間隔體(spacer)的高度集成的半導(dǎo)體裝置以及該半導(dǎo)體裝置的制造方法。
背景技術(shù)：
近年來(lái)由于微構(gòu)圖的需求而使用了自對(duì)準(zhǔn)接觸(SAC)，因此使用硅氮化物膜的側(cè)壁間隔體。硅氮化物膜是具有阻擋功能的絕緣膜，其能夠用作對(duì)由硅氧化物膜制成的中間層絕緣膜具有蝕刻選擇性的蝕刻阻止件(stopper)。
由于MOSFET的高度集成和小型化，因此裝置尺寸減小。隨著源/漏區(qū)的PN結(jié)深變淺，電阻值有變大的趨勢(shì)。為了減少源/漏區(qū)的電阻值，在源/漏區(qū)上形成硅化物層是有效的。
圖7A至圖7E是表示傳統(tǒng)的半導(dǎo)體裝置制造方法的主要工藝的剖視圖。
如圖7A所示，通過(guò)蝕刻在硅基底11的表面層中形成隔離溝道，并且在該溝道中嵌入絕緣體以形成淺溝道隔離(STI)12?？梢岳霉璧木植垦趸?LOCOS)來(lái)代替STI。將由該隔離區(qū)限定的有源區(qū)的表面熱氧化以形成柵氧化物膜13。通過(guò)化學(xué)氣相沉積(CVD)在柵氧化物膜13上沉積多晶硅膜并通過(guò)使用抗蝕劑圖案(resist pattern)進(jìn)行蝕刻而以形成柵極14。
在蝕刻?hào)艠O14時(shí)，使用HBr和Cl2的混合氣體作為蝕刻氣體，以進(jìn)行在硅和硅氧化物膜的大大不同的蝕刻速度之間提供高選擇比的反應(yīng)性蝕刻(reactive etching)。該蝕刻提供了比硅的蝕刻速度低很多的硅氧化物膜的蝕刻速度。因此，在蝕刻多晶硅時(shí)，柵氧化物膜13只被稍微蝕刻，然后蝕刻就停止了。在有源區(qū)的表面上留有柵氧化物膜13的狀態(tài)下多晶硅膜的蝕刻終止。因此，難以在有源區(qū)的表面層中形成損壞。
例如，通過(guò)使用經(jīng)構(gòu)圖的柵極14作為掩模而植入n型雜質(zhì)離子，從而形成源/漏區(qū)的擴(kuò)展區(qū)15。擴(kuò)展區(qū)15形成為具有較淺的結(jié)深以防止穿透(punch through)。
如圖7B所示，通過(guò)CVD沉積硅氮化物膜而覆蓋柵極14，并進(jìn)行回蝕(etch-back)以除去平坦表面上的硅氮化物膜。硅氮化物膜的側(cè)壁間隔體16僅留在柵極14的側(cè)壁上。通過(guò)使用CHF3作為主要蝕刻氣體，可以在留有柵氧化物膜13的狀態(tài)下停止蝕刻。因此，可以防止在有源區(qū)表面中形成損壞。
如圖7C所示，通過(guò)使用稀釋的氫氟酸溶液而去除在該側(cè)壁間隔體兩側(cè)露出的柵氧化物膜13。硅氮化物的側(cè)壁間隔體16不被蝕刻。在這種情況下，不僅去除了露出的柵氧化物膜13，而且使側(cè)壁間隔體16下方的柵氧化物膜13被橫向蝕刻并朝向柵極方向縮回。因此，側(cè)壁間隔體16具有了懸垂形狀。
如圖7D所示，例如通過(guò)使用柵極14和側(cè)壁間隔體16作為掩模，植入n型雜質(zhì)離子以形成具有較深結(jié)深的源/漏區(qū)17。以上述方式，形成了MOSFET的基本結(jié)構(gòu)。
如圖7E所示，在形成源區(qū)和漏區(qū)17之后，通過(guò)濺射在基底表面上沉積能夠被硅化的金屬，例如Ti和Co。在進(jìn)行了初次硅化反應(yīng)并且去除未反應(yīng)的金屬之后，進(jìn)行二次硅化反應(yīng)以在源/漏區(qū)表面和柵極表面上形成硅化物層18。
通過(guò)CVD在基底表面上沉積硅氧化物等的中間層絕緣膜21，以覆蓋柵極。貫穿中間層絕緣膜21形成接觸孔，并通過(guò)濺射形成Ti層和TiN層等，并且通過(guò)CVD沉積W層以在接觸孔中埋設(shè)金屬層。去除不必要的金屬層以形成導(dǎo)電插接部(plug)22。
如圖7C所示，在稀釋的氫氟酸溶液處理中，在硅氮化物側(cè)壁間隔體16的下方形成有底切部(undercut)。如果在隨后過(guò)程中金屬進(jìn)入該底切部并且未被除去而保留下來(lái)，則留下的金屬會(huì)導(dǎo)致短路。如果在底切部中形成硅化物層，則硅化物層的體積會(huì)增加從而向側(cè)壁間隔體16施加應(yīng)力。
日本專利特開(kāi)平9-162396號(hào)公報(bào)教授了一種形成源/漏區(qū)的方法，并公開(kāi)了一種層疊的側(cè)壁間隔體結(jié)構(gòu)，其具有覆蓋柵絕緣膜和柵極的側(cè)壁的氮化物膜側(cè)壁間隔體、和形成在氮化物側(cè)壁間隔體上的氧化物膜側(cè)壁間隔體，作為柵極的側(cè)壁間隔體。由于氧化物膜側(cè)壁間隔體形成在氮化物膜側(cè)壁間隔體的整個(gè)表面上，因此可以認(rèn)為不會(huì)形成上述底切部。然而，由于氮化物膜側(cè)壁間隔體與基底表面接觸，因此氮化物膜側(cè)壁間隔體不可避免地向基底施加應(yīng)力。在對(duì)柵極圖案進(jìn)行干蝕刻時(shí)，如果也除去柵絕緣膜，則基底表面暴露于蝕刻從而可能被損壞。
閃存裝置是非易失性半導(dǎo)體存儲(chǔ)裝置，其在浮動(dòng)?xùn)艠O中以電荷形式存儲(chǔ)信息。由于閃存裝置具有簡(jiǎn)單的裝置結(jié)構(gòu)，因此閃存裝置適于構(gòu)成大型集成電路裝置。
通過(guò)向浮動(dòng)?xùn)艠O中注入熱載流子并通過(guò)Fowler-Nordheim隧道效應(yīng)拉出載流子，而執(zhí)行閃存裝置的信息寫/擦除。高壓對(duì)于閃存裝置的這種寫/擦除操作是必需的，從而在外圍電路中形成用于升高電源電壓的升壓電路。升壓電路中的晶體管需要以高壓進(jìn)行操作。
近來(lái)的半導(dǎo)體集成電路通過(guò)在同一基底上集成閃存裝置和高速邏輯電路而提供了組合功能。構(gòu)成高速邏輯電路的晶體管需要以低壓操作。對(duì)于高速操作，理想的是，即使生成漏電流也要使柵絕緣膜變薄。在某些情況下需要低功耗操作的電路。為了低功耗，理想的是，使柵絕緣膜厚到一定程度以減少漏電流。為了滿足這些要求，期望在同一半導(dǎo)體基底上形成多種類型的晶體管，它們具有不同的柵絕緣膜厚度并且以多種電源電壓進(jìn)行操作。
閃存單元的保持特性取決于浮動(dòng)?xùn)艠O的電荷保持或保留特性。為了改善該保持特性，理想的是用良好質(zhì)量的絕緣膜來(lái)覆蓋浮動(dòng)?xùn)艠O。通常，由硅膜制成的浮動(dòng)?xùn)艠O的下表面被穿隧絕緣膜(tunneling insulatingfilm)覆蓋，其上表面被ONO膜覆蓋，并且其側(cè)壁被熱氧化物膜覆蓋。理想的是，該結(jié)構(gòu)的表面被質(zhì)量良好的硅氮化物膜覆蓋。熱氧化物膜是具有用于防止所存儲(chǔ)的電荷泄漏的阻擋功能的絕緣膜，而硅氮化物膜是具有用于阻止SiH基和水分從外部進(jìn)入的阻擋功能的絕緣膜。
日本專利特開(kāi)2003-23114號(hào)公報(bào)公開(kāi)了一種用于在同一半導(dǎo)體基底上形成閃存單元、低壓操作晶體管和高壓操作晶體管的方法。同時(shí)在閃存單元的層疊柵極的側(cè)壁和其它晶體管的柵極的側(cè)壁上形成側(cè)壁間隔體。
圖8A至圖8D示意地表示同時(shí)形成閃存單元、低壓操作晶體管和高壓操作晶體管的半導(dǎo)體裝置的制造方法的示例。
如圖8A所示，形成有隔離區(qū)的硅基底11的表面被熱氧化以形成穿隧氧化物膜25。在穿隧氧化物膜25上沉積非晶硅膜26，該非晶硅膜以后用于形成浮動(dòng)?xùn)?。在非晶硅?6上形成由氧化物膜27a、氮化物膜27b和氧化物膜27c構(gòu)成的所謂的ONO膜27。通過(guò)后面的熱處理將非晶硅膜變?yōu)槎嗑Ч枘ぁ?br> 通過(guò)使用抗蝕劑圖案，對(duì)ONO膜27和硅膜26進(jìn)行構(gòu)圖以形成閃存的浮動(dòng)?xùn)藕驮谠摳?dòng)?xùn)派系腛NO膜。此時(shí)，完全除去了在低壓操作晶體管區(qū)和高壓操作晶體管區(qū)中的ONO膜和硅膜。
通過(guò)用抗蝕劑掩模覆蓋閃存區(qū)，通過(guò)稀釋的氫氟酸溶液而除去形成在晶體管區(qū)的表面上的穿隧氧化物膜。除去抗蝕劑圖案，并使基底表面熱氧化以形成用于高壓操作晶體管的較厚的柵氧化物膜13a。
用抗蝕劑掩模覆蓋閃存區(qū)和高壓操作晶體管區(qū)，并且除去形成在低壓晶體管區(qū)的表面上的柵氧化物膜。在除去抗蝕劑圖案之后，通過(guò)熱氧化而生長(zhǎng)用于低壓操作晶體管的薄的柵氧化物膜13b。這樣，在晶體管區(qū)中形成薄的氧化物膜和厚的氧化物膜。如果待形成具有三種或更多種不同厚度的柵氧化物膜，則重復(fù)相似的處理以首先形成厚的柵氧化物膜而后形成更薄的柵氧化物膜。
之后，在整個(gè)基底表面上沉積多晶硅膜28，并通過(guò)使用抗蝕劑掩模對(duì)其構(gòu)圖以在晶體管區(qū)中形成控制柵極28c以及柵極28a和28b。硅膜26和28的表面被熱氧化以形成熱氧化膜29。通過(guò)至少使用這樣形成的柵極作為掩模，進(jìn)行源/漏區(qū)的離子植入。例如，在閃存單元區(qū)中形成n型區(qū)31、32和33，而在晶體管區(qū)中形成擴(kuò)展區(qū)15。
如圖8B所示，通過(guò)低壓(LP)CVD在整個(gè)基底表面上沉積硅氮化物膜，并回蝕以僅在柵極和層疊柵極的側(cè)壁上留下側(cè)壁間隔體16。
如圖8C所示，用光刻膠圖案PR覆蓋閃存單元區(qū)，并在晶體管區(qū)中植入離子以形成具有較深結(jié)深的源/漏區(qū)17。在這種情況下，可以通過(guò)抗蝕劑掩模使高壓晶體管和低壓晶體管分開(kāi)，以在這兩個(gè)區(qū)域中執(zhí)行分開(kāi)的離子植入工藝。
如圖8D所示，在形成有柵極和層疊柵極的基底上沉積硅氧化物等的中間層絕緣膜21，并貫穿該中間層絕緣膜形成接觸孔。在接觸孔中埋設(shè)導(dǎo)電層，并除去其不必要的部分以形成導(dǎo)電插頭22。
這樣，可以形成具有不同柵絕緣膜厚度和不同操作電壓的多種類型的閃存單元和晶體管。
理想的是，閃存單元在層疊柵極的側(cè)壁上具有質(zhì)量良好的熱氧化膜、并通過(guò)LP-CVD在該熱氧化膜上形成良好質(zhì)量的硅氮化物膜16。為了形成致密且高質(zhì)量的硅氮化物膜，理想的是在例如700℃或更高的膜形成溫度下執(zhí)行LP-CVD。
在晶體管區(qū)中，在通過(guò)LP-CVD形成具有阻擋功能的絕緣膜(例如，硅氮化物膜)之前已經(jīng)形成具有淺結(jié)深的擴(kuò)展區(qū)15。當(dāng)擴(kuò)展區(qū)經(jīng)受在700℃或更高溫度的熱處理時(shí)，雜質(zhì)發(fā)生熱擴(kuò)散從而可能的是擴(kuò)展區(qū)不能保持期望的形狀。
在邏輯電路中，為了降低源/漏區(qū)的電阻，期望在硅的表面上形成硅化物層，如圖7E所示。在形成硅化物層之前，有必要用稀釋的HF溶液清潔基底表面。在這種情況下，如圖7A至圖7E所示的制造工藝所述，在側(cè)壁間隔體的下方形成側(cè)面蝕刻的凹口，形成了懸垂物。由于形成了懸垂物，因此所述懸垂物會(huì)導(dǎo)致短路等。
如上所述，由于在同一半導(dǎo)體基底上形成多種類型的半導(dǎo)體元件并且要使每個(gè)半導(dǎo)體元件的特性最優(yōu)，因此會(huì)給其它半導(dǎo)體裝置帶來(lái)不期望的缺點(diǎn)。
專利文獻(xiàn)日本專利公報(bào)特開(kāi)平9-162396日本專利公報(bào)特開(kāi)2003-23114發(fā)明內(nèi)容本發(fā)明的一個(gè)目的是提供一種半導(dǎo)體裝置，其具有由具有阻擋功能的絕緣膜制成的側(cè)壁間隔體并且不具有因形成該側(cè)壁間隔體而導(dǎo)致的缺點(diǎn)。
本發(fā)明的另一目的是提供一種半導(dǎo)體裝置，其集成有閃存單元、低壓操作晶體管和高壓操作晶體管，并且不具有因混合形成不同類型的晶體管而導(dǎo)致的缺點(diǎn)。
本發(fā)明的又一目的是提供一種適于制造這些半導(dǎo)體裝置的半導(dǎo)體裝置制造方法。
根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體裝置，其包括半導(dǎo)體基底；形成在所述半導(dǎo)體基底上的第一柵氧化物膜；形成在所述第一柵氧化物膜上的第一柵極；第一源/漏區(qū)，形成在所述半導(dǎo)體基底中所述第一柵極兩側(cè)；以及第一層疊側(cè)壁間隔體，其具有兩層或更多層并形成在所述第一柵極的側(cè)壁上，所述第一層疊側(cè)壁間隔體包括作為除最外層以外的層的氮化物膜，該最外層由氧化物膜或氮氧化合物膜制成，并具有與所述半導(dǎo)體基底、所述第一柵氧化物膜或除所述氮化物膜以外的側(cè)壁間隔體層接觸的底面。
根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體裝置的制造方法，其包括如下步驟(a)在半導(dǎo)體基底上形成柵絕緣膜；(b)在所述柵絕緣膜上形成導(dǎo)電膜；(c)蝕刻所述導(dǎo)電膜以形成柵極并使所述柵絕緣膜露出；(d)在所述半導(dǎo)體基底的整個(gè)表面上沉積相對(duì)于所述柵絕緣膜具有蝕刻選擇性的第一絕緣膜，并且通過(guò)各向異性蝕刻在所述柵極的側(cè)壁上留下第一側(cè)壁間隔體層；(e)蝕刻所述柵絕緣膜以使所述半導(dǎo)體基底的表面露出；(f)在所述半導(dǎo)體基底的整個(gè)表面上沉積第二絕緣膜，并通過(guò)各向異性蝕刻在所述第一側(cè)壁間隔體的側(cè)壁上留下第二側(cè)壁間隔體；(g)通過(guò)所述第一和第二側(cè)壁間隔體植入離子以形成源/漏區(qū)；(h)通過(guò)使用稀釋的氫氟酸溶液使所述半導(dǎo)體基底的表面露出；以及(i)在露出的半導(dǎo)體基底表面上形成硅化物層。


圖1A至圖1E是半導(dǎo)體基底的剖視圖，示意地表示根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體裝置的制造方法。
圖2A至圖2E是半導(dǎo)體基底的剖視圖，示意地表示根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體裝置的制造方法。
圖3A至圖3E是半導(dǎo)體基底的剖視圖，示意地表示根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體裝置的制造方法。
圖4A至圖4E是半導(dǎo)體基底的剖視圖，示意地表示根據(jù)本發(fā)明第四實(shí)施例的半導(dǎo)體裝置的制造方法。
圖5A至圖5D是示意地表示閃存單元的結(jié)構(gòu)的平面圖和等效電路圖。
圖6A至圖6U是半導(dǎo)體裝置的剖視圖，示意地表示根據(jù)本發(fā)明第五實(shí)施例的混合安裝有閃存單元和其它晶體管的半導(dǎo)體裝置的制造工藝。
圖7A至圖7E是半導(dǎo)體基底的剖視圖，示意地表示根據(jù)現(xiàn)有技術(shù)的半導(dǎo)體裝置的制造方法。
圖8A至圖8D是半導(dǎo)體基底的剖視圖，示意地表示根據(jù)現(xiàn)有技術(shù)的混合地安裝有閃存單元和其它晶體管的半導(dǎo)體裝置的制造方法。
具體實(shí)施例方式
下面將參照附圖描述本發(fā)明的實(shí)施例。圖1A至圖1E是示意地表示根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體裝置的制造方法的剖視圖。
如圖1A所示，在例如p型半導(dǎo)體基底11的表面層中形成隔離溝道，在該溝道中埋設(shè)隔離膜，并且通過(guò)化學(xué)機(jī)械磨蝕(CMP)除去絕緣膜的不必要部分以形成STI型隔離區(qū)12。在800℃至1100℃使由隔離區(qū)12限定的各個(gè)有源區(qū)的表面熱氧化，以形成柵絕緣膜13。在半導(dǎo)體基底的表面上沉積多晶硅膜，以覆蓋柵氧化物膜13。通過(guò)使用光刻膠圖案作為掩模，蝕刻多晶硅膜以對(duì)柵極14進(jìn)行構(gòu)圖。
在這種情況下，使用HBr和Cl2的混合氣體作為蝕刻氣體，以進(jìn)行硅和硅氧化物膜之間蝕刻速度大大不同的具有高選擇性的反應(yīng)離子蝕刻(RIE)。該蝕刻具有相對(duì)于Si很低的硅氧化膜蝕刻速度。因此，在蝕刻多晶硅時(shí)，可以僅稍微蝕刻了柵氧化物膜13而停止蝕刻。之后除去抗蝕劑圖案。例如通過(guò)使用經(jīng)構(gòu)圖的柵極作為掩模，較淺地植入n型雜質(zhì)以形成源/漏區(qū)的擴(kuò)展區(qū)15。
如圖1B所示，沉積硅氮化物膜以覆蓋柵極，之后回蝕以僅在柵極14的側(cè)壁上留下硅氮化物膜的側(cè)壁間隔體16。通過(guò)主要使用CHF3作為蝕刻氣體的反應(yīng)離子蝕刻(RIE)而進(jìn)行該蝕刻，而留下柵氧化物膜13。如果對(duì)基底的損壞沒(méi)有問(wèn)題，則可以蝕刻并除去柵氧化物膜13。
如圖1C所示，為了除去留下的柵氧化物膜13或者在已經(jīng)除去柵氧化物膜的情況下去除形成在基底表面上的固有或天然的氧化物膜，對(duì)硅氧化物進(jìn)行各向同性蝕刻。各向同性蝕刻是損害較小的蝕刻方法，并且可以通過(guò)使用稀釋的氫氟酸溶液或下游干蝕刻來(lái)進(jìn)行。由于各向同性蝕刻還沿著橫向進(jìn)展，因此在側(cè)壁間隔體16下方的柵絕緣膜13縮回。這樣，在側(cè)壁間隔體16的下方形成底切部。
如圖1D所示，通過(guò)使用四乙基原硅酸鹽(TEOS)在基底的整個(gè)表面上沉積硅氧化物膜23。硅氧化物膜23沉積在基底的整個(gè)表面上，也掩埋了底切部。主要使用CF4作為蝕刻氣體通過(guò)RIE來(lái)進(jìn)行各向異性蝕刻。除去在平坦表面上的硅氧化物膜，以形成覆蓋硅氮化物膜的側(cè)壁間隔體16的側(cè)表面并掩埋底切部的、硅氧化物膜的側(cè)壁間隔體23。
在硅化工藝之前，用稀釋的氫氟酸溶液除去在半導(dǎo)體基底11的表面上和柵極14的表面上的硅氧化物膜，以露出清潔表面。由于側(cè)壁間隔體的整個(gè)側(cè)表面由TEOS硅氧化物膜制成，因此蝕刻速度一致且不會(huì)形成底切部。因此可以防止不期望的短路和應(yīng)力。
如圖1E所示，通過(guò)濺射在半導(dǎo)體基底的表面上形成厚度例如為大約30nm的能夠被硅化的金屬層，例如Co層和Ti層。例如在550℃下通過(guò)快速熱退火(RTA)進(jìn)行初次硅化反應(yīng)達(dá)30秒，以在Si和金屬之間進(jìn)行初次硅化反應(yīng)。在除去未反應(yīng)的金屬層之后，例如在800℃下通過(guò)RTA進(jìn)行二次硅化反應(yīng)達(dá)30秒，以形成硅化物層18。
由于可以形成沒(méi)有底切部的硅化物層并形成包括硅氮化物膜的側(cè)壁間隔體，因此可以執(zhí)行如圖7E所示的自對(duì)準(zhǔn)接觸(SAC)工藝。
圖2A至圖2E是示意地表示根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體裝置的制造方法的剖視圖。
圖2A和圖2B表示與圖1A和圖1B所示相同的結(jié)構(gòu)，并且這些結(jié)構(gòu)可以通過(guò)相同的工藝而制成。
如圖2C所示，形成TEOS硅氧化物的側(cè)壁間隔體23，覆蓋硅氮化物的側(cè)壁間隔體16。TEOS硅氧化物膜具有比熱氧化膜的蝕刻速度快的蝕刻速度。在形成側(cè)壁間隔體23時(shí)，進(jìn)行控制蝕刻以留下柵氧化物膜13。
如圖2D所示，為了硅化反應(yīng)，通過(guò)使用稀釋的氫氟酸溶液使基底11和柵極14的表面露出。在該蝕刻中，TEOS硅氧化物膜23具有比經(jīng)熱氧化的柵氧化物膜13的蝕刻速度快的蝕刻速度。因此，當(dāng)同時(shí)蝕刻?hào)叛趸锬?3和TEOS硅氧化物膜23時(shí)，對(duì)柵氧化物膜13的蝕刻被延遲從而即使形成突起也不會(huì)形成底切部。
如圖2E所示，與第一實(shí)施例相似，在露出的硅表面上形成有硅化物層18。
根據(jù)該實(shí)施例，柵氧化物膜在比側(cè)壁間隔體低的區(qū)域中露出。然而，由于側(cè)壁間隔體的最外層由蝕刻速度比柵氧化物膜的蝕刻速度快的硅氧化物膜制成，因此不會(huì)形成底切部。側(cè)壁間隔體包含有硅氮化物膜，從而可以執(zhí)行SAC處理。硅氮化物膜并不與基底表面接觸，從而防止施加過(guò)度的應(yīng)力。
圖3A至圖3E是示意地表示根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體裝置的制造方法的剖視圖。
圖3A表示與圖1A所示的相同的結(jié)構(gòu)，并且該結(jié)構(gòu)可以通過(guò)相同的工藝而制成。
如圖3B所示，連續(xù)地沉積由TEOS制成的硅氧化物膜和硅氮化物膜，覆蓋柵極14，并回蝕以形成層疊的側(cè)壁間隔體，其由覆蓋柵極14的側(cè)壁的硅氧化物膜24和在硅氧化物膜24上的硅氮化物膜16制成?？梢允褂猛ㄟ^(guò)熱氧化形成的硅氧化物膜而不使用TEOS硅氧化物膜。在形成側(cè)壁間隔體時(shí)，通過(guò)主要使用CHF3氣體作為蝕刻氣體來(lái)蝕刻硅氮化物膜，并且通過(guò)主要使用CF4氣體作為蝕刻氣體而蝕刻硅氧化物膜。如果要留下柵氧化物膜2，則進(jìn)行時(shí)間受限的控制蝕刻。
如圖3C所示，通過(guò)使用稀釋的氫氟酸溶液除去在硅表面上的柵氧化物膜或者固有或天然的氧化物膜，露出有源區(qū)的表面。由于蝕刻了基底表面上的硅氧化物膜、柵氧化物膜13和側(cè)壁間隔體的硅氧化物膜24，因此在硅氮化物側(cè)壁間隔體16的下方形成底切部。
如圖3D所示，沉積TEOS的硅氧化物膜并回蝕以形成側(cè)壁間隔體23。側(cè)壁間隔體23掩埋硅氮化物膜的側(cè)壁間隔體下方的底切部，以形成沒(méi)有底切部的外表面。
如圖3E所示，與上述實(shí)施例相似，在露出的硅表面上形成硅化物層18。
根據(jù)該實(shí)施例，側(cè)壁間隔體由包括硅氧化物膜、硅氮化物膜和硅氧化物膜的三層制成，并且最外部的側(cè)壁間隔體23到達(dá)基底表面。因此，可以防止在形成硅化物層之前的稀釋的氫氟酸清洗工藝形成底切部。由于側(cè)壁間隔體包含硅氮化物膜，因此可以執(zhí)行SAC工藝。硅氮化物膜并不接觸基底表面，從而可以防止施加過(guò)度的應(yīng)力。
圖4A至圖4E是示意地表示根據(jù)本發(fā)明第四實(shí)施例的半導(dǎo)體裝置制造方法的剖視圖。
圖4A表示與圖1A所示相同的結(jié)構(gòu)，并且該結(jié)構(gòu)可以通過(guò)相同的工藝制成。
如圖4B所示，與第三實(shí)施例相似，沉積硅氧化物膜24和硅氮化物膜16的疊層，覆蓋柵極14，并且對(duì)硅氮化物膜16進(jìn)行回蝕。通過(guò)主要使用CHF3作為蝕刻氣體進(jìn)行具有合適的選擇性的RIE，形成硅氮化物膜16的側(cè)壁間隔體并留有下方的硅氧化物膜24。
如圖4C所示，在整個(gè)基底表面上沉積硅氧化物膜23，并回蝕以除去平坦表面上的硅氧化物膜23和24。因此在柵極14的側(cè)壁上形成側(cè)壁間隔體，每個(gè)側(cè)壁間隔體都具有硅氧化物膜24、硅氮化物膜16和硅氧化物膜23的三層層疊結(jié)構(gòu)。呈彎曲形狀或L形狀的第一硅氧化物膜24形成在柵氧化物膜13的上表面上和柵極14的側(cè)壁上，并且由硅氮化物膜16和硅氧化物膜23的疊層制成的側(cè)壁間隔體形成在彎曲的第一硅氧化物膜上。在該階段，執(zhí)行離子植入以形成源/漏區(qū)17。
如圖4D所示，除去存在于硅基底表面上的柵氧化物膜或者固有或天然的氧化物膜以露出清潔的基底表面。盡管露出了柵氧化物膜的側(cè)表面，但是柵氧化物膜具有低于硅氧化物膜23的蝕刻速度的蝕刻速度，從而不會(huì)形成底切部。
如圖4E所示，進(jìn)行與圖1E所示的類似的硅化反應(yīng)，以在露出的硅表面上形成硅化物層18。在硅表面上形成低電阻的硅化物層而沒(méi)有底切部，從而可以降低電極區(qū)的電阻。
在該實(shí)施例中，盡管在側(cè)壁間隔體的側(cè)面上露出了柵氧化物膜和柵氧化物膜上的硅氧化物，但是柵氧化物膜的蝕刻速度比上面的硅氧化物膜的低，因而側(cè)面蝕刻被抑制從而可防止形成底切部。由于側(cè)壁間隔體包含硅氮化物膜，即具有阻擋功能的絕緣膜，因此可以執(zhí)行蝕刻中間層絕緣膜的SAC處理。硅氮化物膜不到達(dá)基底表面，從而可以防止施加過(guò)度的應(yīng)力。
下面將描述混合地安裝有閃存、用于邏輯電路的存儲(chǔ)器、閃存驅(qū)動(dòng)高壓晶體管等的半導(dǎo)體裝置的實(shí)施例。
圖5A和圖5B是表示NOR型閃存的結(jié)構(gòu)的平面圖和等效電路圖。如圖5A所示，在半導(dǎo)體基底中形成有隔離區(qū)ISO以限定有源區(qū)AR。在有源區(qū)AR上形成穿隧氧化物膜，并且在整個(gè)基底表面上沉積作為浮動(dòng)?xùn)诺姆蔷Ч枘ず蚈NO膜，并與有源區(qū)AR的形狀一致地對(duì)其進(jìn)行構(gòu)圖。之后，沉積多晶硅膜作為控制柵，并沿著與浮動(dòng)?xùn)糯怪钡姆较蜻M(jìn)行構(gòu)圖，并且對(duì)露出的下方的ONO膜和浮動(dòng)?xùn)胚M(jìn)行構(gòu)圖。進(jìn)行用于源/漏區(qū)的離子植入以形成閃存的基本結(jié)構(gòu)。沿著與有源區(qū)AR交叉的方向形成源極線SL且其與源區(qū)連接。沿著有源區(qū)的方向在中間層絕緣膜上形成位線BL，且其與漏區(qū)連接。
如圖5B所示，均具有浮動(dòng)?xùn)臚G和控制柵CG的各閃存單元MC與公用位線BL和分開(kāi)的源極線連接，從而可以獨(dú)立地讀取各閃存。
圖5C和圖5D是表示NAND型閃存的結(jié)構(gòu)的平面圖和等效電路圖。如圖5C所示，形成隔離區(qū)ISO以與圖5A類似地沿著圖5C中的垂直方向限定有源區(qū)AR。沿著有源區(qū)AR的方向形成浮動(dòng)?xùn)臚G，并沿著與浮動(dòng)?xùn)诺姆较蚪徊娴姆较蛐纬煽刂茤臗G，并且與下方的浮動(dòng)?xùn)臚G一起被構(gòu)圖。
如圖5D所示，多個(gè)閃存單元MC串聯(lián)連接并通過(guò)選擇門SG與讀電路連接。向選擇門SG施加導(dǎo)通電壓，向單元施加根據(jù)累積電荷而接通/關(guān)閉該單元的讀電壓，并向其它閃存單元MC施加導(dǎo)通電壓以強(qiáng)迫地接通這些單元。這樣，可以通過(guò)多個(gè)晶體管讀取存儲(chǔ)單元的存儲(chǔ)狀態(tài)。
下面將以示例的方式參照沿著圖5A中的線X-X′截取的剖視圖來(lái)描述閃存單元。顯然可以通過(guò)相似的工藝制造NAND型閃存。
如圖6A所示，通過(guò)在800℃至1000℃下進(jìn)行熱氧化，在半導(dǎo)體基底11的有源區(qū)的表面上形成厚度為8nm至10nm的穿隧氧化物膜25。在附圖中，左側(cè)區(qū)是其中形成有閃存的存儲(chǔ)區(qū)，中央?yún)^(qū)是其中形成有低壓操作晶體管的邏輯電路區(qū)，而右側(cè)區(qū)是其中形成有高壓操作晶體管的外圍電路區(qū)?？梢栽谶壿嬰娐穮^(qū)中形成有具有不同柵氧化物膜厚度的多種類型的晶體管。各區(qū)域由例如STI的隔離區(qū)限定。盡管穿隧氧化物膜不必形成在晶體管區(qū)中，但是當(dāng)基底表面經(jīng)受熱氧化時(shí)同時(shí)形成穿隧氧化物膜。
如圖6B所示，在大約500℃下通過(guò)CVD在穿隧氧化物膜25上沉積摻雜的非晶硅膜，其具有80nm至120nm的厚度和大約5E19(5×1019)cm-3的P濃度，并且在該摻雜的非晶硅膜上形成ONO膜27。在后面的熱處理中，摻雜的非晶硅膜變?yōu)槎嗑Ч枘ぁ?br> 如圖6C所示，ONO膜由硅氧化物膜27a、硅氮化物膜27b和硅氧化物膜27c的疊層制成。首先，在750℃或更高(例如，800℃)的基底溫度下通過(guò)高溫CVD，在非晶硅膜27上沉積厚度為5nm至10nm的硅氧化物膜27a。在例如700℃或更高的溫度下通過(guò)低壓CVD，在硅氧化物膜27a上沉積厚度為5nm至10nm的硅氮化物膜27b。在950℃使硅氮化物膜27b的表面熱氧化，以形成厚度為3nm至10nm的熱氧化的硅膜27c。
這樣形成的ONO膜27具有優(yōu)良的漏電流防止功能。盡管采用了700℃或更高的膜形成溫度，但是這不會(huì)帶來(lái)問(wèn)題，因?yàn)樵诰w管區(qū)中還沒(méi)有形成擴(kuò)散區(qū)。
如圖6D所示，在用抗蝕劑圖案PR1覆蓋了閃存區(qū)之后，除去低壓操作晶體管區(qū)和高壓操作晶體管區(qū)中的ONO膜27、硅膜26和穿隧氧化物膜25。也除去在隔離區(qū)上的這些膜。為了不損壞基底表面，使用稀釋的HF溶液通過(guò)濕蝕刻除去穿隧氧化物膜25。
如圖6E所示，通過(guò)在800℃至1100℃下進(jìn)行熱氧化而在基底11的表面上形成硅氧化物膜13a，膜13a具有適于高壓晶體管的柵氧化物膜的10nm至50nm的厚度。還在低壓操作晶體管區(qū)中形成相似的硅氧化物膜。在閃存單元區(qū)中氧化不會(huì)進(jìn)行，因?yàn)槠溆蒓NO膜27覆蓋。
如圖6F所示，形成抗蝕劑掩模PR2，覆蓋閃存單元區(qū)和高壓操作晶體管區(qū)，并且通過(guò)使用稀釋的氫氟酸溶液而除去低壓操作晶體管區(qū)中的硅氧化物膜13a。
如圖6G所示，通過(guò)在800℃至1100℃進(jìn)行熱氧化在低壓操作晶體管區(qū)的表面上形成厚度為1nm至10nm的柵氧化物膜13b。這樣，在低壓操作晶體管區(qū)中形成薄的柵氧化物膜，并在高壓操作晶體管區(qū)中形成厚的柵氧化物膜。晶體管的柵氧化物膜可以由硅氮氧化物而不是硅氧化物制成。
如圖6H所示，通過(guò)在例如620℃的基底溫度進(jìn)行CVD而在基底表面上沉積厚度為80nm至250nm的多晶硅膜28。在后面的工藝中對(duì)該多晶硅膜28進(jìn)行構(gòu)圖，以形成閃存單元的控制柵極和晶體管區(qū)中的柵極。
通過(guò)在例如400℃的基底溫度進(jìn)行等離子體CVD而在多晶硅膜28上形成厚度為10nm至25nm的硅氮化物膜34?？梢酝ㄟ^(guò)等離子體CVD形成熱硅氮化物膜或硅氮氧化物膜。如果硅氮化物膜用作用于熱氧化和離子植入的蝕刻阻止件和掩模，則其不必高度致密并具有高質(zhì)量。
如圖6I所示，在硅氮化物膜34上形成抗蝕劑圖案PR3，其具有閃存單元的層疊的柵結(jié)構(gòu)圖案，并覆蓋低壓操作晶體管區(qū)和高壓操作晶體管區(qū)。通過(guò)使用該抗蝕劑圖案PR3作為掩模而蝕刻等離子體硅氮化物膜34、多晶硅膜28、ONO膜27和硅膜26。在閃存單元區(qū)中對(duì)硅膜的浮動(dòng)?xùn)艠O26、ONO膜27、控制柵極28c和等離子體硅氮化物膜34進(jìn)行構(gòu)圖。之后除去抗蝕劑圖案PR3。
如圖6J所示，通過(guò)在800℃至900℃進(jìn)行熱氧化而在閃存單元的硅膜的側(cè)面上形成厚度為1nm至5nm的保護(hù)氧化物膜35。熱氧化膜是對(duì)載流子泄漏具有高阻擋功能的絕緣膜。因?yàn)楣璧锬?4覆蓋了多晶硅膜28，所以在低壓操作晶體管區(qū)和高壓操作晶體管區(qū)中熱氧化不會(huì)進(jìn)行。
如圖6K所示，形成抗蝕劑圖案PR4，覆蓋閃存單元的柵極的一側(cè)以及低壓操作晶體管區(qū)和高壓操作晶體管區(qū)。例如，在50keV至80keV的加速能和1×1014cm-2至5×1014cm-2的投入量(dose)的條件下，將P+離子植入在抗蝕劑圖案PR4的開(kāi)口露出的區(qū)域中，從而形成n型漏極區(qū)31。另外，在30keV至50keV的加速能和1×1015cm-2至6×1015cm-2的投入量的條件下，植入As+離子以形成擴(kuò)散區(qū)32。之后除去抗蝕劑圖案PR4。
如圖6L所示，形成抗蝕劑圖案PR5覆蓋低壓操作晶體管區(qū)和高壓操作晶體管區(qū)。在20keV至60keV的加速能和5×1014cm-2至3×1015cm-2的投入量的條件下，將As+離子植入閃存區(qū)中，以提高擴(kuò)散區(qū)32的濃度并在另一側(cè)形成源極擴(kuò)散區(qū)33。之后除去抗蝕劑圖案PR5。
如圖6M所示，在600℃的基底溫度下沉積TEOS硅氧化物膜36，而后通過(guò)在0.8托(torr)和800℃的基底溫度下進(jìn)行低壓(LP)CVD而沉積硅氮化物膜37。通過(guò)LP-CVD形成的硅氮化物膜是高度致密且高質(zhì)量的絕緣膜，其具有針對(duì)水分和SiH基的高阻擋功能。分別通過(guò)主要使用CHF3作為蝕刻氣體的各向異性蝕刻和主要使用CF4作為蝕刻氣體的各向異性蝕刻而除去LP-CVD硅氮化物膜和TEOS硅氧化物膜，以在層疊的柵極的側(cè)壁上形成側(cè)壁間隔體，其由硅氧化物膜36和硅氮化物膜37的疊層制成?？梢允÷訲EOS硅氧化物膜36。
如圖6N所示，通過(guò)主要使用CF4作為蝕刻氣體而進(jìn)一步進(jìn)行各向異性蝕刻來(lái)蝕刻硅氮化物膜34。也蝕刻硅氮化物的側(cè)壁間隔體37的上部。也蝕刻在晶體管區(qū)中的硅氮化物膜34，并使硅膜28露出。
如果沒(méi)有形成硅氧化物膜36，則可以連續(xù)地進(jìn)行硅氮化物膜37和34的蝕刻。
如圖60所示，形成抗蝕劑圖案PR6，其在晶體管區(qū)中具有柵極圖案并覆蓋閃存區(qū)。通過(guò)使用抗蝕劑圖案PR6作為掩模，蝕刻多晶硅膜28以形成柵極28a和28b。由于除去了硅氮化物膜34，因此待蝕刻的層只有硅層從而高精度蝕刻變得容易。之后除去抗蝕劑圖案PR6。
如圖6P所示，形成抗蝕劑圖案PR7，覆蓋閃存區(qū)和高壓操作晶體管區(qū)，并且在低壓操作晶體管區(qū)中植入n型雜質(zhì)離子以形成源/漏區(qū)的擴(kuò)展區(qū)41。之后除去抗蝕劑圖案PR7。
如圖6Q所示，形成抗蝕劑圖案PR8，覆蓋閃存單元區(qū)和低壓操作晶體管區(qū)。通過(guò)在高壓操作晶體管區(qū)中植入n型雜質(zhì)離子而形成輕度摻雜的漏極(LDD)區(qū)42。之后除去抗蝕劑圖案PR8。如果滿足所述條件，則可以通過(guò)相同的離子植入工藝形成擴(kuò)展區(qū)和LDD區(qū)，而不用區(qū)分低壓操作晶體管區(qū)和高壓操作晶體管區(qū)。
如圖6R所示，在600℃的基底溫度下在整個(gè)基底表面上沉積厚度為80nm至150nm的TEOS硅氧化物膜44，并回蝕以除去平坦表面上的硅氧化物膜。在閃存單元區(qū)中的層疊柵極的側(cè)壁上形成硅氧化物的側(cè)壁間隔體44c，而在低壓操作晶體管區(qū)和高壓操作晶體管區(qū)中的柵極28b和28a的側(cè)壁上形成硅氧化物的側(cè)壁間隔體44b和44a。
如圖6S所示，在所有有源區(qū)中植入n型雜質(zhì)離子以形成源/漏區(qū)46。
如果要形成CMOS電路，則p溝道區(qū)和n溝道區(qū)由抗蝕劑圖案分開(kāi)，并植入n型和p型雜質(zhì)離子。
如圖6T所示，用稀釋的氫氟酸溶液清洗基底表面和柵極表面，以除去天然氧化物膜等，之后通過(guò)濺射沉積厚度大約為30nm的能夠硅化的金屬層(例如Ti和Co)。如果需要，則進(jìn)一步沉積TiN層并例如在500℃下進(jìn)行退火達(dá)30秒，以形成最初的硅化物層。在除去未反應(yīng)的金屬層等之后，例如在800℃下進(jìn)行二次退火達(dá)30秒以形成具有低電阻的硅化物層18。
硅氮化物層并沒(méi)有露出在側(cè)壁間隔體的表面上，而柵氧化物膜和TEOS硅氧化物膜露出與基底接觸。因此，不會(huì)形成底切部并且不會(huì)有短路、應(yīng)力等問(wèn)題。
如圖6U所示，沉積中間層絕緣膜21覆蓋柵極結(jié)構(gòu)，并且如果需要?jiǎng)t使其表面平坦化。貫穿中間層絕緣膜21形成接觸孔，并且在形成Ti層、TiN層等之后，沉積W層以掩埋接觸孔，并除去不必要的部分以形成W插頭22。這樣，形成了混合地集成有多種類型的半導(dǎo)體元件的半導(dǎo)體裝置。如果需要，則形成上層布線以形成多層布線結(jié)構(gòu)。半導(dǎo)體裝置的通用技術(shù)可以采用各種已知的技術(shù)(例如，參見(jiàn)美國(guó)專利No.6,492,734和6,500,710，它們的全部?jī)?nèi)容通過(guò)引用結(jié)合于此)。
已經(jīng)結(jié)合實(shí)施例描述了本發(fā)明。本發(fā)明并不限于此。例如對(duì)于本領(lǐng)域技術(shù)人員顯而易見(jiàn)的是，可以進(jìn)行其它各種修改、改進(jìn)、組合等。
工業(yè)實(shí)用性本發(fā)明可應(yīng)用于半導(dǎo)體裝置。本發(fā)明可應(yīng)用于混合地安裝有多種類型的半導(dǎo)體裝置的半導(dǎo)體集成電路裝置。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括半導(dǎo)體基底；形成在所述半導(dǎo)體基底上的第一柵氧化物膜；形成在所述第一柵氧化物膜上的第一柵極；第一源/漏區(qū)，形成在所述半導(dǎo)體基底中所述第一柵極的兩側(cè)；以及第一層疊側(cè)壁間隔體，其具有兩層或更多層并形成在所述第一柵極的側(cè)壁上，所述第一層疊側(cè)壁間隔體包括作為除最外層以外的層的氮化物膜，所述最外層由氧化物膜或氮氧化物膜制成，并具有與所述半導(dǎo)體基底、所述第一柵氧化物膜或除所述氮化物膜以外的側(cè)壁間隔體層接觸的底面。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，還包括形成在所述第一源/漏區(qū)上的第一硅化物層。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中所述第一硅化物層是硅化鈷層。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第一層疊側(cè)壁間隔體的最外層覆蓋所述第一柵氧化物膜的側(cè)壁，并直接與所述半導(dǎo)體基底接觸。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第一層疊側(cè)壁間隔體的最外層的底部與所述第一柵氧化物膜接觸，并且所述氧化物膜具有比所述第一柵氧化物膜的蝕刻速度快的蝕刻速度。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述氮化物膜是所述第一層疊側(cè)壁間隔體的中間層，并且所述第一層疊側(cè)壁間隔體包括形成在所述氮化物膜與所述第一柵極之間以及在所述氮化物膜與所述第一柵氧化物膜之間的氧化物膜或氮氧化物膜。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中所述第一側(cè)壁間隔體的最外層覆蓋所述第一柵氧化物膜的側(cè)壁，并直接與所述半導(dǎo)體基底接觸。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中所述第一側(cè)壁間隔體的最外層具有與所述第一柵氧化物膜接觸的底部，所述氧化物膜具有比所述第一柵氧化物膜的蝕刻速度快的蝕刻速度。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，還包括形成在所述半導(dǎo)體基底上的層疊柵極結(jié)構(gòu)，其包括形成在所述半導(dǎo)體基底上的穿隧絕緣膜、形成在所述穿隧絕緣膜上的浮動(dòng)?xùn)艠O、形成在所述浮動(dòng)?xùn)艠O上的絕緣膜、和形成在所述絕緣膜上的控制柵極；第二源/漏區(qū)，形成在所述半導(dǎo)體基底中所述層疊柵極結(jié)構(gòu)的兩側(cè)；以及具有三層或更多層的第二層疊側(cè)壁間隔體，其形成在所述層疊柵極結(jié)構(gòu)的側(cè)壁上并包括氮化物膜作為不與所述半導(dǎo)體基底接觸的中間層。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中所述第二層疊側(cè)壁間隔體包括熱氧化層作為最內(nèi)層。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中所述第二層疊側(cè)壁間隔體包括氧化物膜或氮氧化物膜作為最外層，所述最外層的底部與所述半導(dǎo)體基底接觸。
12.一種半導(dǎo)體裝置，包括半導(dǎo)體基底；形成在所述半導(dǎo)體基底上的第一柵氧化物膜；形成在所述第一柵氧化物膜上的第一柵極；第一源/漏區(qū)，形成在所述半導(dǎo)體基底中所述第一柵極的兩側(cè)；形成在所述第一柵極的側(cè)壁上的第一層疊側(cè)壁間隔體；層疊柵極結(jié)構(gòu)，形成在所述半導(dǎo)體基底上，包括形成在所述半導(dǎo)體基底上的穿隧絕緣膜、形成在所述穿隧絕緣膜上的浮動(dòng)?xùn)艠O、形成在所述浮動(dòng)?xùn)艠O上的絕緣膜；和形成在所述絕緣膜上的控制柵極；第二源/漏區(qū)，形成在所述半導(dǎo)體基底中所述層疊柵極結(jié)構(gòu)的兩側(cè)；以及具有三層或更多層的第二側(cè)壁間隔體，形成在所述層疊柵極結(jié)構(gòu)的側(cè)壁上，并包括作為不與所述半導(dǎo)體基底接觸的中間層的氮化物膜，并且最外部的側(cè)壁間隔體層直接與所述半導(dǎo)體基底接觸。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其中所述第一側(cè)壁間隔體由與所述第二側(cè)壁間隔體的最外部側(cè)壁間隔體層相同的層構(gòu)成。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其中所述第一側(cè)壁間隔體是具有兩層或更多層的層疊側(cè)壁間隔體，所述第一側(cè)壁間隔體包括作為除最外層以外的層的氮化物層，該最外層由氧化物膜或氮氧化合物膜制成，并具有與所述半導(dǎo)體基底、所述第一柵氧化物膜或除所述氮化物膜以外的側(cè)壁間隔體層接觸的底面。
15.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其中作為所述第二側(cè)壁間隔體的中間層的氮化物膜是通過(guò)LP-CVD形成的硅氮化物膜。
16.一種半導(dǎo)體裝置的制造方法，包括如下步驟(a)在半導(dǎo)體基底上形成柵絕緣膜；(b)在所述柵絕緣膜上形成導(dǎo)電膜；(c)蝕刻所述導(dǎo)電膜以形成柵極并使所述柵絕緣膜露出；(d)在所述半導(dǎo)體基底的整個(gè)表面上沉積相對(duì)于所述柵絕緣膜具有蝕刻選擇性的第一絕緣膜，并且通過(guò)各向異性蝕刻在所述柵極的側(cè)壁上留下第一側(cè)壁間隔體層；(e)蝕刻所述柵絕緣膜以使所述半導(dǎo)體基底的表面露出；(f)在所述半導(dǎo)體基底的整個(gè)表面上沉積第二絕緣膜，并通過(guò)各向異性蝕刻在所述第一側(cè)壁間隔體的側(cè)壁上留下第二側(cè)壁間隔體；(g)通過(guò)所述第一和第二側(cè)壁間隔體植入離子以形成源/漏區(qū)；(h)通過(guò)使用稀釋的氫氟酸溶液使所述半導(dǎo)體基底的表面露出；以及(i)在暴出的半導(dǎo)體基底表面上形成硅化物層。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置的制造方法，還包括以下步驟(j)在所述步驟(c)和(d)之間，在所述半導(dǎo)體基底的整個(gè)表面上沉積第三絕緣層，其中所述步驟(d)對(duì)所述第一和第三絕緣層進(jìn)行各向異性蝕刻。
18.一種半導(dǎo)體裝置的制造方法，包括如下步驟(a)在半導(dǎo)體基底上形成柵絕緣膜；(b)在所述柵絕緣膜上形成導(dǎo)電膜；(c)蝕刻所述導(dǎo)電膜以形成柵極并使所述柵絕緣膜露出；(d)在所述半導(dǎo)體基底的整個(gè)表面上沉積相對(duì)于所述柵絕緣膜具有蝕刻選擇性的第一絕緣膜，并且通過(guò)各向異性蝕刻在所述柵極的側(cè)壁上留下第一側(cè)壁間隔體層；(e)在所述半導(dǎo)體基底的整個(gè)表面上沉積蝕刻速度比所述柵絕緣膜的蝕刻速度快的第二絕緣膜，并且通過(guò)各向異性蝕刻在所述第一側(cè)壁間隔體的側(cè)壁上留下第二側(cè)壁間隔體層；(f)蝕刻所述柵絕緣膜以使所述半導(dǎo)體基底的表面露出；(g)通過(guò)所述第一和第二側(cè)壁間隔體植入離子以形成源/漏區(qū)；(h)通過(guò)使用稀釋的氫氟酸溶液使所述半導(dǎo)體基底的表面露出；以及(i)在露出的半導(dǎo)體基底表面上形成硅化物層。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置的制造方法，還包括以下步驟(j)在所述步驟(c)和(d)之間，在所述半導(dǎo)體基底的整個(gè)表面上沉積第三絕緣層，其中所述步驟(d)對(duì)所述第一和第三絕緣層進(jìn)行各向異性蝕刻。
20.一種半導(dǎo)體裝置的制造方法，包括如下步驟(a)在半導(dǎo)體基底的一區(qū)域上形成穿隧絕緣膜、浮動(dòng)?xùn)艠O膜和絕緣膜，并對(duì)所述絕緣膜、所述浮動(dòng)?xùn)艠O膜和所述穿隧絕緣膜進(jìn)行構(gòu)圖，以形成浮動(dòng)?xùn)艠O結(jié)構(gòu)；(b)在所述半導(dǎo)體基底的另一區(qū)域上形成柵絕緣膜；(c)沉積導(dǎo)電膜和蝕刻阻止膜，以覆蓋所述浮動(dòng)?xùn)艠O結(jié)構(gòu)和所述柵絕緣膜；(d)蝕刻所述蝕刻阻止膜和所述導(dǎo)電膜，以形成非易失性存儲(chǔ)器的層疊柵極結(jié)構(gòu)；(e)在所述層疊柵極結(jié)構(gòu)的側(cè)壁上形成防漏第一絕緣膜；(f)通過(guò)LP-CVD沉積硅氮化物膜，以覆蓋所述防漏第一絕緣膜，并且通過(guò)各向異性蝕刻在所述層疊柵極結(jié)構(gòu)的側(cè)壁上留下第一側(cè)壁間隔體；(g)除去所述蝕刻阻止膜；(h)對(duì)在所述另一區(qū)域中的所述導(dǎo)電膜進(jìn)行構(gòu)圖，以形成柵極結(jié)構(gòu)；(i)在所述半導(dǎo)體基底的整個(gè)表面上沉積第二絕緣膜，并通過(guò)各向異性蝕刻在所述層疊柵極結(jié)構(gòu)和所述柵極結(jié)構(gòu)的側(cè)壁上留下第二側(cè)壁間隔體；(j)通過(guò)使用稀釋的氫氟酸溶液使所述半導(dǎo)體基底的表面露出；以及(k)在露出的半導(dǎo)體基底表面上形成硅化物層。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體裝置的制造方法，其中所述步驟(j)形成層疊側(cè)壁間隔體，所述層疊側(cè)壁間隔體包括硅氮化物膜作為中間層。
全文摘要
公開(kāi)了一種半導(dǎo)體裝置，其包括具有阻擋特性的絕緣膜側(cè)壁間隔體。該半導(dǎo)體裝置包括形成在半導(dǎo)體基底上的柵氧化物膜和柵極；形成在半導(dǎo)體基底中的源/漏區(qū)；以及形成在柵極的側(cè)壁上的第一多層側(cè)壁間隔體。所述第一多層側(cè)壁間隔體具有兩層或更多層，并包括氮化物膜作為除最外層以外的層。側(cè)壁間隔體的最外層由氧化物膜或氮氧化合物膜制成，且其底面與所述半導(dǎo)體基底、所述柵氧化物膜或側(cè)壁間隔體的除所述氮化物膜層以外的層接觸。該半導(dǎo)體裝置還可以包括非易失性存儲(chǔ)器的多層?xùn)艠O結(jié)構(gòu)、和形成在所述多層?xùn)艠O結(jié)構(gòu)的側(cè)壁上的第二多層側(cè)壁間隔體。所述第二多層側(cè)壁間隔體具有三層或更多層，并包括作為不與所述半導(dǎo)體基底接觸的中間層的氮化物膜。
文檔編號(hào)H01L27/105GK1839479SQ20038011045
公開(kāi)日2006年9月27日 申請(qǐng)日期2003年10月23日 優(yōu)先權(quán)日2003年10月23日
發(fā)明者姉崎徹 申請(qǐng)人:富士通株式會(huì)社