專利名稱：SiC-MISFET及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用SiC體而設(shè)置SiC-MISFET，特別是累積型的SiC-MISFET及其制造方法。
背景技術(shù)：
炭化硅(SiC)具有Si與C以1∶1的z組成比結(jié)合而構(gòu)成的結(jié)構(gòu)，與Si相比由于硬度高，藥品也難以對其發(fā)揮作用，是帶隙大的寬帶隙半導(dǎo)體材料。SiC與其它寬帶隙半導(dǎo)體材料相比也具有高耐絕緣破壞性，因此，在用于低損耗的功率器件方面倍受曙目。SiC具有立方晶體系的3C-SiC或六方晶體系的6H-SiC等很多的聚類型。其中，一般用于制作實用的SiC-MISFET而使用的是6H-SiC以及4H-SiC。另外，將與c軸的結(jié)晶軸垂直的(0001)面基本一致的面作為主面的基板被廣泛使用。
SiC半導(dǎo)體元件，是將形成于SiC基板上的外延生長層作為活性區(qū)域，通過在該活性區(qū)域根據(jù)其種類設(shè)置必要的區(qū)域所形成的元件。在半導(dǎo)體元件中，對于FET，設(shè)置源·漏區(qū)域以及柵區(qū)域。特別是在作為MIS(金屬/絕緣膜/半導(dǎo)體)型的FET的SiC-MISFET中，一般作為柵絕緣膜采用由熱氧化而形成的氧化膜的MOS(金屬/氧化膜/半導(dǎo)體)型的MOSFET是廣為人知的。
在Si層的上面，形成由熱氧化而成的良好的柵絕緣膜的硅氧化膜。但是，在SiC的情況下，由于是在Si的基礎(chǔ)上有C存在，以通常的熱氧化方式形成良好的氧化膜是非常困難的。即，由于在形成于SiC層上的硅氧化膜中存在C，在Si層一氧化膜之間的界面附近的區(qū)域中，就形成了由固定電荷捕獲載流子的界面能級。因此，在反轉(zhuǎn)型MISFET中，在成為電流流過的溝道層的反轉(zhuǎn)層中，只能實現(xiàn)非常低的載流子的溝道移動度，在SiC-MIISFET中流過大電流是非常困難的。為了解決這個問題，一般的結(jié)構(gòu)是在功率SiC-MISFET中，設(shè)置包含與源·漏區(qū)域相同的導(dǎo)電型的雜質(zhì)的累積型的溝道層。這樣的MISFET被稱為累積型(Accumulation型)SiC-MISFET(SiC-ACCUFET)。
圖9是表示以往一般的累積型SiC-MISFET的結(jié)構(gòu)的剖面圖。如該圖所示，一般的累積型SiC-MISFET，具備SiC基板101、在SiC基板101的主面上，外延生長的第一外延生長層102a、在第一外延生長層102a的上面外延生長的第二外延生長層102b。第一外延生長層102a，具備形成于SiC基板101的主面上的包含n型雜質(zhì)(dopant)的n型本體部102c在n型本體部102c內(nèi)注入p型雜質(zhì)離子而形成的p型阱區(qū)域103、比阱區(qū)域103含有更高濃度的p型雜質(zhì)的高濃度傳導(dǎo)層109。而且，第二外延層102b的一部分，跨越阱區(qū)域103和n型本體部102c而設(shè)置，成為作為包含n型雜質(zhì)的累積型溝道層的SiC溝道層105。而且，在第二外延生長層102b的一部分與阱區(qū)域103的一部分上，還具備注入n型雜質(zhì)離子而形成的n型的源區(qū)域104。而且，具備在SiC溝道層105的上面設(shè)置的柵絕緣膜106、在柵絕緣膜106的上面設(shè)置的柵電極113、與源區(qū)域104以及高濃度傳導(dǎo)層109電阻接觸的源電極111、與SiC基板101的主面對向的面(背面)電阻接觸的漏電極112。源區(qū)域104形成為從平面上看與柵電極113重疊，并且與高濃度傳導(dǎo)層109接觸(比如參照專利文獻(xiàn)1)。
專利文獻(xiàn)1特開2001-144292號公報但是，在所述以往的累積型SiC-MISFET中，存在以下的問題。
如圖9所示的以往的累積型SiC-MISFET中，在柵極沒有施加電壓的狀態(tài)，源·漏極之間有電流流動，也就是處于常導(dǎo)通狀態(tài)。這個問題起因于在柵電極113與阱區(qū)域103之間施加的電壓為0V的狀態(tài)，n型的源區(qū)域104與n型外延生長層102由同一導(dǎo)電型的n型SiC溝道層105而成為導(dǎo)通狀態(tài)。在這樣的常導(dǎo)通型累積型MISFET中，為了使截止時沒有漏極電流的流動，必須于截止時在柵電極施加一個負(fù)的偏置電壓，SiC溝道層中的耗盡層到達(dá)柵絕緣膜，使之成為夾斷狀態(tài)。
因此，為了使在SiC溝道層內(nèi)形成的耗盡層到達(dá)柵絕緣膜，降低SiC溝道層105的雜質(zhì)濃度(對策1)或者相反提高p型阱區(qū)域103的雜質(zhì)濃度(對策2)。但是，在對策1中，由于SiC溝道層的載流子的濃度降低，在施加正電壓于柵電極上的導(dǎo)通狀態(tài)中只能實現(xiàn)小電流密度的漏極電流。而在對策2中，由于p型阱區(qū)域的雜質(zhì)濃度增高，也增加了雜質(zhì)擴(kuò)散的影響。于是，電子溝道移動度降低而導(dǎo)通電阻增加，其結(jié)果很難實現(xiàn)高電流密度的漏極電流。也就是說，即使通過對策1或?qū)Σ?實現(xiàn)了常截止?fàn)顟B(tài)，要流過高密度的漏極電流也是非常困難的。
如此，使用以往的累積型SiC-MISFET的結(jié)構(gòu)時，高電流密度的漏極電流與常截止?fàn)顟B(tài)具有對立的關(guān)系，要想兩者兼得是非常困難的。所以，人們希望能夠?qū)崿F(xiàn)在柵電極沒有施加電壓的截止?fàn)顟B(tài)，在源·漏極之間為沒有電流流過的常截止?fàn)顟B(tài)，而當(dāng)在柵電極上施加正電壓的導(dǎo)通狀態(tài)又可以流過高電流密度的漏極電流，也就是電流驅(qū)動能力高的累積型MISFET。

發(fā)明內(nèi)容
因此，本發(fā)明鑒于以上的問題，其目的是提供一種既可以實現(xiàn)常截止?fàn)顟B(tài)，又具有高的電流驅(qū)動能力的SiC-MISFET以及它的制造方法。
本發(fā)明的SiC-MISFET，在溝道層正下方的區(qū)域中，設(shè)置包含第一導(dǎo)電型雜質(zhì)的本體部、或者被包含第二導(dǎo)電型雜質(zhì)的阱區(qū)域所包圍的，包含高濃度第二導(dǎo)電型雜質(zhì)的部分高濃度注入層。
由此，當(dāng)累積型SiC-MISFET截止時，也就是柵極—阱區(qū)域之間的電壓為0時，溝道層流過的電流被抑制，而在導(dǎo)通時又可以流過高密度的漏極電流而實現(xiàn)常截止?fàn)顟B(tài)。這可以被認(rèn)為是由于在溝道層的一部分中，耗盡層被擴(kuò)大所致。
這里，當(dāng)截止時，由于在溝道層內(nèi)形成的耗盡層直達(dá)柵絕緣膜，由此電流被耗盡層確實地截斷。
當(dāng)在本體部上注入第二導(dǎo)電雜質(zhì)而設(shè)置部分高濃度注入層時，部分高濃度注入層與阱區(qū)域之間的間隔由于比部分高濃度注入層的柵極長方向的尺寸小，因此部分高濃度注入層的電位容易固定，可以更有效地擴(kuò)大耗盡層。
由于在阱區(qū)域具備部分高濃度注入層，部分高濃度注入層的電位被固定，因此容易形成完全夾斷SiC溝道層內(nèi)的耗盡層，而且在導(dǎo)通動作時不會使漏極電流降低地實現(xiàn)常截止的SiC-MISFET。
特別是，當(dāng)在阱區(qū)域的一部分上設(shè)置高濃度傳導(dǎo)層時，高濃度傳導(dǎo)層形成為從下方包圍源區(qū)域，由于部分高濃度注入層是其一部分，因此容易制造。
通過讓部分高濃度注入層的柵極長方向的長度為溝道層的長度的1/10以下，可以將由包含在部分高濃度注入層中的雜質(zhì)形成的散亂的影響抑制到許可范圍內(nèi)。
由于部分高濃度注入層的深度方向的尺寸，比溝道層的深度方向的尺寸大，在截止時，形成于溝道層內(nèi)的耗盡層到達(dá)柵絕緣膜，可以確實地截斷電流。
通過讓部分高濃度注入層的雜質(zhì)濃度比阱區(qū)域的雜質(zhì)濃度高出10倍以上，可以在截止時在溝道層上形成確實地截斷電流的耗盡層。
本發(fā)明的SiC-MISFET既可以采用縱型MISFET結(jié)構(gòu)，也可以采用橫型MISFET結(jié)構(gòu)。
本發(fā)明的SiC-MISFET的制造方法，具備在注入SiC體上注入第二導(dǎo)電雜質(zhì)而形成阱區(qū)域的工序；在SiC體注入比阱區(qū)域更高濃度的第二導(dǎo)電雜質(zhì)而形成部分高濃度注入層的工序；在SiC體的本體部、阱區(qū)域以及部分高濃度注入層的上面形成包含第一導(dǎo)電型雜質(zhì)的溝道層的工序。
由該方法，可以容易地得到所述的SiC-MISFET的結(jié)構(gòu)。
尤其，通過采用設(shè)置包含將要形成源區(qū)域的區(qū)域的開口的注入掩膜，注入第二導(dǎo)電型雜質(zhì)而形成部分高濃度注入層并使之與源區(qū)域相接，可以實現(xiàn)制造的容易化。
本發(fā)明可以提供一種可以流過高密度的漏極電流的常截止的SiC-MISFET。


圖1是表示實施例1的累積型SiC-MISFET結(jié)構(gòu)的剖面圖。
圖2(a)～(d)是表示實施例1的SiC-MISFET制造工序的剖面圖。
圖3是表示實施例1的變形例的累積型SiC-MISFET結(jié)構(gòu)的剖面圖。
圖4是表示實施例2的累積型SiC-MISFET結(jié)構(gòu)的剖面圖。
圖5是表示實施例2的變形例的累積型SiC-MISFET結(jié)構(gòu)的剖面圖。
圖6是表示實施例3的累積型SiC-MISFET結(jié)構(gòu)的剖面圖。
圖7(a)～(d)是表示本實施例的SiC-MISFET制造工序的剖面圖。
圖8是表示實施例4的累積型SiC-MISFET結(jié)構(gòu)的剖面圖。
圖9是表示以往的累積型SiC-MISFET結(jié)構(gòu)的剖面圖。
圖中1-SiC基板，2-n型外延生長層，3-阱區(qū)域，4-源區(qū)域，5-柵絕緣膜，6-SiC溝道層，7-部分高濃度注入層，9-高濃度傳導(dǎo)層，11-源電極，12-漏電極，13-柵電極。
具體實施例方式
實施例1首先對將包含比阱區(qū)域具有更高濃度雜質(zhì)的部分高濃度注入層設(shè)置在漂移(drift)層內(nèi)的本發(fā)明的實施例1的累積型SiC-MISFET進(jìn)行說明。
圖1是表示實施例1的累積型SiC-MISFET結(jié)構(gòu)的剖面圖。如該圖所示，本實施例的累積型SiC-MISFET，具備SiC基板1、在SiC基板1的主面上外延生長的第一外延生長層2a、在第一外延生長層2a的上面外延生長的第二外延生長層2b。第一外延生長層2a，具備形成于SiC基板1的主面上的包含n型雜質(zhì)(dopant)的n型漂移(drift)層2c(本體部)、在n型漂移層2c內(nèi)注入p型雜質(zhì)離子而形成的p型阱區(qū)域3、包含比阱區(qū)域3具有更高濃度的p型雜質(zhì)的高濃度傳導(dǎo)層9。而且，第二外延層2b的一部分，跨越阱區(qū)域3和n型漂移層2c而設(shè)置，成為作為包含n型雜質(zhì)的累積型溝道層的SiC溝道層5。而且，具備在第二外延生長層2b的另一部分與阱區(qū)域3的一部分上注入n型雜質(zhì)離子而形成的n型的源區(qū)域4。而且，具備在SiC溝道層5的上面設(shè)置的柵絕緣膜6、在柵絕緣膜6的上面設(shè)置的柵電極13、與源區(qū)域4以及高濃度傳導(dǎo)層9電阻接觸的源電極11、與SiC基板1的主面對向的面(背面)電阻接觸的漏電極12。源區(qū)域4形成為從平面上看與柵電極13重疊，并且與高濃度傳導(dǎo)層9接觸。
高濃度傳導(dǎo)層9并不一定要設(shè)置，但是為了確實得到用于施加在阱區(qū)域3上的偏置電壓的源電極11的電阻性，還是有高濃度傳導(dǎo)層9為好。
當(dāng)本實施例的累積型SiC-MISFET動作時，由于電流從源區(qū)域4經(jīng)過SiC溝道層5、n型漂移層2c流入SiC基板1(漏區(qū)域)，因此，本實施例的累積型SiC-MISFET具有縱型MISFET結(jié)構(gòu)。
本實施例的累積型SiC-MISFET的結(jié)構(gòu)與以往的累積型SiC-MISFET的結(jié)構(gòu)的不同點在于在n型漂移層2c的上面部設(shè)置了部分地注入p型雜質(zhì)離子而形成的部分高濃度注入層7A。在本實施例中，部分高濃度注入層7A鄰接阱區(qū)域3，包含與阱區(qū)域3的雜質(zhì)的濃度相比高出10倍以上的同導(dǎo)電型雜質(zhì)(在本實施例中為p型雜質(zhì))。
在本實施例中，SiC基板1與包含第一外延生長層2a以及第二外延生長層2b的外延生長層2作為SiC體而發(fā)揮作用。但是，不設(shè)置第二外延生長層2b，通過在第一外延生長層2a的上部注入離子而形成n型累積溝道層也是可能的。這種情況下，第一外延生長層2a與SiC基板1成為SiC體。另外，完全不形成外延生長層，在SiC基板1的上部設(shè)置阱區(qū)域、源區(qū)域、累積溝道層等也是可能的，這種情況下，SiC基板1就成為SiC體。
接著，就本實施例的累積型SiC-MISFET的制造方法進(jìn)行說明。圖2(a)～(d)是表示本實施例的SiC-MISFET制造工序的剖面圖。
在圖2(a)所示的工序之前，進(jìn)行以下的工序。首先，準(zhǔn)備SiC基板1。作為SiC基板1，比如采用主面從(0001)向[11-20]方向帶有8度的偏離角度的直徑50mm的4H-SiC基板。在SiC基板1上，摻雜n型雜質(zhì)，載流子濃度為1×1018cm-3。接著，通過CVD工序，在SiC基板1上一邊原地(in-situ)摻雜n型雜質(zhì)，一邊使包含累積型SiC-MISFET的n型漂移層2c的第一外延生長層2a進(jìn)行外延生長。第一外延生長層2a的厚度(n型漂移層2c的厚度)約為10μm，n型漂移層2c中的載流子濃度約為5×1015cm-3。由此，形成由SiC基板1和第一外延生長層2a構(gòu)成的SiC體下部層。
接著，為了形成累積型SiC-MISFET的阱區(qū)域3，在n型漂移層2c的表面，比如形成由鎳(Ni)構(gòu)成的注入掩膜(圖未示出)。該注入掩膜覆蓋n型漂移層2c的一部分，在成為阱區(qū)域3的區(qū)域具有開口。另外，從注入掩膜的上方，在n型漂移層2c內(nèi)進(jìn)行多階段的Al離子注入以后，進(jìn)行活性化退火。由此，n型漂移層2c的一部分，成為其載流子的濃度1×1017cm-3的p型阱區(qū)域3。
接著，在圖2(a)所示的工序中，除去由Ni構(gòu)成的注入掩膜以后，進(jìn)一步形成在要形成部分高濃度注入層7A以及高濃度傳導(dǎo)層9的區(qū)域上開口的由Al構(gòu)成的注入掩膜21。另外，從注入掩膜21的上方，在n型漂移層2c內(nèi)進(jìn)行多階段的Al離子注入以后，進(jìn)行活性化退火。由此，在n型漂移層2c內(nèi)按照與阱區(qū)域3相接那樣，形成載流子濃度約為2×1018cm-3的p型的部分高濃度注入層7A。而且，形成包含與部分高濃度注入層7A同等程度的p型雜質(zhì)的高濃度傳導(dǎo)層9，使之被阱區(qū)域3所包圍。
接著，在圖2(b)所示的工序中，通過CVD工序，在阱區(qū)域3以及n型漂移層2c的上面上，外延生長形成包含n型雜質(zhì)、包含厚度0.3μm的SiC溝道層5的第二外延生長層2b(SiC體上部層)。通過原地?fù)诫s(in-situ)也將n型雜質(zhì)導(dǎo)入SiC溝道層5內(nèi)，其濃度為5×1017cm-3。由此，形成由外延生長層2和SiC基板1構(gòu)成的SiC體。
接著，在圖2(c)所示的工序中，形成在要形成源區(qū)域4的區(qū)域上開口的由Ni構(gòu)成的注入掩膜(圖未示出)，從該注入掩膜的上方，將作為n型雜質(zhì)的氮離子注入到阱區(qū)域3以后，進(jìn)行氮的活性化退火。由此，SiC溝道層5以及阱區(qū)域3的各自一部分成為載流子濃度為1×1018cm-3的n型的源區(qū)域4。
本實施例，通過調(diào)整在圖2(a)～(c)所示的工序中使用的注入掩膜的尺寸，將在阱區(qū)域3上形成的SiC溝道層5的寬度定為10μm，將部分高濃度注入層7A的寬度定為0.5μm、深度定為0.5μm(未定)。
接著，在圖2(d)所示的工序中，通過以1100℃的溫度熱氧化露出的SiC體的表面，在基板的上面上形成厚度30nm的柵絕緣膜6。然后，除去位于在柵絕緣膜6之中要形成源電極的區(qū)域的上面的部分以后，通過使用電子束(EB)蒸鍍裝置的蒸鍍，在源區(qū)域4的上面上以及SiC基板1的背面上形成Ni膜。接著，通過在加熱爐以1000℃進(jìn)行加熱，分別在源區(qū)域4上面形成成為第一電阻電極的源電極11，在SiC基板1的背面上形成成為第二電阻電極漏電極12。最后通過蒸鍍，在柵絕緣膜6上形成鋁膜，對此進(jìn)行圖形成形，形成柵電極13。
接著，為了了解本實施例的累積型SiC-MISFET的性能，測定其電流電壓特性。對其結(jié)果說明如下。
為了進(jìn)行比較，準(zhǔn)備了圖9所示的以往的累積型SiC-MISFET。另外，除了不存在部分高濃度注入層7A這一點，其它與本實施例的累積型SiC-MISFET的結(jié)構(gòu)相同。
接著，了解本實施例以及以往的累積型SiC-MISFET的電流電壓特性。具體地，就是測定施加在柵電極和阱區(qū)域之間的電壓為0V狀態(tài)的漏極電流，并進(jìn)行比較。
其結(jié)果表明，本實施例的累積型SiC-MISFET的漏極電流得到抑制，比以往的累積型SiC-MISFET的漏極電流要小接近2個數(shù)量級。并且表明，在以阱區(qū)域為基準(zhǔn)施加正電壓于柵極的狀態(tài)的導(dǎo)通動作時，兩者的漏極電流基本相等。其理由可以考慮如下。
首先，以往的累積型SiC-MISFET，在施加在柵電極13與阱區(qū)域3之間的電壓為0V的狀態(tài)(截止?fàn)顟B(tài))中，形成于SiC溝道層5內(nèi)的耗盡層沒有到達(dá)柵絕緣膜6，容易使源·漏區(qū)域之間成為導(dǎo)通狀態(tài)。一旦成為這種狀態(tài)，就成為常導(dǎo)通狀態(tài)，柵極偏置電壓即使為0V也會流過漏極電流。
與此相比，在本實施例的累積型SiC-MISFET中，由于包含比阱區(qū)域3更高濃度的p型雜質(zhì)的部分高濃度注入層7A，形成于SiC溝道層5內(nèi)的耗盡層基本到達(dá)柵絕緣膜6，因此，可以認(rèn)為源·漏區(qū)域之間被截斷了。因此，確實地成為常截止?fàn)顟B(tài)，可以認(rèn)為柵極偏置電壓為0V時，沒有漏極電流流過。
這里，由于存在高濃度p型的部分高濃度注入層7A的區(qū)域中雜質(zhì)散射的影響，雖然也擔(dān)心電子溝道移動度降低的問題，但是，通過讓圖1所示的部分高濃度注入層7A的寬W1與SiC溝道層5的寬W2相比小1個數(shù)量級以上，在導(dǎo)通動作時，對漏極電流的影響可以忽略不計。
而且，通過讓部分高濃度注入層7A的深度方向的尺寸比SiC溝道層5的深度方向的尺寸要大，形成于SiC溝道層5內(nèi)的耗盡層可以確實到達(dá)柵絕緣膜6。
由以上的事情表明通過在n型漂移層2c內(nèi)按照與阱區(qū)域3接觸那樣設(shè)置p型的部分高濃度注入層7A，就可以得到不會降低導(dǎo)通動作時的漏極電流，在柵電極13與阱區(qū)域3之間施加的電壓為0V的狀態(tài)，不會流過漏極電流的常截止型的累積型SiC-MISFET。
實施例1的變形例圖3是表示實施例1的變形例的累積型SiC-MISFET結(jié)構(gòu)的剖面圖。在該變形例中，部分高濃度注入層7B在n型漂移層2c內(nèi)不與阱區(qū)域3相接。其它部分的結(jié)構(gòu)與實施例1一樣。在該變形例中，也與實施例1一樣，可以得到不會降低導(dǎo)通動作時的漏極電流，在柵電極13與阱區(qū)域3之間施加的電壓為0V的狀態(tài)下不會流過漏極電流的常截止型的累積型SiC-MISFET。
在這個例子中，由于部分高濃度注入層7B與阱區(qū)域3的間隔比部分高濃度注入層的柵極長方向的尺寸要小，部分高濃度注入層的電位可以確實固定，因此可以確實地發(fā)揮上述的效果。
特別是如實施例1那樣，由于部分高濃度注入層在n型漂移層2c內(nèi)中與阱區(qū)域3相接，使得部分高濃度注入層的電位更確實地固定，因此，可以更確實地夾斷SiC溝道層5，這一點是所希望的。
實施例2其次，對將包含比阱區(qū)域具有更高濃度雜質(zhì)的部分高濃度注入層設(shè)置在阱區(qū)域內(nèi)的本發(fā)明的實施例2的累積型SiC-MISFET進(jìn)行說明。
圖4是表示實施例2的累積型SiC-MISFET結(jié)構(gòu)的剖面圖。如該圖所示，本實施例的累積型SiC-MISFET，具備SiC基板1、在SiC基板1的主面上外延生長的第一外延生長層2a、在第一外延生長層2a的上面外延生長的第二外延生長層2b。第一外延生長層2a，具備形成于SiC基板1的主面上的包含n型雜質(zhì)(dopant)的n型漂移(drift)層2c、在n型漂移層2c內(nèi)注入p型雜質(zhì)離子而形成的p型阱區(qū)域3、包含比阱區(qū)域3具有更高濃度的p型雜質(zhì)的高濃度傳導(dǎo)層9。而且，第二外延層2b的一部分，跨越阱區(qū)域3和n型漂移層2c而設(shè)置，成為作為包含n型雜質(zhì)的累積型溝道層的SiC溝道層5。而且，具備在第二外延生長層2b的其它一部分與阱區(qū)域3的一部分上注入n型雜質(zhì)離子而形成的n型源區(qū)域4。而且，具備在SiC溝道層5的上面設(shè)置的柵絕緣膜6、在柵絕緣膜6的上面設(shè)置的柵電極13、與源區(qū)域4以及高濃度傳導(dǎo)層9電阻相接的源電極11、與SiC基板1的主面對向的面(背面)電阻接觸的漏電極12。源區(qū)域4形成為從平面上看與柵電極13重疊，并且與高濃度傳導(dǎo)層9接觸。
當(dāng)本實施例的累積型SiC-MISFET動作時，由于電流從源區(qū)域4經(jīng)過SiC溝道層5、n型漂移層2c流入SiC基板1(漏區(qū)域)，因此，本實施例的累積型SiC-MISFET具有縱型MISFET結(jié)構(gòu)。
本實施例的累積型SiC-MISFET的結(jié)構(gòu)與實施例1的不同點在于在阱區(qū)域3的上面部設(shè)置部分地注入p型雜質(zhì)離子而形成的部分高濃度注入層7C。在本實施例中，部分高濃度注入層7C，包含與阱區(qū)域3的雜質(zhì)的濃度相比高出10倍以上同導(dǎo)電型雜質(zhì)(在本實施例中為p型雜質(zhì))。
由于本實施例的累積型SiC-MISFET的制造工序與實施例1的累積型SiC-MISFET的制造工序基本上相同，因此，省略圖示，只對不同的部分進(jìn)行說明。
在本實施例的制造工序中，在圖2(a)所示的工序中，在阱區(qū)域3的上方采用具有開口的注入掩膜進(jìn)行離子注入，形成高濃度傳導(dǎo)層9和部分高濃度注入層7C。其它的工序如圖2(a)～(d)以及其說明所述的一樣。
接著，了解本實施例的累積型SiC-MISFET與圖9所示的以往的累積型SiC-MISFET的電流電壓特性。具體地，就是測定施加在柵電極和阱區(qū)域之間的電壓為0V狀態(tài)的漏極電流并進(jìn)行比較。
其結(jié)果表明在本實施例的累積型SiC-MISFET中，與實施例1的情況相同，漏極電流抑制得比以往的累積型SiC-MISFET的漏極電流要小接近2個數(shù)量級。另外，在以阱區(qū)域3為基準(zhǔn)施加正電壓于柵電極13的狀態(tài)的導(dǎo)通動作時，兩者的漏極電流基本相等。作為其理由，可以認(rèn)為與實施例1的理由一樣。
由以上的事情表明通過在阱區(qū)域3內(nèi)設(shè)置p型的部分高濃度注入層7C，就可以得到不會降低導(dǎo)通動作時的漏極電流，在柵電極13與阱區(qū)域3之間施加的電壓為0V的狀態(tài)，不會流過漏極電流的常截止型的累積型SiC-MISFET。
實施例2的變形例圖5是表示實施例2的變形例的累積型SiC-MISFET結(jié)構(gòu)的剖面圖。在該變形例中，在阱區(qū)域3內(nèi)設(shè)置兩個部分高濃度注入層7D。其它部分的結(jié)構(gòu)與實施例2一樣。在該變形例中，也與實施例2一樣，可以得到不會降低導(dǎo)通動作時的漏極電流，在柵電極13與阱區(qū)域3之間施加的電壓為0V的狀態(tài)，不會流過漏極電流的常截止型的累積型SiC-MISFET。
如該變形例那樣，在阱區(qū)域3設(shè)置多個部分高濃度注入層，則得到可以更確實地夾斷SiC溝道層的累積型SiC-MISFET，這一點是所希望的。
實施例3其次，對將包含比阱區(qū)域具有更高濃度雜質(zhì)的部分高濃度注入層設(shè)置在阱區(qū)域內(nèi)的本發(fā)明的實施例3的累積型SiC-MISFET進(jìn)行說明。
圖6是表示實施例3的累積型SiC-MISFET結(jié)構(gòu)的剖面圖。如該圖所示，本實施例的累積型SiC-MISFET，具備SiC基板1、在SiC基板1的主面上外延生長的第一外延生長層2a、在第一外延生長層2a的上面外延生長的第二外延生長層2b。第一外延生長層2a，具備形成于SiC基板1的主面上的包含n型雜質(zhì)(dopant)的n型漂移(drift)層2c、在n型漂移層2c內(nèi)注入p型雜質(zhì)離子而形成的p型阱區(qū)域3、包含比阱區(qū)域3具有更高濃度的p型雜質(zhì)的高濃度傳導(dǎo)層9。而且，第二外延層2b的一部分，跨越阱區(qū)域3和n型漂移層2c而設(shè)置，成為作為包含n型雜質(zhì)的累積型溝道層的SiC溝道層5。而且，具備在第二外延生長層2b的其它部分與阱區(qū)域3的一部分上注入n型雜質(zhì)離子而形成的n型源區(qū)域4。而且，具備在SiC溝道層5的上面設(shè)置的柵絕緣膜6、在柵絕緣膜6的上面設(shè)置的柵電極13、與源區(qū)域4以及高濃度傳導(dǎo)層9電阻相接的源電極11、與SiC基板1的主面對向的面(背面)電阻接觸的漏電極12。源區(qū)域4形成為從平面上看與柵電極13重疊，并且與高濃度傳導(dǎo)層9接觸。
當(dāng)本實施例的累積型SiC-MISFET動作時，由于電流從源區(qū)域4經(jīng)過SiC溝道層5、n型漂移層2c流入SiC基板1(漏區(qū)域)，因此，本實施例的累積型SiC-MISFET具有縱型MISFET結(jié)構(gòu)。
在本實施例的累積型SiC-MISFET的結(jié)構(gòu)中，與實施例1、2的不同點在于在阱區(qū)域3的上面部部分地注入p型雜質(zhì)離子而形成的高濃度傳導(dǎo)層9被設(shè)置成包圍源區(qū)域4，位于高濃度傳導(dǎo)層9之中的SiC溝道層5的下方的區(qū)域為部分高濃度注入層9a。在本實施例中，由于部分高濃度注入層9a，是高濃度傳導(dǎo)層9的一部分，因此，包含與阱區(qū)域3的雜質(zhì)的濃度相比高出10倍以上同導(dǎo)電型雜質(zhì)(在本實施例中為p型雜質(zhì))。
接著，對本實施例的累積型SiC-MISFET的制造方法進(jìn)行說明。圖7(a)～(d)是表示本實施例的SiC-MISFET制造工序的剖面圖。
在圖7(a)所示的工序之前，進(jìn)行以下的工序。首先，準(zhǔn)備SiC基板1。作為SiC基板1，比如采用主面從(0001)向[11-20]方向帶有8度的偏離角度的直徑50mm的4H-SiC基板。在SiC基板1上摻雜n型雜質(zhì)，載流子濃度為1×1018cm-3。接著，通過CVD工序，在SiC基板1上一邊原地?fù)诫s(in-situ)n型雜質(zhì)，一邊使包含累積型SiC-MISFET的n型漂移層2c的第一外延生長層2a進(jìn)行外延生長。第一外延生長層2a的厚度(n型漂移層2c的厚度)約為10μm，n型漂移層2c中的載流子濃度約為5×1015cm-3。由此，形成由SiC基板1和第一外延生長層2a構(gòu)成的SiC體下部層。
接著，為了形成累積型SiC-MISFET的阱區(qū)域3，在n型漂移層2c的表面，比如形成由鎳(Ni)構(gòu)成的注入掩膜(圖未示出)。該注入掩膜覆蓋n型漂移層2c的一部分，在成為阱區(qū)域3的區(qū)域上具有開口。另外，從注入掩膜的上方，在n型漂移層2c內(nèi)進(jìn)行多階段的Al離子注入以后，進(jìn)行活性化退火。由此，n型漂移層2c的一部分，成為包含濃度1×1017cm-3的雜質(zhì)的阱區(qū)域3。
接著，在圖7(a)所示的工序中，除去由Ni構(gòu)成的注入掩膜以后，進(jìn)一步形成在要形成高濃度傳導(dǎo)層9的區(qū)域上開口的由Al構(gòu)成的注入掩膜22。此時，注入掩膜22的開口包括以后為了形成源區(qū)域而使用的注入掩模的開口全體。另外，從注入掩膜22的上方，在n型漂移層2c內(nèi)進(jìn)行多階段的Al離子注入以后，進(jìn)行活性化退火。由此，為了在n型漂移層2c內(nèi)被阱區(qū)域3所包圍，形成包含濃度約為2×1018cm-3的p型雜質(zhì)的高濃度傳導(dǎo)層9。
接著，在圖7(b)所示的工序中，通過CVD工序，在阱區(qū)域3以及n型漂移層2c的上面上，外延生長包含n型雜質(zhì)、包含厚度0.3μm的SiC溝道層5的第二外延生長層2b(SiC體上部層)。通過原地(in-situ)摻雜也將n型雜質(zhì)導(dǎo)入SiC溝道層5內(nèi)，其濃度為5×1017cm-3。由此，形成由外延生長層2和SiC基板1構(gòu)成的SiC體。
接著，在圖7(c)所示的工序中，形成在要形成源區(qū)域4的區(qū)域上開口的由Ni等構(gòu)成的注入掩膜(圖未示出)，從該注入掩膜的上方，將作為n型雜質(zhì)的氮離子注入到阱區(qū)域3以后，進(jìn)行氮的活性化退火。由此，SiC溝道層5的一部分成為包含濃度為1×1018cm-3的n型雜質(zhì)的源區(qū)域4。另外，在本實施例中，由于高濃度傳導(dǎo)層9的p型雜質(zhì)的濃度與源區(qū)域4的n型雜質(zhì)的濃度基本為同等程度，因此，雖然按理在源區(qū)域4的變化不會到達(dá)高濃度傳導(dǎo)層9，但是，為了方便，在圖6以及圖7(c)～(d)中，源區(qū)域4的下部的一部分描畫得進(jìn)入到高濃度傳導(dǎo)層9。
接著，在圖7(d)所示的工序中，通過以1100℃的溫度熱氧化露出的SiC體的表面，在基板的上面上形成厚度30nm的柵絕緣膜6。然后，除去位于在柵絕緣膜6之中要形成源電極的區(qū)域的上面的部分以后，使用電子束(EB)蒸鍍裝置，在源區(qū)域4的表面以及SiC基板1的背面上蒸鍍而成Ni膜。接著，通過在加熱爐以1000℃進(jìn)行加熱，分別在源區(qū)域4上面形成成為第一電阻電極的源電極9，在SiC基板1的背面的上面形成成為第二電阻電極的漏電極10。最后通過蒸鍍，在柵絕緣膜6上形成鋁膜，對此進(jìn)行圖形成形而形成柵電極8。
接著，為了了解本實施例的累積型SiC-MISFET的性能，測定其電流電壓特性。對其結(jié)果說明如下。
為了進(jìn)行比較，準(zhǔn)備了圖9所示的以往的累積型SiC-MISFET。另外，除了不存在部分高濃度注入層9a這一點，其它與本實施例的累積型SiC-MISFET的結(jié)構(gòu)相同。
接著，了解本實施例以及以往的累積型SiC-MISFET的電流電壓特性。具體地，就是測定施加在柵電極和阱區(qū)域之間的電壓為0V狀態(tài)的漏極電流并進(jìn)行比較。
其結(jié)果表明本實施例的累積型SiC-MISFET，與以往的累積型SiC-MISFET比較，其漏極電流被抑制接近于小2個數(shù)量級。另外，在以阱區(qū)域為基準(zhǔn)施加正電壓于柵極的狀態(tài)的導(dǎo)通動作時，兩者的漏極電流基本相等。其理由可以認(rèn)為與實施例1相同。
由以上的事情表明通過在阱區(qū)域3設(shè)置高濃度傳導(dǎo)層9使之包圍源區(qū)域4，使其一部分作為部分高濃度注入層9a而發(fā)揮作用，就可以得到不會降低導(dǎo)通動作時的漏極電流，在柵電極13與阱區(qū)域3之間施加的電壓為0V的狀態(tài)，不會流過漏極電流的常截止型的累積型SiC-MISFET。
特別是與實施例1、實施例2相比，由于部分高濃度注入層9a距離阱區(qū)域3的端部較遠(yuǎn)，因此，具有為了形成二者而進(jìn)行離子注入時使用的注入掩膜彼此之間產(chǎn)生的位置偏移可以忽略不計的優(yōu)點。而且，在這個結(jié)構(gòu)的情況下，由于難以引起由阱區(qū)域與漂移層的pn接合的耗盡層而直達(dá)源區(qū)域的‘穿通’效應(yīng)，因此提高了耐壓。
另外，在本實施例中，由于高濃度傳導(dǎo)層9的p型雜質(zhì)的濃度與源區(qū)域4的n型雜質(zhì)的濃度基本為同等程度，源區(qū)域4的下部基本成為本征的(intrinsic)。所以，源區(qū)域4的實質(zhì)部分的厚度，與SiC溝道層5的厚度基本相同，但是，即使是這樣的結(jié)構(gòu)，也不妨礙源區(qū)域4的功能。同樣，源區(qū)域4的n型雜質(zhì)的濃度，比如為1×1018cm-3左右，比高濃度傳導(dǎo)層9中的雜質(zhì)濃度還低的情況下，圖6所示的源區(qū)域7的下部成為高濃度傳導(dǎo)區(qū)域9，但是即使這樣的結(jié)構(gòu)也不會妨礙源區(qū)域4的功能。進(jìn)而，也可以將源區(qū)域4的n型雜質(zhì)濃度做得比高濃度傳導(dǎo)層9的p型雜質(zhì)濃度更濃。
實施例4其次，對將包含比阱區(qū)域具有更高濃度雜質(zhì)的部分高濃度注入層設(shè)置在阱區(qū)域內(nèi)的本發(fā)明的實施例4的橫型MISFET的累積型SiC-MISFET進(jìn)行說明。
圖8是表示實施例4的累積型SiC-MISFET結(jié)構(gòu)的剖面圖。如該圖所示，本實施例的累積型SiC-MISFET，具備SiC基板1、在SiC基板1的主面上外延生長的第一外延生長層2a、在第一外延生長層2a的上面外延生長的第二外延生長層2b。第一外延生長層2a，具備形成于SiC基板1的主面上的包含n型雜質(zhì)(dopant)的n型漂移(drift)層2c、在n型漂移層2c內(nèi)注入p型雜質(zhì)離子而形成的p型阱區(qū)域3、包含比阱區(qū)域3具有更高濃度的p型雜質(zhì)的高濃度傳導(dǎo)層9。而且，第二外延層2b的一部分，跨越阱區(qū)域3和n型漂移層2c而設(shè)置，成為作為包含n型雜質(zhì)的累積型溝道層的SiC溝道層5。而且，具備在第二外延生長層2b的其它部分與阱區(qū)域3的一部分上注入n型雜質(zhì)離子而形成的n型源區(qū)域4。而且，具備在SiC溝道層5的上面設(shè)置的柵絕緣膜6、在柵絕緣膜6的上面設(shè)置的柵電極13、與源區(qū)域4以及高濃度傳導(dǎo)層9電阻相接的源電極11。源區(qū)域4形成為從平面上看與柵電極13重疊，并且與高濃度傳導(dǎo)層9接觸。
而且，在n型本體部2c的表面部，具備導(dǎo)入與源區(qū)域4同等濃度的n型雜質(zhì)而形成，并夾住SiC溝道層5而與源區(qū)域4對向的漏區(qū)域31、與漏區(qū)域31電阻接觸的漏電極32。
在本實施例中，與實施例1相同，通過在n型漂移層2c內(nèi)按照與阱區(qū)域3相接設(shè)置p型的部分高濃度注入層7A，就可以得到不會降低導(dǎo)通動作時的漏極電流，在柵電極13與阱區(qū)域3之間施加的電壓為0V的狀態(tài)，不會流過漏極電流的常截止型的累積型SiC-MISFET。
而且，即使將實施例1的變形例、實施例2、實施例2的變形例以及實施例3的部分高濃度注入層的結(jié)構(gòu)適用于這樣的橫型MISFET的累積型SiC-MISFET，也可以得到不會降低導(dǎo)通動作時的漏極電流，在柵電極13與阱區(qū)域3之間施加的電壓為0V的狀態(tài)，不會流過漏極電流的常截止型的累積型SiC-MISFET。
其它實施例而且，在所述各實施例中，對累積型SiC-MISFET為n溝道型MISFET的情況進(jìn)行了說明，而本發(fā)明的累積型SiC-MISFET即使為p溝道型MISFET，也可以發(fā)揮和所述各實施例同樣的效果。
而且，在以上的實施例中，在累積型SiC-MISFET上形成部分高濃度注入層，但是即使在采用SiC的累積型IGBT上形成部分高濃度注入層，也可以得到與上述同樣的效果。
而且，在以上的實施例中，作為SiC溝道層采用均勻濃度分布的n型摻雜層，但是，即使采用具有多重δ摻雜層的溝道層也可以得到本發(fā)明的效果。
而且，在以上的實施例中，將4H-SiC作為SiC基板使用，但是也可以使用4H-SiC以外的多晶型物構(gòu)成的基板。
本發(fā)明可以作為設(shè)置在多種電子機(jī)器、電力機(jī)器上的功率用半導(dǎo)體設(shè)備或高頻用半導(dǎo)體設(shè)備等上利用。
權(quán)利要求
1.一種SiC-MISFET，其特征在于具備具有包含第一導(dǎo)電型雜質(zhì)的本體部的SiC體；在所述SiC體內(nèi)，在除所述本體部之外的部分上導(dǎo)入第二導(dǎo)電型雜質(zhì)而形成的阱區(qū)域；在所述SiC體內(nèi)，跨越所述阱區(qū)域以及SiC體的本體部而設(shè)置的包含第一導(dǎo)電型雜質(zhì)的溝道層；形成于所述溝道層的上面的柵絕緣膜；形成于柵絕緣膜的上面的柵電極；在所述SiC體內(nèi)，在鄰接所述溝道層的區(qū)域內(nèi)按照與所述阱區(qū)域相接那樣設(shè)置的包含第一導(dǎo)電型雜質(zhì)的源區(qū)域；在所述SiC體內(nèi)，在夾住所述本體部并與所述源區(qū)域?qū)ο虻膮^(qū)域設(shè)置的漏區(qū)域；在位于所述SiC體的所述溝道下方的部分上，注入比所述阱區(qū)域更高濃度的第二導(dǎo)電型雜質(zhì)而設(shè)置的部分高濃度注入層。
2.如權(quán)利要求1所述的SiC-MISFET，其特征在于在所述柵電極與所述阱區(qū)域之間施加的電壓為0V的狀態(tài)，由所述部分高濃度注入層形成的耗盡層直達(dá)所述柵絕緣膜。
3.如權(quán)利要求1所述的SiC-MISFET，其特征在于至少在所述部分高濃度注入層的下面，被所述本體部包圍，所述部分高濃度注入層與所述阱區(qū)域的間隔比所述部分高濃度注入層的柵極長方向的尺寸小。
4.如權(quán)利要求1所述的SiC-MISFET，其特征在于所述部分高濃度注入層被所述阱區(qū)域包圍。
5.如權(quán)利要求4所述的SiC-MISFET，其特征在于還具備包含比所述阱區(qū)域更高濃度的第二導(dǎo)電型雜質(zhì)，并與所述部分高濃度注入層連接的高濃度傳導(dǎo)層，所述高濃度傳導(dǎo)層按照包圍所述源區(qū)域那樣形成，所述部分高濃度注入層是由與所述高濃度傳導(dǎo)層共同的離子注入工序形成。
6.如權(quán)利要求1所述的SiC-MISFET，其特征在于所述部分高濃度注入層的柵極長方向的尺寸為所述溝道層的柵極長方向的尺寸的1/10以下。
7.如權(quán)利要求1所述的SiC-MISFET，其特征在于所述部分高濃度注入層的深度方向的尺寸比所述溝道層的深度方向的尺寸更大。
8.如權(quán)利要求1所述的SiC-MISFET，其特征在于所述部分高濃度注入層的雜質(zhì)濃度比所述阱區(qū)域的雜質(zhì)濃度高10倍以上。
9.如權(quán)利要求1～8的任一項所述的SiC-MISFET，其特征在于所述漏區(qū)域設(shè)置在所述SiC體的最下部，為縱型MISFET。
10.如權(quán)利要求1～8的任一項所述的SiC-MISFET，其特征在于所述漏區(qū)域設(shè)置在與所述SiC體的所述溝道層連接的表面部，為橫型MISFET。
11.一種SiC-MISFET的制造方法，其特征在于具備在除包含第一導(dǎo)電型雜質(zhì)的SiC體下部層的本體部之外的部分注入第二導(dǎo)電型雜質(zhì)而形成阱區(qū)域的工序(a)；在所述工序(a)之后或之前，在所述本體部注入比所述阱區(qū)域更高濃度的第二導(dǎo)電型雜質(zhì)，而形成部分高濃度注入層的工序(b)；所述SiC體的本體部，在阱區(qū)域以及所述部分高濃度注入層的上面，外延生長具有包含第一導(dǎo)電型雜質(zhì)的溝道層的SiC體上部層的工序(c)；在所述SiC上部層的一部分注入第一導(dǎo)電型雜質(zhì)，形成源區(qū)域的工序(d)；在所述溝道層的上面形成柵絕緣膜的工序(e)；在所述柵絕緣膜的上面形成柵電極的工序(f)。
12.如權(quán)利要求11所述的SiC-MISFET的制造方法，其特征在于在所述工序(b)中，通過采用設(shè)置了包含要形成所述源區(qū)域的區(qū)域的開口的注入掩膜，并注入第二導(dǎo)電型雜質(zhì)，形成所述部分高濃度注入層而使之與所述源區(qū)域相接。
全文摘要
本發(fā)明提供一種SiC－MISFET及其制造方法。累積型SiC－MISFET，具備SiC基板(1)、n型漂移層(2c)、p型阱區(qū)域(3)、n型源區(qū)域(4)、包含n型雜質(zhì)成為累積型溝道層的SiC溝道層(5)、p型高濃度傳導(dǎo)層(9)、柵絕緣膜(6)、柵電極(13)等。另外，設(shè)置向n型漂移層(2c)的上面部部分地注入p型雜質(zhì)離子而形成的，并包含比阱區(qū)域(3)具有更高濃度的同導(dǎo)電型雜質(zhì)的部分高濃度注入層(7A)。由此，提供常截止的累積型SiC－MISFET，可以流過高電流密度的漏極電流。
文檔編號H01L21/04GK1505170SQ200310117969
公開日2004年6月16日 申請日期2003年11月26日 優(yōu)先權(quán)日2002年11月29日
發(fā)明者高橋邦方, 楠本修, 北畠真, 內(nèi)田正雄, 山下賢哉, 哉, 雄 申請人:松下電器產(chǎn)業(yè)株式會社