專利名稱：一種用于降低集成電路中晶體管內(nèi)電流密度的布局的制作方法
技術(shù)領(lǐng)域：
一般而言，本發(fā)明涉及功率晶體管，更具體而言涉及一種可以降低一集成電路中一晶體管內(nèi)電流密度的布局。
背景技術(shù)：
以前的功率晶體管通常被設(shè)計(jì)成傳輸高輸出功率和高增益。為此，一直需對制造工藝、晶體管器件參數(shù)、布局設(shè)計(jì)和封裝進(jìn)行仔細(xì)的調(diào)諧，以滿足功率晶體管對擊穿電壓、直流增益、跨導(dǎo)、電容、射頻增益、強(qiáng)度、噪聲系數(shù)、輸入/輸出阻抗以及失真等眾多細(xì)節(jié)的要求。工作頻率范圍從幾百兆赫茲直至微波波段。
通常，功能晶體管一直被設(shè)計(jì)成多觸指器件，在功率晶體管包含MOS晶體管的情況下，這是特別有利的。在這些情況中，功率晶體管由交叉結(jié)構(gòu)的漏極、源極和柵極區(qū)域組成。每一個(gè)漏極區(qū)域靠近兩個(gè)柵極區(qū)域，并收集來自兩個(gè)源極區(qū)域的電流。在每一漏極、源極和柵極區(qū)域上面，設(shè)置有所謂的漏極、源極和柵極觸指。每一個(gè)此種觸指均包含一由不同金屬構(gòu)成的互連多層結(jié)構(gòu)，用于收集來自有效區(qū)域(即漏極，源極和柵極區(qū)域)下的電流。該設(shè)計(jì)降低了寄生在漏極至襯底的電容，提高了功率晶體管的高頻性能。
然而，當(dāng)一集成電路技術(shù)所制造的功率晶體管的特征尺寸小于1μm時(shí)，會(huì)存在一不利條件。漏極和源極區(qū)域的減少可能使漏極和源極觸指更窄。與此同時(shí)，在按比例更縮小的技術(shù)中，飽和電流增大至一1mAa/μm柵極范圍。對于一個(gè)其柵極寬度為10μm的晶體管來說，上述飽和電流的增大會(huì)導(dǎo)致一最大20mA的漏極和源極電流。在現(xiàn)有技術(shù)里，與源極和漏極相連的金屬觸指分布在整個(gè)晶體管的寬度(即每一個(gè)漏極和源極區(qū)域的長度)上。因此，每一個(gè)觸指均在晶體管的整個(gè)寬度上收集電流。因而，在觸指離開晶體管連接到母線的地方，漏極和源極觸指的電流達(dá)到最大值。由于觸指僅具有一1μm數(shù)量級的小尺寸，即使若干互連層在彼此堆迭，電流密度也很容易超過可靠性設(shè)計(jì)原則所允許的最大值。這會(huì)嚴(yán)重限制晶體管的操作范圍。
因此，業(yè)內(nèi)需要一個(gè)健全的解決辦法來降低漏極和源極觸指的電流密度，并通過降低電流密度來提高晶體管的最大輸出功率，也就是說，增加晶體管的工作范圍。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一種布局，來改進(jìn)一集成電路中一功率晶體管內(nèi)漏極和源極觸指的電流操作性質(zhì)。
本發(fā)明的此一目的可通過在一晶體管或其它多觸指器件的頂面上設(shè)置兩個(gè)電流分配組件或板而實(shí)現(xiàn)，所述組件包含集成電路的一部分金屬層，其中每一該電流分配組件約覆蓋晶體管寬度的一半。第一電流分配組件在大約每一漏極觸指的一半長度(即晶體管寬度)上通過通路與所有的漏極觸指相連；第二電流分配組件在大約每一源極觸指的一半長度(即晶體管寬度)以類似方式通過通路與所有的源極觸指相連。
與電流在每個(gè)觸指的整個(gè)長度收集并流動(dòng)的傳統(tǒng)設(shè)計(jì)相比，，漏極和源極觸指中以此方式收集的最大電流在本發(fā)明的布局中進(jìn)行分配之前分別只是傳統(tǒng)設(shè)計(jì)的一半。
根據(jù)本發(fā)明，此一布局降低了每個(gè)漏極和源極觸指中的電流密度，可實(shí)質(zhì)性增大整個(gè)晶體管的最大允許電流，并也可通過增大電流來增大最大輸出功率。
本發(fā)明的另一個(gè)優(yōu)點(diǎn)在于其使進(jìn)一步降低晶體管的特征尺寸成為可能，例如，在不違背所謂的電流密度最小設(shè)計(jì)規(guī)則的情況下，減小集成電路中功率晶體管的漏極與源極互連區(qū)域的長度。因此，可以制作出體積越來越小和功能越來越強(qiáng)的晶體管，并可在集成電路中設(shè)置更多的組件。


下文將參照附圖對本發(fā)明的一具體實(shí)施例進(jìn)行詳細(xì)說明圖1為一帶有本發(fā)明電流分配組件的晶體管的俯視示意圖；圖2a為一沿圖1中a---a線的橫斷面示意圖；及圖2b為一沿圖1中b---b線的橫斷面示意圖。
具體實(shí)施例方式
根據(jù)本發(fā)明，圖1為一集成電路中帶有兩個(gè)電流分配組件1，2的功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管(power MOSFET)的俯視圖。
一般來講，功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管包括多個(gè)交叉(interdigitated)漏極、源極和柵極區(qū)域，其頂部設(shè)置有所謂的漏極、源極和閘門觸指10，11，12。在這種結(jié)構(gòu)中，每一個(gè)漏極觸指10與兩個(gè)柵極觸指12相鄰，并收集來自兩個(gè)源極11的電流。
根據(jù)本發(fā)明，作為集成電路的部分金屬層，兩個(gè)電流分配組件以兩個(gè)電流分配導(dǎo)電板的形式設(shè)置在功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管的頂面上。每一個(gè)板1，2以下述方式定向其延伸跨越每一個(gè)漏極、源極和柵極觸指10，11，12，及每一個(gè)觸指10，11，12之間的空隙。
電流分配板1，2較佳為共面且布置為彼此間隔一預(yù)定距離3，由此，彼此間互不搭接。結(jié)果，板1，2和間隔距離3一起沿整個(gè)晶體管寬度4延伸。晶體管寬度4被定義為單個(gè)漏極和源極觸指10，11的長度。
間隔距離3是由眾所周知的集成電路制造工藝的最小設(shè)計(jì)規(guī)則決定的。因此，距離3可依據(jù)本發(fā)明的實(shí)施例而變化。根據(jù)每一個(gè)具體實(shí)施例的要求，距離3可在50nm至5μm間隔之間變化。
電流分配板1，2較佳搭接晶體管寬度4的大約相等的分額或部分。該些部分較佳接近于晶體管寬度4的一半。
應(yīng)了解，板1，2也可搭接晶體管寬度4的不相等部分。較佳的情況是，板1，2各自搭接的部分應(yīng)該多于晶體管寬度4的1/3，而小于晶體管寬度4的2/3。由于有預(yù)定的間隔距離3，板1，2不能同時(shí)以接近晶體管寬度4的2/3搭接晶體管。
根據(jù)本發(fā)明，第一板1通過第一通路5連接至所有的漏極觸指10。這些第一通路5分布在每一個(gè)漏極觸指10的約一半長度上。根據(jù)本發(fā)明，第二板2通過第二通路6連接至所有源極觸指11。類似的，這些第二通路6分布在每一個(gè)源極觸指11約一半長度上。
圖2a清楚地顯示，第一板1位于漏極觸指10的頂部并與之相連，而第二板2位于漏極觸指10的頂部，卻沒有與之相連。
類似的，圖2b清楚地顯示，第二板位于源極觸指11的頂部并與之相連，而第一板1位于源極觸指11的頂部，卻沒有與之相連。
應(yīng)了解，第一通路5和第二通路6分布距離可以大于觸指長度的一半，也可以小于觸指長度，這取決于上述板1，2各自覆蓋的晶體管寬度4的分額或部分。
較佳的情況是，電流分配組件1，2采用矩形板。雖然如此，但應(yīng)了解，電流分配組件1，2的形狀和大小均可以不同。
電流分配組件1，2可有其它各種各樣的布局設(shè)計(jì)，其中電流分配組件1，2的源極和漏極的寬度可依據(jù)各自漏極和源極觸指10，11的最大電流密度而相應(yīng)變化。電流分配組件1，2的布局設(shè)計(jì)也由分別來自源極和漏極觸指10，11的期望總輸出電流來決定。
板1，2基本上可由鋁，銅或者金制成。如果采用鋁，該材料通常是和銅和/或鈦，和/或其它合金元素制成的合金。類似的，如果采用金和銅，該材料也和其它元素制成合金，以便得到所期望的性質(zhì)。根據(jù)布局的所期望性質(zhì)，也可采用其它導(dǎo)電材料。
板1，2的制造可以采用電鍍方法、反應(yīng)濺射法、氣相沉積法或者某些其它沉積技術(shù)來實(shí)施。為了能很好地粘附在晶體管上，可通過形成不同材料層的方法來制作板1，2，尤其是在使用銅板的情況下。通常，在將板1，2沉積在晶體管頂部之前，要先沉積一個(gè)粘附層或者阻擋層。為了對集成電路中擬設(shè)置板1，2的區(qū)域進(jìn)行界定，在制造板1，2之前，要先在集成電路上以一已知方式設(shè)置一屏蔽。
本發(fā)明的該實(shí)施例涉及到降低一集成電路中功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管內(nèi)的電流密度。應(yīng)了解，類似的布局也可以應(yīng)用于其它類型的晶體管中，例如雙極晶體管。本發(fā)明并不僅限于高頻應(yīng)用。
顯然不難理解，本發(fā)明不限于較佳實(shí)施例，在隨附權(quán)利要求范圍內(nèi)可對本發(fā)明進(jìn)行修改。
權(quán)利要求
1.一種用于降低一集成電路中一晶體管內(nèi)電流密度的布局，所述晶體管包含多個(gè)交叉漏極、源極和柵極觸指(10，11，12)，其特征在于第一電流分配板(1)位于所述晶體管的頂部，是集成電路的一金屬層的一部分，且經(jīng)由第一通路(5)與所有漏極觸指(10)相連接；與所述第一電流分配板(1)共面的第二電流分配板(2)位于所述晶體管的頂部，是集成電路的一金屬層的一部分，且經(jīng)由第二通路(6)與所有源極觸指(11)相連接。
2.根據(jù)權(quán)利要求1所述的布局，其特征亦包括所述第一和第二電流分配板(1，2)由一預(yù)定距離(3)分隔開。
3.根據(jù)權(quán)利要求2所述的布局，其特征亦包括所述距離(3)在50nm至5μm間隔之間。
4.根據(jù)權(quán)利要求1所述的布局，其特征亦包括所述第一電流分配板(1)搭接晶體管寬度(4)的一第一預(yù)定部分，且所述第二電流分配板(2)搭接晶體管寬度(4)的一第二預(yù)定部分。
5.根據(jù)權(quán)利要求1和權(quán)利要求2所述的布局，其特征亦包括所述兩個(gè)電流分配板(1，2)和所述間隔距離(3)一起沿整個(gè)晶體管寬度(4)延伸。
6.根據(jù)權(quán)利要求4所述的布局，其特征亦包括晶體管寬度(4)的所述第一部分等于晶體管寬度的1/3至2/3，且晶體管寬度(4)的所述第二部分等于晶體管寬度的2/3至1/3。
7.根據(jù)權(quán)利要求4所述的布局，其特征亦包括所述晶體管寬度(4)的第一和第二部分是相等的。
8.根據(jù)權(quán)利要求1所述的布局，其特征亦包括所述電流分配板(1，2)基本上由鋁，銅，或金制成。
全文摘要
為了降低一集成電路中一晶體管內(nèi)的電流密度，晶體管包括多個(gè)交叉漏極、源極和柵極觸指(10，11，12)；一第一電流分配板(1)是集成電路的一金屬層的一部分，且經(jīng)由第一通路(5)與所有漏極觸指(10)相連接；一第二電流分配板(2)也是所述集成電路的金屬層的一部分，且經(jīng)過第二通路(6)與所有源極觸指(11)相連接。
文檔編號H01L23/482GK1708854SQ03812742
公開日2005年12月14日 申請日期2003年5月7日 優(yōu)先權(quán)日2002年6月3日
發(fā)明者A·里特溫, D·安德斯森 申請人:艾利森電話股份有限公司