專利名稱：功率半導體器件的制作方法
技術領域：
本發(fā)明涉及一種用于功率控制的功率半導體器件。特別是，本發(fā)明涉及一種使用氮化物半導體的橫向型功率FET、肖特基勢壘二極管(SBD)等。
背景技術：
功率半導體器件如開關器件和二極管都用于功率控制電路如開關模式電源和反相器電路。功率半導體器件需要下列特性，即，高擊穿電壓和低導通電阻。在功率半導體器件中在擊穿電壓和導通電阻之間存在由器件材料決定的折衷關系。根據(jù)近年來的先進技術，低導通電阻結束了主要器件材料的限制，即，在功率半導體器件中實現(xiàn)了硅。為了進一步減小導通電阻，必須改變器件材料。如GaN和AlGaN氮化物半導體或碳化硅(SiC)，寬帶隙半導體用作開關器件材料。因此，可以改進由上述材料確定的折衷關系，并且實現(xiàn)了低導通電阻。使用氮化物半導體如GaN和AlGaN的HEMT(高電子遷移率晶體管)已經(jīng)在下列文獻中公開了。該文獻是R.Coffie等人的“p-Capped GaN-AlGaN-GaN High Electron Mobility Transistors(HEMT)”，IEEE ELECTRON DEVICE LETTERS，VOL.23，No.10，OCTOBER2002，第598-590頁。
近年來，不斷地在進行使用寬帶隙半導體的功率半導體器件的研究。在氮化物半導體如GaN中，可以實現(xiàn)低導通電阻。但是，還沒有考慮功率器件所特有的特性即雪崩承受能力而進行設計。這是因為基于GaN的器件是在射頻(RF)器件基礎上設計的。
順便提及，在FET中，提供場板電極，由此實現(xiàn)了高擊穿電壓。上述技術已經(jīng)在例如下列文獻中被公開了JPN.PAT.APPLN.KOKAI公報No.5-21793和2001-230263，公開的日本專利No.3271613。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種功率半導體器件，它具有高雪崩承受能力和極低的導通電阻。
根據(jù)本發(fā)明的方案，提供一種功率半導體器件，包括非摻雜的AlXGa1-XN(0≤X≤1)的第一半導體層；形成在第一半導體層的一個表面上的非摻雜的或n型AlYGa1-YN(0≤Y≤1，X＜Y)的第二半導體層；選擇形成在第二半導體層上的p型AlZGa1-ZN(0≤Z≤1)的第三半導體層；位于第三半導體層兩側之一上并形成在第二半導體層上的第一電極；在第三半導體層和第一電極之間、形成在與第三半導體層相鄰的第二半導體層上的絕緣膜；和形成在絕緣膜上的場板電極。
本發(fā)明的功率半導體器件通過組合AlGaN基異質結結構而產(chǎn)生具有高遷移率的兩維電子氣體，并在運載電流時使用如此產(chǎn)生的電子氣體作為載體，由此可以實現(xiàn)低導通電阻。使用具有寬帶隙的氮化物半導體，并且采用場板電極，可以實現(xiàn)高擊穿電壓。此外，p型AlGaN層形成在半導體層的表面上，由此當發(fā)生雪崩擊穿時可以快速放電空穴；因此，可以獲得高雪崩承受能力。發(fā)生雪崩擊穿的位置存在于半導體中，即p-n結表面上，而不是半導體和鈍化膜如場板電極的端面之間的界面處。為此，可以防止由熱量引起的界面不穩(wěn)定，因此實現(xiàn)了具有高可靠性的器件。


圖1是示意性地表示根據(jù)本發(fā)明第一實施例的功率半導體器件的剖面圖；圖2是示意性地表示根據(jù)第一實施例的第一修改例的功率半導體器件的剖面圖；圖3是示意性地表示根據(jù)第一實施例的第二修改例的功率半導體器件的剖面圖；圖4是示意性地表示根據(jù)第一實施例的第三改性的功率半導體器件的剖面圖；圖5是示意性地表示根據(jù)本發(fā)明第二實施例的功率半導體器件的剖面圖；圖6A-6B是分別解釋上述第二實施例的剖面圖和特性圖；圖7A-7C是分別解釋上述第二實施例的剖面圖和特性圖；圖8是示意性地表示根據(jù)本發(fā)明第三實施例的功率半導體器件的剖面圖；圖9是示意性地表示根據(jù)本發(fā)明第四實施例的功率半導體器件的剖面圖；
圖10是示意性地表示根據(jù)第四實施例的修改例的功率半導體器件的剖面圖；圖11是示意性地表示根據(jù)本發(fā)明第五實施例的功率半導體器件的剖面圖；圖12是示意性地表示根據(jù)第五實施例的第一修改例的功率半導體器件的剖面圖；圖13A和13B是分別表示根據(jù)第五實施例的第二修改例的功率半導體器件的剖面圖和頂部平面圖；圖14是示意性地表示根據(jù)本發(fā)明第六實施例的功率半導體器件的剖面圖；圖15是示意性地表示根據(jù)本發(fā)明第七實施例的功率半導體器件的剖面圖；和圖16A和16B是分別解釋上述第七實施例的剖面圖和特性圖。
實施本發(fā)明的最佳方式下面將參照附圖介紹本發(fā)明的實施例。所有附圖中相同的參考標記表示相同的部分。
(第一實施例)圖1是示意性地表示根據(jù)本發(fā)明第一實施例的結型功率HEMT(高電子遷移率晶體管)的結構的剖面圖。
HEMT設有溝道層1，該溝道層1包括作為非摻雜AlXGa1-XN(0≤X≤1)的GaN層(X＝0)。溝道層1的厚度設置為大約為1到2μm，以便獲得600V的擊穿電壓。在溝道層1的表面(一側)上形成作為n型AlYGa1-YN(0≤Y≤1，X＜Y)的阻擋層2，其厚度為0.02μm。阻擋層2包括Al0.2Ga0.8N層(Y＝0.2)，其中作為雜質摻雜了劑量為大約1013(原子/cm2)的Si。此外，半導體層3選擇性地形成在阻擋層2上作為p型AlZGa1-ZN(0≤Z≤1)，其厚度為0.01μm。半導體層3包括其中作為雜質摻雜了Mg的Al0.1Ga0.9N(Z＝0.1)。
由Ti/Al/Ni/Au構成的漏電極(D第一電極)4和源電極(S第二電極)5彼此分開地形成在阻擋層2上的上述半導體層3的兩側。上述漏電極和源電極4和5分別與阻擋層2的表面電連接。
由Pt或Ni/Au構成的柵電極(G控制電極)6形成在半導體層3上。柵電極6與半導體層3的表面電連接。
絕緣膜7形成得連續(xù)覆蓋上述柵電極6和周圍的阻擋層2。由Ti/Al/Ni/Au構成的場板電極8形成在絕緣膜7上，以便它可以設置在柵電極6和漏電極4之間。場板電極8與源電極5的表面電連接。
具有上述結構的HEMT作為結型FET操作，在所述結型FET中，形成在溝道層1的表面區(qū)中的耗盡層的深度是根據(jù)施加于柵電極6的電壓控制的。因此，根據(jù)耗盡層的深度控制在源電極5和漏電極4之間的流動的電流。
在第一實施例的HEMT中，具有寬帶隙的氮化物半導體如AlXGa1-XN、AlYGa1-YN和AlZGa1-ZN用作器件材料。因此，增強了臨界場，從而可以實現(xiàn)器件的高擊穿電壓。場板電極8形成在確定擊穿電壓的柵電極和漏電極之間。因此，施加電壓時，在柵電極6和漏電極4之間施加的電場再生，從而可防止擊穿電壓逐步下降。在包括阻擋層2和溝道層1的AlGaN/GaN異質界面中產(chǎn)生具有高遷移率的兩維電子氣體；因此，可實現(xiàn)低導通電阻。
p型半導體層3進一步形成在n型阻擋層2上。因此，如果在器件中發(fā)生雪崩擊穿，則產(chǎn)生的空穴快速移動到p型半導體層3中，由此實現(xiàn)了高雪崩承受能力。
此外，p型半導體層3形成在阻擋層2上；因此，獲得了下列效果，即減小了柵極泄漏電流。
在正常HEMT結構中，擊穿電壓由柵極的肖特基結中產(chǎn)生的電場確定。相反，在上述實施例的上述HEMT結構中，在p型半導體層3和n型阻擋層置之間的p-n結中產(chǎn)生的電場確定上述擊穿電壓。換言之，與肖特基結器件的特性非均勻性容易變大的結構相比，在半導體層中存在擊穿點。因此，可防止下列效果，即擊穿電壓的非均勻性。
此外，在正常HEMT結構中，在肖特基界面、場板端部、半導體和鈍化膜之間的金屬界面等中產(chǎn)生高電場。為此，如果設計成在上述點中發(fā)生雪崩擊穿，則很容易發(fā)生由熱量引起的特性變化。相反，在上述實施例的HEMT結構中，擊穿點存在于半導體層的pn結中。因此，雪崩擊穿的穩(wěn)定性增加，因此可以實現(xiàn)具有高可靠性的器件。
場板電極8與源電極5連接，因此其間的柵/漏電容變??；因此，可以實現(xiàn)高速開關操作。
通過晶體生長與溝道層1和阻擋層2一起均勻地形成包括p型Al0.1Ga0.9N的半導體層3。之后，可對半導體層3進行構圖并通過刻蝕形成。此外，通過晶體生長形成半導體層3，之后，可以通過選擇氧化工藝形成。此外，通過晶體生長形成溝道層1和阻擋層2；之后，可以通過選擇生長在它們的層的表面上形成半導體層3。
(第一實施例的第一修改例)
圖2是示意性地表示根據(jù)第一修改例的圖1中所示的功率HEMT的結構的剖面圖。在圖1所示的功率HEMT中，介質層7形成得連續(xù)覆蓋柵電極6和周圍的阻擋層2，并且場板電極8電連接到源電極5。
相反，圖2的功率HEMT具有下列結構。即，介質層7形成得位于半導體層3和漏電極4之間并與半導體層3相鄰。柵電極6形成得除了半導體層3的上表面之外還延伸到介質層7。換言之，根據(jù)第一修改例，柵電極6同時用作圖1所示的場板電極8。
該修改例的功率HEMT可以獲得與圖1相同的效果，此外，場板電極和柵電極可以一起形成。因此，可以獲得下列效果；即，與圖1相比簡化了制造工藝。
(第一實施例的第二修改例)圖3是示意性地表示根據(jù)第二修改例的圖1所示的功率HEMT的結構的剖面圖。圖3的功率HEMT不同于圖1的地方在于柵電極6形成得延伸到與半導體層3的漏電極4一側相鄰的阻擋層2的表面。
即，在圖3的功率HEMT中，柵電極6與阻擋層2形成肖特基結。
根據(jù)第二修改例，柵電極6與阻擋層2進行肖特基連接。但是，由于半導體層3與柵電極6連接，因此在雪崩擊穿時空穴經(jīng)半導體層3排放；因此，像圖1的情況一樣實現(xiàn)了高雪崩承受能力。此外，獲得了與圖1情況相同的效果。
(第一實施例的第三修改例)圖4是示意性地表示根據(jù)第三修改例的圖1所示的功率HEMT的結構的剖面圖。在圖3的功率HEMT中，柵電極6形成得延伸到與半導體層3的漏電極4的一側相鄰的阻擋層2的表面。相反，在圖4的功率HEMT中，柵電極6形成得延伸到與半導體層3的源電極5相鄰的阻擋層2的表面。
根據(jù)第三修改例，柵電極6與阻擋層2形成肖特基連接。然而，由于半導體層3與柵電極6連接，因此在雪崩擊穿時空穴經(jīng)半導體層3排放；因此，與圖1的情況一樣實現(xiàn)了高雪崩承受能力。此外，獲得了與圖1的情況相同的效果。
(第二實施例)圖5是示意性地表示根據(jù)本發(fā)明的第二實施例的結型功率HEMT的結構的剖面圖。在圖1的功率HEMT中，包括p-AlGaN層的半導體層3形成為與柵電極6相同的長度。即，漏電極4一側上的半導體層3的端部在位置上與漏電極4一側上的柵電極6的端部對準。
相反，在第二實施例的功率HEMT中，形成包括p-AlGaN層的半導體層3，以便漏電極4一側上的端部可以從漏電極4一側上的柵電極6的端部延伸到漏電極4的一側。此外，半導體層3形成為使得漏電極4一側上的端部可以位于場板電極8的下面。
圖6A是放大了圖5的功率HEMT的半導體層3的端部的剖面圖，圖6B是表示當圖5的功率HEMT工作時阻擋層2中的電場分布的特性圖。
如圖5所示，半導體層3形成得使得漏電極4一側上的端部可以位于場板電極8的下面。借此，如圖6B所示，場集中點存在于半導體層3的端部和場板電極8的端部。在圖6B中，特性曲線(線)21表示形成厚到一定長度的絕緣膜7的情況；另一方面，特性曲線22表示形成薄到一定程度的絕緣膜7的情況。
更具體地說，場板電極8下面的絕緣層7形成得具有適當?shù)暮穸?，由此在發(fā)生雪崩擊穿的點即電場變?yōu)樽畲蟮狞c設置在半導體層3的端部。因此，在雪崩擊穿時空穴快速排放，因而可以確保足夠的雪崩承受能力。
下面介紹設置絕緣膜7的厚度的方法，以便電場在半導體層3的端部變?yōu)樽罡?。圖7A是放大了圖5所示的功率HEMT的半導體層3的端部的剖面圖。圖7B是表示當圖5的功率HEMT工作時在水平方向的電場分布的特性圖。圖7C是表示當圖5的功率HEMT工作時在垂直方向的電場分布的特性圖。在圖7B和7C中，漏電極4一側上的半導體層3的端部的點設置為A，場板電極8的端部下面的阻擋層2的點設置為B，并且場板電極8的端部上的點設置為C。上述點A-C的電場分別設置為EA、EB和EC。此外，從點A到B的距離即基場板電極8的長度設置為L，絕緣膜7的厚度設置為t。
在每個點的電場大小和每個元件的尺寸的基礎上，由分別下列等式(1)和(2)表示點A和B之間的電壓VAB以及點C和B之間的電壓VCB。
VAB＝(EA+EB)L/2…(1)VCB＝Ect …(2)場板電極8的電位大致等于半導體層3的電位；因此，電壓VAB等于電壓VCB。由于電通量密度繼續(xù)，電場EB和EC之間的關系由下列等式(3)表示。
εi·EC＝εSEB…(3)其中εi是絕緣層7的介電常數(shù)(相對介電常數(shù))，εS是阻擋層2的介電常數(shù)。修改上述等式(1)-(3)，以便可以確定電場EA和EB之間的關系。上述關系由下列等式(4)表示。
EA/EB＝2εSt/εiL-1…(4)在這種情況下，電場EA設置得大于電場EB，由此雪崩承受能力變大。因此，由等式(4)表示的EA與EB的比設置得大于1?；谏鲜鍪聦崳斝薷牡仁?4)時，獲得下列等式(5)。
εSt＞εIL …(5)因此，希望設置絕緣膜7的厚度t和場板電極的長度L從而可滿足由上述等式(5)表示的關系。
如果場板電極的長度L設置為2μm，絕緣膜7由SiO2構成，并且包括AlGaN層的阻擋層2的成分比設置為0.2，介電常數(shù)εi和εS分別為3.9和9.3。因此，希望絕緣膜7的厚度設置為0.83μm或更大。
在寬帶隙半導體如AlGaN和GaN中，臨界場靠近絕緣膜介質擊穿場。如果絕緣膜7的介質擊穿電壓小于雪崩擊穿電壓，則介質擊穿電壓確定器件擊穿電壓。在這種情況下，如果等于器件擊穿電壓的電壓施加于器件，則器件被擊穿。如果半導體層的臨界場等于絕緣膜的介質擊穿場，則圖7C所示的點C的電場EC小于圖7B所示的點A的電場EA。借此，可以避免介質擊穿。
當修改上述等式(1)-(3)以便可確定EA和EC之間的關系時，上述關系由下列等式(6)表示。
EA/EC＝2t/L-εi/εS…(6)由上述等式(6)表示的比例變得大于1，由此可以避免介質擊穿。因此，希望設置絕緣膜7的厚度t和場板電極的長度L以便滿足下列等式(7)。
2t/L＞(1+εi/εS) …(7)同樣，如果場板電極的長度L設置為2μm，絕緣膜7由SiO2構成，并且包括AlGaN的阻擋層2的成分比設置為0.2，則介電常數(shù)εi和εS分別為3.9和9.3。因此，希望將絕緣膜7的厚度t設置為1.4μm或更大。
(第三實施例)圖8是表示根據(jù)本發(fā)明第三實施例的結型功率HEMT的結構的剖面圖。柵極和漏極之間的距離確定圖1所示的橫向型功率器件的擊穿電壓；因此，希望將上述距離設置為長一些。此外，縮短了與擊穿電壓沒有關系的源極和柵極之間的距離。這對于減小導通電阻有用。在第三實施例的功率HEMT中，柵極和漏極之間的距離設置得比柵極和源極之間的距離寬，以便實現(xiàn)高擊穿電壓和低導通電阻。更具體地說，距離Lgd設置得比距離Lgs寬。即，距離Lgd是漏電極4一側上的柵電極6的端部和柵電極6一側上的漏電極4的端部之間的長度。距離Lgs是源電極5一側上的柵電極6的端部和柵電極6一側上的源電極5的端部之間的長度。
圖8示出了漏電極4的一側上的半導體層3的端部位于場板電極8的下面的情況。但是，第三實施例不限于上述設置，并且如圖1所示，半導體層3可以形成為使得漏電極4一側上的端部可以與柵電極6的端部對準。如圖3和4所示，柵電極6可以形成得延伸到與半導體層3的漏電極4一側相鄰的阻擋層2的表面上，或者延伸到其源電極5一側。
(第四實施例)圖9是示意性地表示根據(jù)本發(fā)明第四實施例的結型功率HEMT的結構的剖面圖。圖9中所示的功率HEMT不同于圖1的地方在于下列方面。即，包括其中作為雜質摻雜了Mg的GaN層(W＝0)的半導體層9形成在溝道層1的背面，并作為p型AlWGa1-WN。(0≤W≤1)。由Pt構成的背電極10進一步形成在半導體層3的表面上。在這種情況下，背電極10與源電極5電連接。
在具有上述結構的功率HEMT中，當發(fā)生雪崩時產(chǎn)生的空穴經(jīng)半導體層9和背電極10排放；因此，可以進一步增強雪崩承受能力。
(第四實施例的修改例)圖10是表示第四實施例的修改例的剖面圖。如圖10所示，溝道層1的厚度設置得小于柵電極6和漏電極4之間的距離Lgd。借此，幾乎不會在溝道層1和半導體層9之間的結處發(fā)生雪崩擊穿；因此，溝道層1的厚度確定擊穿電壓。在這種情況下，溝道層1的厚度在晶體生長中控制；因此，可以制造幾乎沒有擊穿電壓變化的器件。包含在半導體層9中的雜質濃度很高；因此，快速釋放空穴，并因此可以獲得高雪崩承受能力。
在第四實施例和修改例的HEMT中，形成在溝道層1的背面上的接觸件相對于半導體層9從襯底的背面引出。相對于半導體層9的該接觸件可以從與源電極5相同的表面引出。在這種情況下，不需要導電襯底。
p型半導體層9快速排放在溝道層1中產(chǎn)生的空穴；因此，希望半導體層9具有與溝道層1相同或比其窄的帶隙。為此，希望半導體層9的成分比W與溝道層1的成分比X相同或比其小。
(第五實施例)圖11是示意性地表示根據(jù)本發(fā)明第五實施例的橫向型GaN-MISFET的結構的剖面圖。
在第五實施例的MISFET中，給圖5所示的HEMT增加柵極絕緣膜11。更具體地說，柵極絕緣膜11形成得連續(xù)覆蓋半導體層3和周圍的阻擋層2。柵電極6形成在為半導體層3上方的柵極絕緣膜11上。在這種情況下，柵極絕緣膜11部分地形成有開口部分，以便半導體層3可以經(jīng)開口部分與柵電極6電連接。
在具有上述結構的MISFET中，根據(jù)施加于柵電極6的電壓，溝道層1的表面形成有反向溝道。在源電極5和漏電極4之間流動的電流根據(jù)反向溝道的形成狀態(tài)來控制。
在上述實施例的MISFET中，具有寬帶隙的氮化物半導體如AlXGa1-XN、AlYGa1-YN和AlZGa1-ZN用作器件材料。這樣，可以提高臨界場，和在器件中實現(xiàn)高擊穿電壓。場板電極8形成在柵電極和漏電極之間以確定擊穿電壓。這用于在施加電壓時解除柵電極6和漏電極4之間施加的電場；因此，可以防止擊穿電壓降低。在阻擋層2和溝道層之間的異質界面中產(chǎn)生具有高遷移率的兩維電子氣體；因此，實現(xiàn)了低導通電阻。
p型半導體層3形成在n型阻擋層2上。因此，當在器件中發(fā)生雪崩擊穿時，產(chǎn)生的空穴快速移動到p型半導體層3中，由此可以獲得高雪崩效應。
此外，p型半導體層3形成在阻擋層2上；因此，可以獲得下列效果，以便減小柵極漏電流。
在上述實施例的結構中，p型半導體層3和n型阻擋層2之間的p-n結中的電場確定擊穿電壓。由于擊穿點存在于半導體層中，因此可以獲得下列效果，以便防止擊穿電壓的非均勻性。
在上述實施例的結構中，擊穿點存在于半導體層的p-n結中。因此，穩(wěn)定地增加了雪崩擊穿，并且可以實現(xiàn)具有高可靠性的器件。
由于場板電極8與源電極5連接，因此柵電極和漏電極之間的電容變??；因此，可以實現(xiàn)高速開關操作。
半導體層3與柵電極6電連接；因此，可以獲得下列效果，即可以使柵極漏電流很小。
(第五實施例的第一修改例)圖12示出了根據(jù)第五實施例的第一修改例的MISFET。從圖12所示的MISFET看出，柵極絕緣膜11可以形成為沒有開口部分，從而半導體層3可與柵電極6隔離。該MISFET具有上述結構，由此可以大大減小柵極漏電流。
在這種情況下，半導體層3不與柵電極電連接，因此它變?yōu)殡娢桓≈脿顟B(tài)，由此不會將空穴排放到半導體層3中。為此，在本修改例的MISFET中，源電極5形成得使它部分地延伸到半導體層3的上部。借此，半導體層3與源電極5電連接。因此，雪崩電流經(jīng)半導體層3流進源電極5；然而，不流進柵電極6。這用于減小驅動柵電極6的柵極驅動電路的負載。
順便提及，希望與半導體層3界面狀態(tài)很小。為此，下列膜優(yōu)選作為柵極絕緣膜11。這些膜包括氧化物膜如氧化AlGaN層的AlXGa2-XO3膜，絕緣膜如Al2O3、通過CVD工藝沉積的SiN等。
如果半導體層3的雜質濃度太高，這是使由施加于柵電極的電壓產(chǎn)生的反向溝道的控制特性下降的因素。換言之，柵電極6的相互電容變小。相反，如果半導體層3的雜質濃度太低，則當放電空穴時放電電阻變大。因此，考慮到上述兩個方面，希望半導體層3的雜質濃度設置成與阻擋層2的相同。
(第五實施例的第二修改例)圖13A和圖13B是示意性地表示根據(jù)圖12所示的功率MISFET的第二修改例的結構的剖面圖和頂部平面圖。在圖12所示的功率MISFET中，半導體層3已經(jīng)形成在柵極寬度方向的整個表面上。
相反，在圖13A和13B所示的功率MISFET中，半導體層3形成為在柵極寬度方向類似于矩形形狀。半導體層3具有上述形狀，由此可以控制柵極閾值電壓和導通電阻。
半導體層3形成為矩形形狀，由此形成二個部分，即其中半導體層3被形成以及不形成在柵極下面的兩個部分。在形成半導體層3的部分中，柵極閾值電壓很高，此外，溝道電阻以及柵電極和源電極之間的偏置電阻很大。相反，在半導體層3不形成在柵極下面的部分中，柵極閾值電壓很低，此外，溝道電阻以及柵極和源極之間的偏置電阻很小。
在整個器件中，前者和后者部分并行操作；因此，閾值電壓或導通電阻可通過改變矩形半導體層3之間的間隔和密度來控制。
(第六實施例)圖14是示意性地表示根據(jù)本發(fā)明第六實施例的橫向型GaN-肖特基勢壘二極管(SBD)的結構的剖面圖。
SBD設有包括非摻雜GaN層的溝道層1，與圖1所示的FET一樣。包括n型Al0.2Ga0.8N層(Y＝0.2)的阻擋層2形成在溝道層1的表面上。此外，在阻擋層2上選擇地形成包括p型Al0.1Ga0.9N層的多個半導體層3。
由Ni/Au構成的陽極(A第二電極)12形成得連續(xù)覆蓋上述半導體層3和周圍的阻擋層2。絕緣膜7形成在阻擋層2上以便與陽極12接觸。由Ni/Au構成的場板電極8形成在絕緣膜7上。場板電極8與陽極12電連接。此外，由Ti/Al/Ni/Au構成的陰極(K第一電極)13形成在阻擋層2上并處于與上述陽極12絕緣的狀態(tài)下。
在第六實施例的SBD中，與前述HEMT一樣，采用包括阻擋層2和溝道層1的n-AlGaN/GaN異質結構。借此，可以實現(xiàn)高擊穿電壓和超低導通電阻。
包括p-AlGaN層的半導體層3形成在包括n-AlGaN的阻擋層2上。借此，當發(fā)生雪崩擊穿時可安全地排放空穴；因此，可實現(xiàn)高電壓效應。用上述方式形成半導體層3，由此可以減小使陽極12與阻擋層直接接觸的肖特基結面積，和減小反向漏電流。
(第七實施例)圖15是示意性地表示根據(jù)本發(fā)明的第七實施例的肖特基勢壘二極管(SBD)的剖面圖。
在第七實施例的SBD中，半導體層3形成在肖特基結端部。在這種情況下，陰極13一側上的半導體層3的端部位于陰極13一側上的場板電極8的端部和陰極13一側上的陽極12的端部之間。
圖16A是放大的圖15所示的半導體層3的端部的剖面圖，圖16B是表示當圖15的SBD工作時阻擋層2中的電場分布的特性圖。
如圖15所示，形成半導體層3，以便陰極13一側上的端部可以位于場板電極88的下面。借此，場集中點存在于半導體層3的端部和場板電極8的端部，如圖16B所示。在圖16B中，特性曲線23表示形成厚到一定程度的絕緣膜7的情況；另一方面，特性曲線24表示形成薄到一定程度的絕緣膜7的情況。
更具體地說，在SBD中，絕緣膜7的厚度t設置成可滿足上述等式(5)和(7)，如在上述第二實施例的HEMT中所述的。借此，可以確保雪崩承受能力，和避免介質擊穿。
前面已經(jīng)在第一到第七實施例的基礎上介紹了本發(fā)明。順便提及，本發(fā)明不限于上述實施例，此外，本領域技術人員可以很容易進行各種修改。
例如，在空穴放電方面，希望用于放電空穴的包括p-AlGaN層的半導體層3具有比包括n-AlGaN層的阻擋層2的帶隙窄的帶隙。即，希望Al的成分比很小，并且可使用p-GaN層。為了減小相對于半導體層3的接觸電阻，具有窄帶隙的半導體層如InGaN層用作接觸層。接觸層可形成在柵電極6或陽極12和半導體層3之間。
在上述實施例中，AlGaN/GaN的組合用作器件材料。在這種情況下，可采用GaN/InGaN或AlN/AlGaN。
本發(fā)明不限于單極器件，如結型FET。在這種情況下，本發(fā)明很容易適用于雙極器件如pin二極管和在MISFET的漏極側設有p層的IGBT，只要該器件是橫向型的即可。
工業(yè)實用性如從上述說明中明顯看出的，根據(jù)本發(fā)明，可以獲得橫向型基于GaN的功率器件，它具有高雪崩承受能力、高擊穿電壓和超低導通電阻。
權利要求
1.一種功率半導體器件，包括非摻雜的AlXGa1-XN(0≤X≤1)的第一半導體層；形成在第一半導體層的一個表面上的非摻雜的或n型AlYGa1-YN(0≤Y≤1，X＜Y)的第二半導體層；有選擇地形成在第二半導體層上的p型AlZGa1-ZN(0≤Z≤1)的第三半導體層；位于第三半導體層兩側之一上并形成在第二半導體層上的第一電極；在至少第三半導體層和第一電極之間、在與第三半導體層相鄰的第二半導體層上形成的絕緣膜；和形成在絕緣膜上的場板電極。
2.根據(jù)權利要求1所述的功率半導體器件，還包括位于第三半導體層兩側的另一側上并形成在第二半導體層上的第二電極；和形成在第三半導體層上的控制電極，所述場板電極與所述控制電極或所述第二電極電氣連接。
3.根據(jù)權利要求2所述的功率半導體器件，其中第一電極側上的第三半導體層的端部位于第一電極側上的控制電極的端部和第一電極側上的場板電極的端部之間。
4.根據(jù)權利要求2所述的功率半導體器件，其中當位于場板電極下面的絕緣膜的厚度設置為t，絕緣膜的介電常數(shù)設置為εi，第二半導體層的介電常數(shù)設置為εS，和第一電極側上的第三半導體層的端部和第一電極側上的控制電極的端部之間的距離設置為L時，則絕緣層的厚度t設置成滿足下列關系εSt＞εiL。
5.根據(jù)權利要求2所述的功率半導體器件，其中當位于場板電極下面的絕緣膜的厚度設置為t，絕緣膜的介電常數(shù)設置為εi，第二半導體層的介電常數(shù)設置為εS，和第一電極側上的第三半導體層的端部和第一電極側上的控制電極的端部之間的距離設置為L時，則絕緣層的厚度t設置成滿足下列關系2t/L＞(1+εi/εS)。
6.根據(jù)權利要求2所述的功率半導體器件，其中第一電極和控制電極之間的間隔比第二電極和控制電極之間的間隔寬。
7.根據(jù)權利要求2所述的功率半導體器件，還包括形成在控制電極和第三半導體層之間的柵極絕緣膜。
8.根據(jù)權利要求7所述的功率半導體器件，其中第二電極與第三半導體層電氣連接。
9.根據(jù)權利要求8所述的功率半導體器件，其中第三半導體層在垂直于平行設置的第一和第二電極的方向形成為矩形形狀
10.根據(jù)權利要求2所述的功率半導體器件，還包括形成在第一半導體層另一表面上的p型AlWGa1-WN(0≤W≤1，W≤X)的第四半導體層，所述第四半導體層與第二電極電連接。
11.根據(jù)權利要求10所述的功率半導體器件，其中第一半導體層的厚度小于控制電極和第一電極之間的間隔。
12.一種功率半導體器件，包括非摻雜的AlXGa1-XN(0≤X≤1)的第一半導體層；形成在第一半導體層上的非摻雜的或n型AlYGa1-YN(0≤Y≤1，X＜Y)的第二半導體層；有選擇地形成在第二半導體層上的p型AlZGa1-ZN(0≤Z≤1)的第三半導體層；形成在第二半導體層上的絕緣膜；形成在絕緣膜上的場板電極；形成在第二半導體層上的第一電極；和形成在第三半導體層上的第二電極。
13.根據(jù)權利要求12的功率半導體器件，其中第二電極與第二半導體層電連接。
14.根據(jù)權利要求12的功率半導體器件，其中第二電極與場板電極電連接。
15.根據(jù)權利要求12的功率半導體器件，其中第一電極側上的第三半導體層的端部位于第一電極側上的場板電極的端部和第一電極側上的第二電極的端部之間。
16.根據(jù)權利要求12所述的功率半導體器件，其中當位于場板電極下面的絕緣膜的厚度設置為t，絕緣膜的介電常數(shù)設置為εi，第二半導體層的介電常數(shù)設置為εS，和第一電極側上的第三半導體層的端部和第一電極側上的控制電極的端部之間的距離設置為L時，則絕緣層的厚度t設置成滿足下列關系εSt＞εiL。
17.根據(jù)權利要求12所述的功率半導體器件，其中當位于場板電極下面的絕緣膜的厚度設置為t，絕緣膜的介電常數(shù)設置為εi，第二半導體層的介電常數(shù)設置為εS，和第一電極側上的第三半導體層的端部和第一電極側上的控制電極的端部之間的距離設置為L時，則絕緣層的厚度t設置成滿足下列關系2t/L＞(1+εi/εS)。
全文摘要
一種功率半導體器件包括非摻雜的GaN溝道層(1)、形成在溝道層(1)上的n型Al
文檔編號H01L29/417GK1639875SQ0380520
公開日2005年7月13日 申請日期2003年1月29日 優(yōu)先權日2003年1月29日
發(fā)明者齋藤涉, 大村一郎, 大橋弘通 申請人:株式會社東芝