專利名稱：保護(hù)元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及保護(hù)元件，特別涉及不使被保護(hù)元件的高頻特性惡化而大幅度提高靜電破壞電壓的保護(hù)元件。
背景技術(shù)：
圖11表示具有結(jié)或電容的半導(dǎo)體裝置的等效電路圖。
圖11(A)、圖11(B)、圖11(C)分別為表示GaAsMESFET、雙極晶體管、MOSFET的等效電路圖。
這樣，對(duì)于任何半導(dǎo)體器件，在考慮靜電破壞電壓時(shí)，可以如圖所示的由二極管、電容器、電阻器(高頻器件的情況下還包括電感器)構(gòu)成的等效電路來(lái)表達(dá)。
而且，該二極管表示PN結(jié)或肖特基結(jié)。例如GaAsMESFET的二極管為肖特基勢(shì)壘二極管，雙極晶體管的二極管為PN結(jié)二極管。
在現(xiàn)有半導(dǎo)體裝置中，一般為了對(duì)器件進(jìn)行靜電保護(hù)，考慮的方法是在包含容易靜電破壞的PN結(jié)、肖特基結(jié)、電容的器件中并聯(lián)連接靜電破壞保護(hù)二極管。

發(fā)明內(nèi)容
如上所述，一般為了對(duì)器件進(jìn)行靜電保護(hù)，考慮的方法是在包含容易靜電破壞的PN結(jié)、肖特基結(jié)、電容的器件中并聯(lián)連接靜電破壞保護(hù)二極管。但是在微波器件中，通過(guò)連接保護(hù)二極管增加了寄生電容，但導(dǎo)致高頻特性的惡化，不能采取該方法。
因此，這些微波通信用器件與其他的音響用、影像用、電源用器件不同，這些器件中存在的肖特基結(jié)電容或PN結(jié)電容或柵極MOS電容小，其結(jié)抗靜電能力弱。而且，微波集成電路中集成的電容的電容值小，有抗靜電破壞能力弱的問(wèn)題。
本發(fā)明鑒于上述的諸問(wèn)題而提出如下解決方案。第1，本發(fā)明的保護(hù)元件包括包括第1高濃度雜質(zhì)區(qū)域；第2高濃度雜質(zhì)區(qū)域；連接配置在所述第1及第2高濃度雜質(zhì)區(qū)域周圍的絕緣區(qū)域。所述第1及第2高濃度雜質(zhì)區(qū)域作為2個(gè)端子并聯(lián)連接在具有PN結(jié)或肖特基結(jié)的被保護(hù)元件的2個(gè)端子間，所述被保護(hù)元件的2個(gè)端子間施加的靜電能量在所述第1及第2高濃度雜質(zhì)區(qū)域間放電，衰減所述靜電能量。
第2，本發(fā)明的保護(hù)元件包括第1高濃度雜質(zhì)區(qū)域；第2高濃度雜質(zhì)區(qū)域；連接配置在所述第1及第2高濃度雜質(zhì)區(qū)域周圍的絕緣區(qū)域。所述第1及第2高濃度雜質(zhì)區(qū)域作為2個(gè)端子并聯(lián)連接在構(gòu)成電容器的被保護(hù)元件的2個(gè)端子間，所述被保護(hù)元件的2個(gè)端子間施加的靜電能量在所述第1及第2高濃度雜質(zhì)區(qū)域間放電，衰減所述靜電能量。


圖1是用于說(shuō)明本發(fā)明的概念圖。
圖2(A)是用于說(shuō)明本發(fā)明的剖面圖。
圖2(B)是用于說(shuō)明本發(fā)明的剖面圖。
圖2(C)是用于說(shuō)明本發(fā)明的剖面圖。
圖2(D)是用于說(shuō)明本發(fā)明的剖面圖。
圖3(A)是用于說(shuō)明本發(fā)明的剖面圖。
圖3(B)是用于說(shuō)明本發(fā)明的剖面圖。
圖4(A)是用于說(shuō)明本發(fā)明的平面圖。
圖4(B)是用于說(shuō)明本發(fā)明的剖面圖。
圖4(C)是說(shuō)明本發(fā)明的等效電路圖。
圖5(A)是用于說(shuō)明本發(fā)明的平面圖。
圖5(B)是用于說(shuō)明本發(fā)明的剖面圖。
圖6是用于說(shuō)明本發(fā)明的平面圖。
圖7(A)是用于說(shuō)明本發(fā)明的平面圖。
圖7(B)是用于說(shuō)明本發(fā)明的等效電路圖。
圖8(A)是用于說(shuō)明本發(fā)明的平面圖。
圖8(B)是說(shuō)明本發(fā)明的等效電路圖。
圖8(C)是說(shuō)明本發(fā)明的等效電路圖。
圖9(A)是用于說(shuō)明本發(fā)明的平面圖。
圖9(B)是用于說(shuō)明本發(fā)明的剖面圖。
圖9(C)是說(shuō)明本發(fā)明的等效電路圖。
圖10(A)是用于說(shuō)明本發(fā)明的平面圖。
圖10(B)是說(shuō)明本發(fā)明的等效電路圖。
圖10(C)是說(shuō)明本發(fā)明的等效電路圖。
圖11(A)是用于說(shuō)明現(xiàn)有例的等效電路圖。
圖11(B)是用于說(shuō)明現(xiàn)有例的等效電路圖。
圖11(C)是用于說(shuō)明現(xiàn)有例的等效電路圖。
圖12是本發(fā)明的器件模擬的斷面模型圖。
圖13是本說(shuō)明的電子電流密度分布圖。
圖14是本說(shuō)明的空穴電流密度分布圖。
圖15是本說(shuō)明的復(fù)合密度分布圖。
圖16(A)是a構(gòu)造的電流路徑概要圖。
圖16(B)是b構(gòu)造的電流路徑概要圖。
圖17是本說(shuō)明的電流-電壓特性圖。
圖18是本發(fā)明的模擬結(jié)果。
圖19(A)是本發(fā)明的模擬結(jié)果。
圖19(B)是本發(fā)明的模擬結(jié)果。
圖19(C)是b構(gòu)造的電流路徑概要圖。
圖20是本發(fā)明的模擬結(jié)果。
圖21(A)是本發(fā)明的模擬結(jié)果。
圖21(B)是本發(fā)明的平面概要圖。
圖22(A)是本發(fā)明的剖面概要圖。
圖22(B)是本發(fā)明的模擬結(jié)果。
圖23(A)是本發(fā)明的平面概要圖。
圖23(B)是本發(fā)明的模擬結(jié)果。
圖24是c構(gòu)造的電流路徑概要圖。
圖25是本發(fā)明的平面概要圖。
圖26(A)是說(shuō)明本發(fā)明的平面圖。
圖26(B)是說(shuō)明本發(fā)明的平面圖。
具體實(shí)施例方式
下面，用圖1至圖10詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式。
圖1為表示保護(hù)元件的概要圖。
如圖所示，本說(shuō)明書(shū)中的保護(hù)元件200是在相鄰的第1高濃度雜質(zhì)區(qū)域201和第2高濃度雜質(zhì)區(qū)域202的2個(gè)端子間配置絕緣區(qū)域203的元件。第1及第2高濃度雜質(zhì)區(qū)域201、202通過(guò)在基板201上進(jìn)行離子注入和擴(kuò)散而設(shè)置。在本說(shuō)明書(shū)中，以后用第1N+型區(qū)域201、第2N+型區(qū)域202作為這些高濃度雜質(zhì)區(qū)域進(jìn)行說(shuō)明。第1及第2N+型區(qū)域201、202以可通過(guò)靜電能量的距離、例如離開(kāi)4μm左右進(jìn)行設(shè)置，其雜質(zhì)濃度共為1×1017cm-3以上。而且，在第1及第2N+型區(qū)域201、202之間連接配置絕緣區(qū)域203。這里，絕緣區(qū)域203并非完全電絕緣，而是半絕緣性基板的一部分203b，或在基板201上進(jìn)行離子注入并絕緣化的絕緣化區(qū)域203b。而且，最好是絕緣區(qū)域203的雜質(zhì)濃度為1×1014cm-3以下、電阻率為1×103Ωcm以上。
在絕緣區(qū)域203的兩端連接配置高濃度雜質(zhì)區(qū)域201、202，若使2個(gè)高濃度雜質(zhì)區(qū)域201、202的離開(kāi)距離為4μm左右，則由外部向2個(gè)高濃度雜質(zhì)區(qū)域201、202分別連接的被保護(hù)元件的2個(gè)端子之間施加的靜電能量，可經(jīng)由絕緣區(qū)域203進(jìn)行放電。
這2個(gè)N+型區(qū)域的離開(kāi)距離4μm，是使靜電能量通過(guò)的適當(dāng)距離，如果離開(kāi)10μm以上，則保護(hù)元件間的放電不確定。N+型區(qū)域的雜質(zhì)濃度以及絕緣區(qū)域的電阻值也是同樣。
由于通常的FET工作中不施加靜電那樣的高電壓，所以沒(méi)有信號(hào)通過(guò)4μm的絕緣區(qū)域。而且對(duì)于微波那樣的高頻波也同樣沒(méi)有信號(hào)通過(guò)4μm的絕緣區(qū)域。因此，通常的動(dòng)作中，保護(hù)元件對(duì)于特性沒(méi)有任何影響，如同不存在。但是靜電是在瞬間施加高電壓的現(xiàn)象，此時(shí)靜電能量通過(guò)4μm的絕緣區(qū)域，在高濃度雜質(zhì)區(qū)域間放電。而且如果絕緣區(qū)域的厚度在10μm以上，對(duì)靜電來(lái)說(shuō)電阻太大放電變得不容易。
這些第1N+型區(qū)域201以及第2N+型區(qū)域202在被保護(hù)元件的2個(gè)端子間并聯(lián)連接。第1及第2N+型區(qū)域201、202直接作為保護(hù)元件200的端子也可以，進(jìn)一步設(shè)置金屬電極204也可以。
圖2以及圖3表示設(shè)置金屬電極204的情況。該金屬電極204與作為被保護(hù)元件的例如MESFET100的端子連接的鍵合焊盤(pán)連接，或者與連接鍵合焊盤(pán)的布線連接。圖2是形成第1及第2N+型區(qū)域201、202與肖特基結(jié)的金屬電極204，圖3是形成歐姆結(jié)的金屬電極204。為了方便，對(duì)肖特基結(jié)的金屬電極204s，歐姆結(jié)的金屬電極204o進(jìn)行說(shuō)明。
圖2(A)是金屬電極204s形成第1N+型區(qū)域201和/或第2N+型區(qū)域202表面和肖特基結(jié)的圖?？紤]掩膜配合精度和兩N+區(qū)域201、202的電阻，從絕緣區(qū)域203的端部離開(kāi)0.1μm到5μm，設(shè)置在第1、第2N+區(qū)域201、202的表面上。如果離開(kāi)5μm以上，則電阻變大，靜電不易通過(guò)。金屬電極204s只設(shè)置在第1、第2N+型區(qū)域201、202上也可以，其一部分與半絕緣基板101延展的基板表面的肖特基結(jié)也可以。
而且，如圖2(B)、圖2(C)所示，在第1、第2N+型區(qū)域201、202上經(jīng)由保護(hù)用氮化膜等的絕緣膜205設(shè)置金屬電極204s也可以。此時(shí)，金屬電極204s在半絕緣基板101上延展，經(jīng)由基板101與第1、第2N+型區(qū)域201、202連接。而且如圖2(D)所示，在兩N+型區(qū)域201、202上不設(shè)置金屬層，而其外側(cè)的半絕緣基板101與金屬電極204s形成肖特基結(jié)的構(gòu)造也可以。
在圖2(B)、圖2(C)、圖2(D)的情況下，金屬電極204s都未與第1和/或第2N+型區(qū)域201、202直接連接。這樣的金屬電極204s在第1和/或第2N+型區(qū)域201、202的端部離開(kāi)0μm到5μm左右的外側(cè)形成基板肖特基結(jié)的構(gòu)造也可以。即，如圖2(B)、圖2(C)、圖2(D)所示，第1、第2N+型區(qū)域201、202并不必須與金屬電極204s連接，如果在5μm以內(nèi)，則經(jīng)由半絕緣基板可確保N+型區(qū)域與金屬電極204s充分連接。
另一方面，圖3表示形成第1和/或第2N+型區(qū)域和歐姆結(jié)的金屬電極204o。
金屬電極204o形成所述第1和/或第2N+型區(qū)域201、202和歐姆結(jié)也可以。由于半絕緣基板101和金屬電極204o不能形成歐姆結(jié)，此時(shí)，金屬電極204o不在相鄰的基板101上延展。金屬電極204o與被保護(hù)元件的鍵合焊盤(pán)(或連接鍵合焊盤(pán)的布線)120連接，但在歐姆結(jié)的情況下，如圖所示，經(jīng)由其他的金屬層206，金屬電極204o與焊盤(pán)(或布線)120連接。
歐姆結(jié)比肖特基結(jié)的電阻小，容易通過(guò)靜電。這意味著歐姆結(jié)比肖特基結(jié)對(duì)靜電破壞保護(hù)的效果大。
但是對(duì)于歐姆結(jié)，歐姆電極金屬204o大多擴(kuò)散深入到基板內(nèi)部，如果歐姆電極金屬204o到達(dá)高濃度層的深度以上，則基板的半絕緣區(qū)域和歐姆電極金屬204o接觸，此時(shí)保護(hù)元件自身反而容易靜電破壞。
例如第1N+區(qū)域201、第2區(qū)域202都設(shè)置歐姆結(jié)的金屬，使各個(gè)歐姆結(jié)的距離為10μm，則如果歐姆電極金屬204o擴(kuò)散至位于N+區(qū)域201、202的深度以上的基板的半絕緣區(qū)域，那么在比N+區(qū)域的深度深的部分形成歐姆結(jié)-絕緣區(qū)域-歐姆結(jié)的構(gòu)造，而該構(gòu)造在抗靜電能量上弱，所以此時(shí)保護(hù)元件自身可能發(fā)生靜電破壞。
因此，在歐姆電極金屬204o擴(kuò)散至位于這2個(gè)N+區(qū)域的深度以上的基板的半絕緣區(qū)域的情況下，則必須為肖特基結(jié)，在歐姆電極金屬204o未達(dá)到N+區(qū)域的深度的情況下，歐姆結(jié)的保護(hù)效果大。
而且，如圖3(B)所示，保護(hù)元件200的2個(gè)端子不必都為相同的金屬電極構(gòu)造，第1及第2N+型區(qū)域分別單獨(dú)為圖2及圖3所示構(gòu)造也可以。而且，一側(cè)的端子具有金屬電極204，另一側(cè)的端子不設(shè)置金屬電極204也可以，但為了減小電阻，盡量設(shè)置較好，這樣，保護(hù)效果增加。
另外，這些金屬電極204為鍵合焊盤(pán)的一部分或與鍵合焊盤(pán)連接的布線的一部分也可以，如后詳細(xì)說(shuō)明，利用它們，通過(guò)連接保護(hù)元件200可防止芯片面積的增大。
圖4為表示保護(hù)元件的連接例的第1實(shí)施方式，以GaAsMESFET作為被保護(hù)元件的例子進(jìn)行說(shuō)明。圖4(A)為平面圖，圖4(B)為圖4(A)的A-A剖面圖，圖4(C)為圖4(A)的等效電路圖。
如圖4(A)、圖4(B)所示，被保護(hù)元件100為MESFET，包括在作為半絕緣基板101的GaAs表面上設(shè)置的工作層102與形成肖特基結(jié)的柵極電極105，由在工作層102兩端設(shè)置的高濃度雜質(zhì)區(qū)域構(gòu)成的源極區(qū)域103以及漏極區(qū)域104，在其表面上形成歐姆結(jié)的源極電極106以及漏極電極107。這里，連接各電極的工作層102、源極區(qū)域103和漏極區(qū)域104被稱為FET的工作區(qū)域108，在圖4(A)中以虛線表示。
在本說(shuō)明書(shū)中，F(xiàn)ET工作區(qū)域108內(nèi)的柵極電極105、源極電極106、漏極電極107經(jīng)由柵極布線112、源極布線113、漏極布線114分別連接?xùn)艠O焊盤(pán)GP、源極焊盤(pán)SP、漏極焊盤(pán)DP。而且，柵極布線112、源極布線113、漏極布線114進(jìn)行集束，其對(duì)應(yīng)的各焊盤(pán)的部分被稱為柵極端子G、源極端子S、漏極端子D。
對(duì)于端子，這里省略圖示，但被保護(hù)元件100不完全具備柵極焊盤(pán)GP、源極焊盤(pán)SP、漏極焊盤(pán)DP也可以，還包括未配置焊盤(pán)而存在端子的情況。例如，在集成了2個(gè)FET的2級(jí)放大器MMIC中，前級(jí)FET的漏極和后級(jí)FET的柵極就是不存在焊盤(pán)而存在端子的情況。
各布線112、113、114并不限于金屬布線，還包括N+層的電阻等。而且，對(duì)應(yīng)工作區(qū)域108內(nèi)的各電極的各鍵合焊盤(pán)SP、DP、GP并不限于只用同樣的布線進(jìn)行連接，還包括在布線途中插入電阻、電容、電感等的情況。即，DC、AC、高頻等各種電信號(hào)，在相當(dāng)于各工作區(qū)域108內(nèi)的電極的各鍵合焊盤(pán)之間傳遞，即包括所有的情況。
這里作為一例，柵極電極105、源極電極106以及漏極電極107分別與通過(guò)金屬布線112、113、114延展的柵極焊盤(pán)GP、源極焊盤(pán)SP、漏極焊盤(pán)DP連接。
在MESFET中，柵極肖特基結(jié)電容小的柵極端子G-源極端子S之間或柵極端子G-漏極端子D之間，在對(duì)柵極端子G側(cè)施加負(fù)的尖峰電壓時(shí)抗靜電破壞能力最弱。此時(shí)的狀態(tài)為，對(duì)在工作區(qū)域108和工作區(qū)域108表面上設(shè)置的柵極電極105的界面上形成的肖特基勢(shì)壘二極管115反偏置施加靜電。
如圖4(B)、圖4(C)所示，在GaAsMESFET100中，考慮靜電破壞電壓時(shí)柵極肖特基為反偏置狀態(tài)。即，此時(shí)的等效電路為在柵極端子G-源極端子S之間以及柵極端子G-漏極端子D之間連接肖特基勢(shì)壘二極管115的電路。
對(duì)靜電破壞的保護(hù)，只要降低作為弱結(jié)的柵極電極105的肖特基結(jié)的靜電能量就可以。這里，在本實(shí)施方式中，在MESFET100的2個(gè)端子之間并聯(lián)連接上述的保護(hù)元件200，對(duì)于相應(yīng)的2個(gè)端子間施加的靜電能量，為了對(duì)其部分放電，設(shè)置旁路的路徑，從而防止弱結(jié)遭到靜電破壞。
本實(shí)施方式中，如圖4(A)、圖4(C)所示，作為源極端子S-柵極端子G的2個(gè)端子間的源極焊盤(pán)SP-柵極焊盤(pán)GP間，和作為漏極端子D-柵極端子G的2個(gè)端子間的漏極焊盤(pán)DP-柵極焊盤(pán)GP間，分別并聯(lián)連接保護(hù)元件200。由此，由2個(gè)端子連接的鍵合焊盤(pán)施加的靜電能量通過(guò)各個(gè)布線120，在保護(hù)元件200的內(nèi)部，可進(jìn)行部分放電。即，在靜電破壞強(qiáng)度最弱的FET工作區(qū)域108上的整個(gè)柵極肖特基結(jié)的靜電能量減少，可防止FET100遭到靜電破壞。這里，柵極端子G-漏極端子D間以及柵極端子G-源極端子S間都連接保護(hù)元件200進(jìn)行放電，但只連接其中一方也可以。
圖4(A)的保護(hù)元件的B-B線剖面圖與圖2(A)相同。這樣，本說(shuō)明書(shū)中保護(hù)元件200的連接為，在被保護(hù)元件100形成的半絕緣性基板101表面上，離開(kāi)4μm的距離通過(guò)注入和擴(kuò)散形成第1N+型區(qū)域201以及第2N+型區(qū)域202，第1N+型區(qū)域201與FET的1個(gè)端子連接，第2N+型區(qū)域202與FET的另一端子連接。作為被保護(hù)元件的MESFET100和保護(hù)元件200集成在同一芯片上。另外，在基板表面不是半絕緣性的情況下，通過(guò)雜質(zhì)離子注入在兩N+型區(qū)域201、202之間形成絕緣化區(qū)域203。
而且，本說(shuō)明書(shū)中為了便于說(shuō)明，將作為FET100的一個(gè)端子的與柵極端子G連接的保護(hù)元件200的端子作為第1N+型區(qū)域201，將作為另一端子的與源極端子S以及漏極端子D連接的保護(hù)元件200的端子作為第2N+型區(qū)域202說(shuō)明。即，在圖1中，與FET100連接的保護(hù)元件200有2個(gè)，各自的第1N+型區(qū)域201經(jīng)由金屬電極204與柵極焊盤(pán)GP連接，第2N+型區(qū)域202經(jīng)由金屬電極204與漏極焊盤(pán)DP以及源極焊盤(pán)SP連接。金屬電極204和第1及第2N+型區(qū)域201、202形成肖特基結(jié)，金屬電極204的一部分形成半絕緣基板101上延展的基板表面和肖特基結(jié)。另外，金屬電極204的構(gòu)造作為一例是圖2和圖3的哪一個(gè)都可以。
即，該保護(hù)元件200經(jīng)由與各焊盤(pán)連接的布線120，將作為一個(gè)端子的第1N+型區(qū)域201與柵極焊盤(pán)GP連接，將作為另一端子的第2N+型區(qū)域202與源極焊盤(pán)SP以及漏極焊盤(pán)DP連接，在作為FET的結(jié)的柵極端子G-源極端子S間以及柵極端子G-漏極端子D間并聯(lián)連接。
由此，施加在柵極端子G-源極端子S間以及柵極端子G-漏極端子D間的靜電能量可通過(guò)保護(hù)元件200部分放電。即，對(duì)靜電破壞強(qiáng)度最弱的FET工作區(qū)域上的柵極肖特基結(jié)的整個(gè)靜電能量大幅度衰減，可防止靜電破壞FET。進(jìn)行放電的是柵極端子G-源極端子S間，以及柵極端子G-漏極端子D間。而且只是其中一方也可以。即，依據(jù)該構(gòu)造，與未使用保護(hù)元件的現(xiàn)有構(gòu)造相比，可大幅度提高FET的靜電破壞電壓。
以往，柵極端子G-源極端子S間以及柵極端子G-漏極端子D間施加的靜電能量100％傳遞到工作區(qū)域108，而依據(jù)本發(fā)明，利用各布線或鍵合焊盤(pán)，將一部分靜電能量由保護(hù)元件200旁路，可在保護(hù)元件200內(nèi)部放電。由此，傳遞到工作區(qū)域108的靜電能量可衰減到不超過(guò)工作區(qū)域108的柵極電極-源極電極間以及柵極電極-漏極電極間的靜電破壞電壓的程度。
圖5表示在保護(hù)元件的1個(gè)端子的金屬電極中使用鍵合焊盤(pán)的例子。圖5(A)為平面圖，圖5(B)為C-C線剖面圖。
圖4示出從源極焊盤(pán)SP以及漏極焊盤(pán)DP引出布線120，在該布線120上連接保護(hù)元件200的例子。圖5的構(gòu)造為，在源極焊盤(pán)SP以及漏極焊盤(pán)DP周邊設(shè)置形成各鍵合焊盤(pán)的最下層的肖特基金屬層210和肖特基結(jié)的第2N+型區(qū)域202，源極焊盤(pán)SP和漏極焊盤(pán)DP的一部分用作連接第2N+型區(qū)域202的金屬電極204。第1N+型區(qū)域201與第2N+型區(qū)域202鄰近配置，與連接?xùn)艠O焊盤(pán)GP的布線120連接。這樣，在與FET的另一端子連接的源極焊盤(pán)SP和漏極焊盤(pán)DP上直接連接第2N+型區(qū)域202，與各焊盤(pán)鄰近配置保護(hù)元件200，則從源極焊盤(pán)SP和漏極焊盤(pán)DP直接向保護(hù)元件200放電靜電能量，所以提高靜電破壞電壓的效果大，而且可有效利用焊盤(pán)周邊的空間，所以可防止因追加保護(hù)元件200而導(dǎo)致的芯片面積的增大。
雖然未圖示，在柵極焊盤(pán)GP上直接連接第1N+型區(qū)域201，而且第2N+型區(qū)域202鄰近第1N+型區(qū)域201配置，并且與連接源極焊盤(pán)SP和漏極焊盤(pán)DP的布線120連接，則可從柵極焊盤(pán)GP直接向保護(hù)元件200放電靜電能量，同樣地，提高靜電破壞電壓的效果大，可防止因追加保護(hù)元件200而導(dǎo)致的芯片面積的增大。
圖6是在信號(hào)路徑途中連接保護(hù)元件200的圖。如上所述，柵極電極105的肖特基結(jié)抗靜電破壞最弱，實(shí)際上破壞得最多的是工作區(qū)域108的柵極電極105的部分。這里，如圖6所示在從柵極焊盤(pán)GP到工作區(qū)域108的柵極電極105的信號(hào)路徑途中連接保護(hù)元件200，則可最有效地防止靜電破壞。
此時(shí)，第1N+型區(qū)域201與從柵極焊盤(pán)GP到工作區(qū)域108的柵極布線112的一部分連接。第2N+型區(qū)域202與連接源極焊盤(pán)SP和漏極焊盤(pán)DP或各焊盤(pán)的布線120連接。例如在圖6的柵極-源極間，由于第2N+型區(qū)域202與第1N+型區(qū)域201鄰近配置，所以從源極焊盤(pán)SP延展布線120直至第2N+型區(qū)域202的一部分。
例如，將柵極布線112鄰近源極焊盤(pán)SP或漏極焊盤(pán)DP引出并連接在工作區(qū)域108，則可在信號(hào)路徑途中，并鄰近FET的焊盤(pán)連接保護(hù)元件200，對(duì)靜電能量的保護(hù)更有效果。
而且，對(duì)于保護(hù)元件200，作為端子的第1及第2N+型區(qū)域201、202的距離越長(zhǎng)則效果越好。該距離最好在10μm以上，可將被保護(hù)元件的焊盤(pán)或布線作為保護(hù)元件200的金屬電極204進(jìn)行利用。例如，如果沿著焊盤(pán)的至少一個(gè)邊連接保護(hù)元件，則可活用焊盤(pán)周邊的空間，可有效地連接。
這里，由于FET中肖特基結(jié)及柵極PN結(jié)對(duì)靜電破壞最弱，所以示出在柵極端子G-源極端子S間、柵極端子G-漏極端子D間連接保護(hù)元件的一例，但在源極端子S-漏極端子D間并聯(lián)連接保護(hù)元件也可以。
圖7表示其概念圖。連接例是一例。例如在此情況下，連接在源極焊盤(pán)SP的保護(hù)元件200的端子作為第2N+型區(qū)域202，連接在漏極焊盤(pán)DP的保護(hù)元件200的端子作為第1N+型區(qū)域201。第2N+型區(qū)域設(shè)置在焊盤(pán)周邊，將源極焊盤(pán)SP用作金屬電極204。
其等效電路圖為圖7(B)。此時(shí)，對(duì)柵極端子G-源極端子S間的肖特基勢(shì)壘二極管和柵極端子G-漏極端子D間的肖特基勢(shì)壘二極管串聯(lián)連接的部分進(jìn)行保護(hù)。這樣作，例如對(duì)開(kāi)關(guān)電路裝置那樣源極電極和漏極電極都作為輸入輸出端子的信號(hào)輸入口輸出口的情況等，該保護(hù)元件的連接有效果。
GaAsMESFET一般用于衛(wèi)星播放、攜帶電話、無(wú)線寬帶等GHz以上的微波用途。因此，為了確保良好的微波特性，柵極長(zhǎng)也為亞微米量級(jí)，柵極肖特基結(jié)電容設(shè)計(jì)得極小。因此，抗靜電破壞非常弱，包括集成了GaAsMESFET的MMIC，在使用時(shí)必須細(xì)心注意。而且，音響、影像、電源用等頻率低的一般民用半導(dǎo)體中，為了提高靜電破壞電壓而采用的保護(hù)二極管具有PN結(jié)，所以在使用時(shí)寄生電容最小也有數(shù)百fF以上，電容大幅度地增加，使GaAsMESFET的微波特性大為惡化，變得不能使用。
但是，本發(fā)明的靜電破壞保護(hù)元件沒(méi)有PN結(jié)，電容頂多在數(shù)十fF以下，所以使GaAsMESFET的微波特性絲毫沒(méi)有惡化，并可大幅度提高靜電破壞電壓。
而且，圖8和圖9為表示保護(hù)元件的其他連接例的等效電路圖。如前所述，本發(fā)明的保護(hù)元件并不限于肖特基結(jié)，也可保護(hù)PN結(jié)。
圖8為硅雙極晶體管。工作區(qū)域302，在基板上例如設(shè)置N型的集電極區(qū)域、P型的基極區(qū)域、N型的發(fā)射極區(qū)域，并連接集電極電極305、基極電極304、發(fā)射極電極303。集電極電極305、基極電極304、發(fā)射極電極303在工作區(qū)域外集束并成為集電極端子C、基極端子B、發(fā)射極端子E。而且在集電極端子C、基極端子B、發(fā)射極端子E分別連接集電極焊盤(pán)CP、基極焊盤(pán)BP、發(fā)射極焊盤(pán)EP。
從集電極焊盤(pán)CP、基極焊盤(pán)BP、發(fā)射極焊盤(pán)EP引出的布線120作為金屬電極204連接保護(hù)元件200。而且，如圖5和圖6所示，通過(guò)將焊盤(pán)或連接焊盤(pán)的布線的一部分用作金屬電極204，保護(hù)元件200的一個(gè)端子與焊盤(pán)或布線直接連接也可以。而且，例如在從與基極端子B連接的基極焊盤(pán)到工作區(qū)域的布線上連接保護(hù)元件200的一個(gè)端子也可以。另外，此時(shí)的基板為硅基板，所以保護(hù)元件200的絕緣區(qū)域203是通過(guò)雜質(zhì)離子注入得到的絕緣化區(qū)域203b。
這樣的NPN晶體管中，基極-發(fā)射極間的結(jié)、基極-集電極間的結(jié)分別為PN結(jié)，集電極-發(fā)射極間的結(jié)為NPN結(jié)。特別是作為高濃度層之間連接的發(fā)射極-基極間抗靜電破壞最弱，然后是發(fā)射極-集電極間的弱結(jié)。集成電路中基極端子B不直接連接在焊盤(pán)上，而發(fā)射極端子E和集電極端子C直接連接在焊盤(pán)上的情況下，發(fā)射極-集電極間抗靜電破壞變得最弱。
這里，如圖8(B)所示，在基極-發(fā)射極間的結(jié)、基極-集電極間的結(jié)和集電極-發(fā)射極間的結(jié)上分別并聯(lián)連接保護(hù)元件。由此，一個(gè)元件中的所有PN結(jié)可通過(guò)保護(hù)元件進(jìn)行保護(hù)。在集電極-發(fā)射極間的結(jié)上并聯(lián)連接保護(hù)元件時(shí)，為在NPN結(jié)上并聯(lián)連接保護(hù)元件。
在該圖中在發(fā)射極焊盤(pán)EP上連接2個(gè)保護(hù)元件200。像這樣在同一個(gè)焊盤(pán)上連接多個(gè)保護(hù)元件200也可以。
圖8(C)為只在被保護(hù)元件的發(fā)射極-集電極間連接保護(hù)元件的等效電路圖。在基極-發(fā)射極之后，發(fā)射極-集電極間抗靜電破壞弱。發(fā)射極作為GND，集電極作為輸出端子的情況較多，此時(shí)在發(fā)射極-集電極間連接保護(hù)元件較好?；鶚O作為輸入端子的情況較多，此時(shí)在基極-發(fā)射極間插入保護(hù)元件較好。
近年來(lái)，硅雙極晶體管急速地進(jìn)行微細(xì)化和立體構(gòu)造化，通過(guò)大幅度減少寄生電容和寄生電阻，以往只有GaAs器件才能實(shí)現(xiàn)的微波特性現(xiàn)在硅雙極晶體管也能得到，被廣泛用于攜帶電話、無(wú)線寬帶的低噪聲放大器或RF塊用MMIC等的GHz帶的微波用途。因此與GaAsMESFET同樣，為了確保良好的微波特性，發(fā)射極寬度也為亞微米量級(jí)，發(fā)射極-基極結(jié)電容、集電極結(jié)電容設(shè)計(jì)得極小。因此抗靜電破壞非常弱，在使用時(shí)必須細(xì)心注意。而且，音響、影像、電源用等頻率低的一般民用半導(dǎo)體中，為了提高靜電破壞電壓而采用的保護(hù)二極管具有PN結(jié)，所以在使用時(shí)寄生電容最小也有數(shù)百fF以上，電容大幅度地增加，使硅微波雙極晶體管的微波特性大為惡化，變得不能使用。
但是，本發(fā)明的靜電破壞保護(hù)元件沒(méi)有PN結(jié)，電容頂多在數(shù)十fF以下，所以使硅微波雙極晶體管的微波特性絲毫沒(méi)有惡化，并可大幅度提高靜電破壞電壓。
下面參照?qǐng)D9說(shuō)明作為保護(hù)元件的連接例的第2實(shí)施方式的電容的例子。
圖9(A)是內(nèi)藏于集成電路的電容的平面圖，圖9(B)是圖9(A)的D-D線剖面圖，圖9(C)是等效電路圖。此時(shí)，在設(shè)有掩埋氧化膜402的硅基板401表面上，夾置絕緣化區(qū)域203b設(shè)置第1N+型區(qū)域201以及第2N+型區(qū)域202，作為保護(hù)元件200，而且，下層電極404以及上層電極403與第1N+型區(qū)域201以及第2N+型區(qū)域202分別形成歐姆結(jié)。上層電極403以及下層電極404經(jīng)由作為電介質(zhì)的層間氧化膜405配置。以往，僅通過(guò)設(shè)置在基板401上的絕緣化層125，使上層電極403和下層電極404的電位分離，如本實(shí)施方式，通過(guò)在基板401上還形成保護(hù)元件200，如圖9(C)所示，成為在上層電極403和下層電極404之間并聯(lián)連接保護(hù)元件200的構(gòu)造。一般層間氧化膜405較薄，在作為電容的2個(gè)端子的上層電極403-下層電極404間由外部施加靜電能量時(shí)，層間氧化膜405容易絕緣破壞。而且微波集成電路集成的電容的電容值小，進(jìn)而更容易絕緣破壞。因此，在保護(hù)元件200間將外部施加的一部分靜電能量放電，通過(guò)降低施加在層間的靜電能量，可防止對(duì)電容的靜電破壞。
而且，圖10表示MOSFET。
工作區(qū)域502是在基板上設(shè)置例如N型的漏極區(qū)域、N型的源極區(qū)域、P型的溝道區(qū)域，并連接漏極電極505、源極電極504、柵極電極503。漏極電極505、源極電極504、柵極電極503在工作區(qū)域外集束，成為漏極端子D、源極端子S、柵極端子G。而且在漏極端子D、源極端子S、柵極端子G上分別連接漏極焊盤(pán)DP、源極焊盤(pán)SP、柵極焊盤(pán)GP。
從漏極焊盤(pán)DP、源極焊盤(pán)SP、柵極焊盤(pán)GP引出的布線120作為金屬電極204連接保護(hù)元件200。而且，如圖5和圖6所示，通過(guò)將焊盤(pán)或連接焊盤(pán)的布線的一部分用作金屬電極204，保護(hù)元件200的一個(gè)端子與焊盤(pán)或布線直接連接也可以。而且，例如在從與柵極端子G連接的焊盤(pán)到工作區(qū)域的布線上連接保護(hù)元件200的一個(gè)端子也可以。另外，此時(shí)的基板為硅基板，所以保護(hù)元件200的絕緣區(qū)域203是通過(guò)雜質(zhì)離子注入得到的絕緣化區(qū)域203b。
MOSFET的柵極電極和工作區(qū)域之間存在柵極絕緣膜，并構(gòu)成柵極MOS電容。等效電路為柵極-源極間以及柵極-漏極間存在電容。為了提高開(kāi)關(guān)速度，柵極絕緣膜被設(shè)置得非常薄，柵極電容抗靜電破壞弱。
這里，如圖10所示，由于在MOSFET得柵極-源極間以及柵極-漏極間并聯(lián)連接保護(hù)元件200，可防止弱的柵極MOS電容被靜電破壞。
而且，如圖10(C)所示，例如在柵極-源極間等連接被保護(hù)元件的2個(gè)端子的任一個(gè)也可以。
近年來(lái)，為了實(shí)現(xiàn)PC用微處理器LSI和存儲(chǔ)器用LSI的高速化，MOSFET急速地進(jìn)行微細(xì)化和立體構(gòu)造化，通過(guò)大幅度減少寄生電容和寄生電阻，以往只有GaAs器件才能實(shí)現(xiàn)的微波特性現(xiàn)在MOSFET也能得到，被廣泛用于攜帶電話、無(wú)線寬帶的功率放大器或RF塊用MMIC等的GHz帶的微波用途。因此與GaAsMESFET同樣，為了確保良好的微波特性，柵極長(zhǎng)度也為亞微米量級(jí)，柵極MOS電容設(shè)計(jì)得極小。因此抗靜電破壞非常弱，在使用時(shí)必須細(xì)心注意。而且，音響、影像、電源用等頻率低的一般民用半導(dǎo)體中，為了提高靜電破壞電壓而采用的保護(hù)二極管具有PN結(jié)，所以在使用時(shí)寄生電容最小也有數(shù)百fF以上，電容大幅度地增加，使微波MOSFET的微波特性大為惡化，變得不能使用。
但是，本發(fā)明的靜電破壞保護(hù)元件沒(méi)有PN結(jié)，電容頂多在數(shù)十fF以下，所以使微波MOSFET的微波特性絲毫沒(méi)有惡化，并可大幅度提高靜電破壞電壓。
通過(guò)在具有PN結(jié)、肖特基結(jié)或電容的被保護(hù)元件的2個(gè)端子間連接本發(fā)明的保護(hù)元件，在保護(hù)元件內(nèi)使靜電能量放電，提高被保護(hù)元件的靜電破壞電壓。即，并不限于上述例，可適用于具有PN結(jié)、肖特基結(jié)的所有半導(dǎo)體元件。而且，連接例只是一例，規(guī)定的范圍只依據(jù)權(quán)利要求所記載的范圍。
在上述的被保護(hù)元件中，以往被保護(hù)元件的任意2個(gè)端子間的最低靜電破壞電壓都是在200V以下。但是通過(guò)連接本發(fā)明的保護(hù)元件，作為最低靜電破壞電壓的2個(gè)端子間的靜電破壞電壓與連接保護(hù)元件前相比可提高20V以上，可達(dá)到200V以上。
這里，進(jìn)一步說(shuō)明保護(hù)元件200的形狀和連接位置。對(duì)保護(hù)元件200施加靜電時(shí)，會(huì)產(chǎn)生靜電電流，所以流過(guò)保護(hù)元件200的靜電電流越多，則保護(hù)效果越大。即，應(yīng)考慮保護(hù)元件200的形狀和連接位置使流過(guò)保護(hù)元件200的靜電電流盡量多地流過(guò)。
如上所述，本實(shí)施方式的保護(hù)元件的構(gòu)造為，第1高濃度雜質(zhì)區(qū)域201和第2高濃度雜質(zhì)區(qū)域相對(duì)配置，在兩區(qū)域周圍配置絕緣區(qū)域203。兩區(qū)域作為2個(gè)端子與被保護(hù)元件連接，使施加在被保護(hù)元件的2個(gè)端子間的靜電能量在第1高濃度雜質(zhì)區(qū)域201和第2高濃度雜質(zhì)區(qū)域202間放電。
如圖12所示，第1高濃度雜質(zhì)區(qū)域201具有與第2高濃度雜質(zhì)區(qū)域202相對(duì)的1個(gè)側(cè)面和反向側(cè)的側(cè)面。同樣地，第2高濃度雜質(zhì)區(qū)域202具有與第1高濃度雜質(zhì)區(qū)域201相對(duì)的1個(gè)側(cè)面和反向側(cè)的側(cè)面。兩區(qū)域相對(duì)的1個(gè)側(cè)面稱為相對(duì)面OS。
另外，以下以第1高濃度雜質(zhì)區(qū)域作為第1N+型區(qū)域201、第2高濃度雜質(zhì)區(qū)域作為第2N+型區(qū)域202為例進(jìn)行說(shuō)明，但本發(fā)明的第2高濃度雜質(zhì)區(qū)域202不限于1個(gè)擴(kuò)散區(qū)域。即，它是對(duì)與第1高濃度雜質(zhì)區(qū)域201相對(duì)配置并用于放電靜電能量的所有高濃度雜質(zhì)區(qū)域的總稱。即，第2高濃度雜質(zhì)區(qū)域202與1個(gè)第1高濃度雜質(zhì)區(qū)域201相對(duì)配置，構(gòu)成1個(gè)高濃度雜質(zhì)區(qū)域也可以，是分割的多個(gè)高濃度雜質(zhì)區(qū)域的集合也可以。
而且第2高濃度雜質(zhì)區(qū)域202在分為多個(gè)種類時(shí)，互相不直接連續(xù)也可以。即，與同一被保護(hù)元件100的同一端子連接并且相對(duì)的第1高濃度雜質(zhì)區(qū)域201為公用的第2高濃度雜質(zhì)區(qū)域202在第2高濃度雜質(zhì)區(qū)域202上具有金屬電極時(shí)，只要保持充分的高雜質(zhì)濃度使靜電電壓從耗盡層到達(dá)金屬電極而保護(hù)元件自身不破壞，則雜質(zhì)濃度不同也可以。而且，盡管有雜質(zhì)濃度的不同、尺寸的不同、形狀的不同等幾種不同，它們被總稱為第2高濃度雜質(zhì)區(qū)域202。
同樣地，與同一被保護(hù)元件100的同一端子連接并且相對(duì)的第2高濃度雜質(zhì)區(qū)域202為公用的第1高濃度雜質(zhì)區(qū)域201，盡管有雜質(zhì)濃度的不同、尺寸的不同、形狀的不同等幾種不同，它們被總稱為第1高濃度雜質(zhì)區(qū)域201。
而且，以下的絕緣區(qū)域203以GaAs基板的一部分(203a)為例進(jìn)行說(shuō)明，但如上所述，對(duì)在基板上離子注入雜質(zhì)并絕緣化的絕緣化區(qū)域(203b)也同樣可實(shí)施。
圖12為器件模擬ISE TCAD(ISE公司制造的TCAD)的保護(hù)元件200的電壓-電流特性時(shí)的剖面模型圖。通過(guò)在50μm厚的GaAs半絕緣基板上以劑量5×13cm-2、加速電壓90KeV的離子注入和退火形成第1N+型區(qū)域201、第2N+型區(qū)域202，形成保護(hù)元件200。即，該構(gòu)造中第1N+型區(qū)域201和第2N+型區(qū)域202間以及兩區(qū)域的周圍全部為絕緣區(qū)域203。
第1N+型區(qū)域201，如圖12所示，相對(duì)兩區(qū)域的相對(duì)面OS離開(kāi)的方向的寬度α1為5μm程度以下，具體地說(shuō)，為3μm。α1越窄越好，但作為保護(hù)元件功能的界限則必須在0.1μm以上。而且，本實(shí)施方式中與第2N+型區(qū)域202離開(kāi)4μm左右并且近乎平行配置，但為了容易放電，也可以在平面圖形中使第1N+型區(qū)域201的前端為尖狀，即與第2N+型區(qū)域202的離開(kāi)距離為變化的圖形。α1為5μm以下的原因如后所述。
如圖12所示，第1N+型區(qū)域201以及第2N+型區(qū)域202連接金屬電極204。另外，金屬電極204與第1以及第2N+型區(qū)域的連接方法可考慮圖2和圖3所示的方法。
第2N+型區(qū)域202使設(shè)置在例如焊盤(pán)下的擴(kuò)散區(qū)域，這里取其寬度α2為51μm。在第1及第2N+型區(qū)域的各自的內(nèi)側(cè)的1μm處設(shè)置金屬電極204。而且，作為器件尺寸的縱深(例如對(duì)FET來(lái)說(shuō)為柵極寬度)為1μm。
以第1N+區(qū)域201為正，第2N+區(qū)域202為負(fù)，假定在220pF、0Ω施加靜電電壓700V，進(jìn)行流過(guò)1A電流的模擬。
圖13、圖14、圖15分別表示模擬的電子電流密度、空穴電流密度以及復(fù)合密度的分布。單位都是cm-3。另外，在圖13中，在上部重疊配置圖12所示的斷面模型，圖14以及圖15也同樣。
在圖13的電子電流密度分布中，p1區(qū)域是橫跨第1N+型區(qū)域201、第2N+型區(qū)域202兩區(qū)域的區(qū)域中密度最高的區(qū)域。電子電流加上空穴電流為總電流，但相比空穴電流，電子電流要大得多，所以電子電流作為電流的代表。本實(shí)施方式中，從第1及第2N+型區(qū)域周邊或基板表面到p1的1成左右電子電流密度的q1區(qū)域附近被定義為保護(hù)元件200的電流路徑。之所以直到q1區(qū)域附近，是考慮到比q1區(qū)域電流密度低的區(qū)域?qū)ぷ鳑](méi)有影響。
由圖13可明白，α1的寬度越窄，則電流越回流到第1N+區(qū)域201的相對(duì)面OS和反向的側(cè)面。該回流電流在施加靜電時(shí)也同樣產(chǎn)生。
位于第1N+區(qū)域201外側(cè)的q1區(qū)域是離第1N+區(qū)域201最遠(yuǎn)的位置，X軸上在20μm附近。第1N+區(qū)域201外側(cè)端的X坐標(biāo)與圖12同樣為5μm，直到第1N+區(qū)域201外側(cè)的15μm，仍流過(guò)跨越第1N+區(qū)域201、第2N+區(qū)域202兩方的電子電流密度最大區(qū)域的1成左右的電子電流。
同樣，圖14的空穴電流也回流到第1N+區(qū)域201的外側(cè)。該空穴電流密度分布中X坐標(biāo)20μm附近的q2區(qū)域的空穴電流密度為，跨越第1N+區(qū)域201和第2N+區(qū)域202兩方的最大空穴電流密度的p2區(qū)域的2％左右的空穴電流密度。
同樣，圖15的復(fù)合也回流到第1N+區(qū)域201的外側(cè)。圖15的復(fù)合密度分布中X坐標(biāo)20μm附近的q3區(qū)域的復(fù)合密度為，跨越第1N+區(qū)域201和第2N+區(qū)域202兩方的最大復(fù)合密度的p3區(qū)域的1成左右的復(fù)合密度。
圖16以上述的分布圖為基礎(chǔ)，表示在第1N+型區(qū)域201和第2N+型區(qū)域202的周圍的絕緣區(qū)域203中形成的電流路徑的模式圖。為了比較，圖16(A)表示α1和α2為同樣寬度、51μm左右的寬的情況(以下稱為a構(gòu)造)的模式圖。圖16(B)為圖12所示的第1N+型區(qū)域201與第2N+型區(qū)域202相比非常窄的寬度(α1＜＜α2以下稱為b構(gòu)造)的情況。
另外，以圖16(A)為基礎(chǔ)的分布圖由于α1和α2相等，所以密度左右對(duì)稱地分布。對(duì)a構(gòu)造省略分布圖的圖示，示出模式圖。
在如圖16(A)所示的α1和α2的寬度較寬(50μm)的情況下，在相對(duì)面間以及底面部附近形成如箭頭所示的電流路徑(從p1區(qū)域到q1區(qū)域附近)。本說(shuō)明書(shū)中，如圖所示從基板表面到規(guī)定深度中形成的、第1N+型區(qū)域201和第2N+型區(qū)域202的相對(duì)面OS間和兩區(qū)域的底面附近間的絕緣區(qū)域203中形成的電子電流以及空穴電流的路徑稱為第1電流路徑I1。即，a構(gòu)造的保護(hù)元件的電流路徑只有第1電流路徑I1。
另一方面，如圖16(B)所示，取α1為較窄的5μm左右，則電子電流和空穴電流除了相對(duì)面OS間和底面部附近形成的第1電流路徑I1，還在比第1電流路徑I1深的區(qū)域中形成路徑。該路徑回流到第1N+型區(qū)域201，利用相對(duì)面OS和反向側(cè)的第1N+型區(qū)域201外側(cè)的側(cè)壁移動(dòng)電子電流和空穴電流，與a構(gòu)造相比，q1區(qū)域形成在下方。
本說(shuō)明書(shū)中，如圖所示形成在比第1電流路徑I1深的區(qū)域、從第2N+型區(qū)域202到作為第1N+型區(qū)域201的相對(duì)面OS的反向側(cè)的側(cè)面的絕緣區(qū)域中形成的電子電流和空穴電流稱為第2電流路徑I2。
在圖16(B)中，由于第2N+區(qū)域202的寬度為非常寬的50μm，所以第2電流路徑I2在第2N+區(qū)域202附近的寬闊的底面部的水平方向形成電流路徑。
另一方面，在第1N+型區(qū)域201中，由于寬度α1如前所述為較窄的5μm，所以以回流到第1N+型區(qū)域201的路徑流過(guò)電流，不僅第1N+型區(qū)域201的底面部，而且相對(duì)面OS和反向側(cè)的側(cè)面也成為電流路徑。
即，由上述的圖可明白，a構(gòu)造的情況下，保護(hù)元件的電流路徑只有第1電流路徑I1，但b構(gòu)造的保護(hù)元件200通過(guò)細(xì)的第1N+區(qū)域201形成第2電流路徑I2，從而形成第1電流路徑I1和第2電流路徑I22個(gè)電流路徑。
第2電流路徑I2從第1N+型區(qū)域201的外側(cè)的側(cè)面進(jìn)出電流。而且，與第1電流路徑I1相比，第2電流路徑I2經(jīng)過(guò)比第1及第2N+型區(qū)域深的區(qū)域，迂回后到達(dá)第1N+型區(qū)域201，所以在絕緣區(qū)域203內(nèi)可獲得長(zhǎng)的路徑。由此，利用絕緣區(qū)域203內(nèi)的阱(GaAs的情況下為EL2)，可較多獲得傳導(dǎo)度調(diào)制效果的機(jī)會(huì)。
即，在b構(gòu)造中，通過(guò)設(shè)置第2電流路徑I2，與只有第1電流路徑I1的情況相比，可提高傳導(dǎo)度調(diào)制效率，可流過(guò)更多的電流。由于第1及第2N+型區(qū)域間流過(guò)的電流值增大，則在施加靜電時(shí)，可流過(guò)更多的靜電電流，增大保護(hù)元件的效果。
這樣，通過(guò)故意讓電流路徑較長(zhǎng)迂回，增加主載流子和與其極性相反的載流子相遇的機(jī)會(huì)，提高傳導(dǎo)度調(diào)制效率的方法，是IGBT等傳導(dǎo)度調(diào)制器件中經(jīng)常采用的方法，下面進(jìn)行詳細(xì)說(shuō)明。
一般，絕緣區(qū)域束縛絕緣區(qū)域是由于阱的存在。施主阱原先的性質(zhì)是帶有正電荷，捕獲到電子則變?yōu)橹行?，成為傳?dǎo)度調(diào)制的媒體，GaAs情況下，EL2為施主阱。而且，通過(guò)雜質(zhì)注入，絕緣化區(qū)域(203b)中也存在阱。
圖17表示在圖12所示構(gòu)造的器件中，使第1N+型區(qū)域201為正并提高施加在第1N+型區(qū)域201-第2N+型區(qū)域202間的電壓時(shí)的縱深1μm處的電壓-電流特性的模擬的結(jié)果。如圖所示，擊穿電壓為20～30V。
這樣，保護(hù)元件200在20～30V被擊穿，如果施加比這高的電壓，則成為雙極工作并產(chǎn)生傳導(dǎo)度調(diào)制。保護(hù)元件在施加數(shù)百V靜電電壓的情況下?lián)舸┦褂?，所以保護(hù)元件200的工作狀態(tài)為從初期狀態(tài)產(chǎn)生傳導(dǎo)度調(diào)制。
較多進(jìn)行該傳導(dǎo)度調(diào)制，則擊穿后的雪崩更激烈，電子-空穴的生成復(fù)合更多地進(jìn)行，所以流過(guò)更多的電流。
這樣，通過(guò)在保護(hù)元件中形成第2電流路徑I2，可提高深區(qū)域以及與相對(duì)面OS反向側(cè)的第1N+型區(qū)域201的外側(cè)方向的傳導(dǎo)度調(diào)制效率。
而且，為了設(shè)置第2電流路徑I2而使第1N+型區(qū)域201的寬度變窄到5μm以下，所以在第1電流路徑I1中也混合第1N+型區(qū)域201附近的電子并互相反向結(jié)合，與a構(gòu)造相比，以更深的路徑為主，使作為載流子的電子通過(guò)，所以第1電流路徑I1自身與以往相比也受到更多的傳導(dǎo)度調(diào)制。
用圖18所示的圖形求出b構(gòu)造的總電流對(duì)第2電流路徑I2的電流值的比值。該圖形為，假定第1N+型區(qū)域201為正，以220pF、0Ω施加約700V的靜電，在縱深1μm處流過(guò)1A電流進(jìn)行模擬的情況時(shí)從表面到2μm的深度的電子電流密度的依據(jù)X坐標(biāo)的圖形。
在從表面到2μm深度的電子電流密度中，相當(dāng)于第1N+型區(qū)域201正下方的電子電流密度以第1N+型區(qū)域201的X方向的寬度進(jìn)行積分，其值作為第1電流路徑I1的部分，相當(dāng)于第1N+型區(qū)域201外側(cè)部分的電子電流密度以該外側(cè)部分的X方向的寬度進(jìn)行積分，其值作為第2電流路徑I2的部分，計(jì)算第2電流路徑I2的電流值的比值。
結(jié)果，第2電流路徑I2對(duì)總的電流值的比值為0.48(2.89/(3.08+2.89))，可知其與第1電流路徑I1為同等的電流值。
而且，如后所述，b構(gòu)造的情況下，第1電流路徑I1自身具有比a構(gòu)造的第1電流路徑I1大的電流值。即，B構(gòu)造中，第2電流路徑I2與自身的第1電流路徑I1為同等的值，所以總體上比a構(gòu)造流過(guò)大得多的電流。
另外，作為次要的效果，如上所述，第1電流路徑I1和第2電流路徑I2合起來(lái)比a構(gòu)造的電流路徑大幅度變寬，所以結(jié)晶溫度與以往相比下降，因此電子、空穴的移動(dòng)度提高，因此可流過(guò)更多的電流。
結(jié)果，由于保護(hù)元件200整體的電流值增加，所以保護(hù)效果提高。
圖19表示比較電子電流、空穴電流、復(fù)合密度的范圍的表。這是對(duì)a構(gòu)造的情況和b構(gòu)造的情況進(jìn)行模擬，對(duì)獲得的結(jié)果與圖13～圖15同樣的密度分布的值在一定條件下進(jìn)行比較。
在圖19(A)中，y_2為各個(gè)密度分布圖中從表面至2μm的深度中水平切開(kāi)時(shí)的斷面中，在各密度為105cm-3的位置的X方向的寬度以μm單位表示的數(shù)值。
X_0為圖12所示坐標(biāo)中在X＝0μm的Y方向的斷面中，在各密度為105cm-3的位置的表面開(kāi)始的深度以μm單位表示的數(shù)值。
乘積是y_2的值和X_0的值相乘的值，是連連各密度為105cm-3的點(diǎn)時(shí)得到的圖形的面積進(jìn)行模擬比較的值。即，乘積為分別表示電子、空穴、復(fù)合的各范圍的指標(biāo)。
而且，表中的a構(gòu)造為，第1N+區(qū)域201和第2N+區(qū)域202都為51μm(＝α1＝α2)的寬度，第2N+區(qū)域202為正、第1N+區(qū)域201為負(fù)并縱深1μm，流過(guò)0.174A的計(jì)算結(jié)果。
b構(gòu)造-1為第1N+區(qū)域201的寬度α1為3μm，第2N+區(qū)域202的寬度α2為51μm，第2N+區(qū)域202為正，第1N+區(qū)域201為負(fù)?？v深1μm流過(guò)0.174A的計(jì)算結(jié)果。
b構(gòu)造-2為與b構(gòu)造-1施加相反的極性，第1N+區(qū)域201的寬度α1為3μm，第2N+區(qū)域202的寬度α2為51μm，第1N+區(qū)域201為正，第2N+區(qū)域202為負(fù)?？v深1μm流過(guò)0.174A的計(jì)算結(jié)果。
以上的3個(gè)的各密度中的所有乘積，b構(gòu)造-1和b構(gòu)造-2都比a構(gòu)造的值大。
這表明，無(wú)論第1N+區(qū)域201為正，還是第2N+區(qū)域202為正，不管哪種極性中b構(gòu)造與a構(gòu)造相比，其電子電流、空穴電流、復(fù)合的任一項(xiàng)都分布在更廣的范圍，因此傳導(dǎo)度調(diào)制效率提高。而且，電流在廣闊范圍中流動(dòng)表示溫度下降，因此移動(dòng)度上升，而且表示電流增加。
這里，在圖19(B)中，作為b構(gòu)造-3，第1N+區(qū)域201施加正電壓的情況下，示出1A時(shí)的b構(gòu)造的計(jì)算結(jié)果。圖19(A)的3個(gè)計(jì)算從計(jì)算能力方面均統(tǒng)一為0.174A的電流進(jìn)行比較，但實(shí)際的靜電的電流在靜電電壓700V、220pF、0Ω的情況下，縱深1μm為1A左右。依據(jù)模擬僅對(duì)第1N+區(qū)域201施加正電壓的情況得到1A的計(jì)算，并示出其結(jié)果。
與圖19(A)的b構(gòu)造-2相比可明白，b構(gòu)造-3即使極性相同，電流從0.174A增加到1A進(jìn)行計(jì)算，各乘積增加一個(gè)數(shù)量級(jí)或以上。
由此，如圖19(C)所示，對(duì)保護(hù)元件200施加靜電電壓，流過(guò)比圖13以及其模式16(B)所示的電流大的靜電電流時(shí)，只要絕緣區(qū)域203足夠?qū)?，則圖13所示q1區(qū)域(最高密度區(qū)域的一成左右的電流密度的區(qū)域)擴(kuò)大到更下方以及與相對(duì)面OS反向側(cè)的外側(cè)方向，即第2電流路徑I2變寬。第2電流路徑I2越寬，則越能提高傳導(dǎo)度調(diào)制效率，通過(guò)的電流增加，q1區(qū)域向下方擴(kuò)大，所以第2電流路徑I2進(jìn)一步擴(kuò)大。由此，基板的結(jié)晶溫度降低，所以載流子的移動(dòng)度上升，流過(guò)更多的電流，可進(jìn)一步提高保護(hù)效果。
即，b構(gòu)造中，施加的靜電電壓越高，則傳導(dǎo)度調(diào)制效率越提高，電流路徑擴(kuò)大，所以可自動(dòng)調(diào)整傳導(dǎo)度調(diào)制效果。
而且，第1電流路徑I1也一樣，靜電電壓越高，電流越從更深的位置流過(guò)，與第2電流路徑I2同樣，可自動(dòng)調(diào)整傳導(dǎo)度調(diào)制效果。
因此，如后所述，只要充分確?？赡艹蔀榈?電流路徑I2的絕緣區(qū)域203，其構(gòu)造可使被保護(hù)元件免受220pF、0Ω的2500V的靜電的破壞。并且由于幾乎沒(méi)有寄生電容，所以不會(huì)使被保護(hù)元件的高頻特性惡化。即，通過(guò)在原先的靜電破壞電壓為100V左右的元件上連接寄生電容為20fF的本保護(hù)元件，可將靜電破壞電壓提高20倍以上。
這里，用圖20說(shuō)明b構(gòu)造的α1最好在5μm以下的理由。圖20是在圖19的b構(gòu)造-2中改變第1N+區(qū)域201的寬度α1計(jì)算電子電流密度的結(jié)果。
第1N+區(qū)域201的寬度α1如果為5μm以下，則第2電流路徑I2的比值急劇上升。即，電流向水平方向和縱深方向擴(kuò)大，所以傳導(dǎo)度調(diào)制效率提高，溫度降低，載流子的移動(dòng)度增加，電流值大幅度增加，作為保護(hù)元件的保護(hù)效果大幅度增加。
這里，圖18所示α1＝3μm的第2電流路徑I2的比值為0.48，而上面的圖20中相同的第1N+區(qū)域+中第1N+區(qū)域?qū)挾葹?μm的點(diǎn)的I2比值只有0.3是由于圖20為0.174A而圖18為1A，可明白在一定電流值范圍內(nèi)，電流越多則第2電流路徑I2的比值越大。另外，對(duì)大的器件進(jìn)行模擬時(shí)由于計(jì)算能力的限制，以0.174A進(jìn)行了比較，如果是相對(duì)比較，則以該電流值可充分比較。
下面，說(shuō)明第1N+型區(qū)域201外側(cè)需要確保的絕緣區(qū)域203的寬度β。如上所述，在與第1N+區(qū)域201的相對(duì)面OS反向側(cè)的絕緣區(qū)域203中第2電流路徑I2也擴(kuò)大，所以只要確保充分寬度β的絕緣區(qū)域203就可以。
參照?qǐng)D21說(shuō)明b構(gòu)造的β和靜電破壞電壓。充分確保絕緣區(qū)域203，就是充分確?？赡艹蔀榈?電流路徑I2的區(qū)域，保護(hù)效果高的點(diǎn)如前所述。即，如圖21(A)的平面圖那樣在與相對(duì)面OS反向側(cè)確保規(guī)定的絕緣區(qū)域?qū)挾圈?。圖21(B)表示實(shí)際上變動(dòng)β的值而檢查靜電破壞電壓的結(jié)果。
測(cè)定的被保護(hù)元件100柵極長(zhǎng)為0.5μm，在柵極寬度600μm的GaAsMESFET的柵極串聯(lián)連接10KΩ的電阻。連接保護(hù)元件200之前，源極或漏極電極與電阻端之間的靜電破壞電壓為100V左右。在其間并聯(lián)連接b構(gòu)造的保護(hù)元件200的第1N+型區(qū)域201和第2N+型區(qū)域202的兩端，改變?chǔ)碌闹?，測(cè)定靜電破壞電壓。第1N+型區(qū)域201和第2N+型區(qū)域202間的電容為20fF。
如圖21(B)所示，將β增大到25μm，則靜電破壞電壓提高到2500V。如圖21(A)所示，β為15μm時(shí)靜電破壞電壓為700V。這表示，靜電電壓由700V上升到2500V時(shí)，第1N+型區(qū)域201中的第2電流路徑I2向與相對(duì)面OS反向側(cè)的外側(cè)方向(β)延伸了15μm以上。
靜電電壓變高，意味著第2電流路徑I2擴(kuò)大。即，在未充分確保絕緣區(qū)域203的情況下，第2電流路徑I2的范圍受到限制，通過(guò)充分確保絕緣區(qū)域203，可充分?jǐn)U大第2電流路徑I2。
即，b構(gòu)造中，如果確保第1N+型區(qū)域201的外側(cè)的絕緣區(qū)域203寬度β為10μm以上、最好是15μm以上，則第2電流路徑I2變的更寬，可更加提高傳導(dǎo)度調(diào)制效率。
在a構(gòu)造中，連接保護(hù)元件時(shí)只能將靜電破壞電壓提高2倍～3倍左右，但在b構(gòu)造中β為15μm時(shí)靜電破壞電壓為700V。β延長(zhǎng)到25μm時(shí)為2500V，可知靜電破壞電壓可提高25倍。即，b構(gòu)造中，只要確保規(guī)定的β，則與以往的保護(hù)元件相比，至少可流過(guò)約10倍的電流。
如前所述，第1電流路徑I1流過(guò)的電流與第2電流路徑I2流過(guò)的電流幾乎相等，可流過(guò)以往的保護(hù)元件流過(guò)的電流的至少10倍的電流，是由于第1電流路徑I1、第2電流路徑I2的各電流路徑流過(guò)的電流都至少分別是以往的5倍。
這樣，β最好為10μm以上，這意味著，在芯片上集成保護(hù)元件200時(shí)，在第1N+型區(qū)域201外側(cè)確保寬度β的絕緣區(qū)域203，并配置其他結(jié)構(gòu)部件和布線等。
同樣地，如圖22所示，為了確保第2電流路徑I2，最好是在縱深方向也確保充分的絕緣區(qū)域。圖22(A)為剖面圖，在第1N+型區(qū)域201和第2N+型區(qū)域202下方確保規(guī)定深度為δ的絕緣區(qū)域203。
圖22(B)表示，假定第1N+區(qū)域201為正，施加220pF、0Ω的700V靜電電壓，在1μm縱深流過(guò)1A電流的情況進(jìn)行模擬，在坐標(biāo)X＝0μm的Y方向斷面的電子電流密度的圖形。該圖形中，從表面開(kāi)始到深度方向?qū)﹄娮与娏髅芏冗M(jìn)行積分時(shí)，到深度(Y)19μm的積分是到全部的50μm的積分的90％。即，絕緣區(qū)域203的深度δ最好在20μm以上。
以上說(shuō)明了在保護(hù)元件周邊需要確保的絕緣區(qū)域203的尺寸(β或δ)和第1N+型區(qū)域201的寬度(α1)，但由于芯片上的配置，有時(shí)不能確保充分的β或δ，或相對(duì)面OS之間的距離。
這種情況下，如圖23的平面圖所示，第1N+型區(qū)域201在離開(kāi)相對(duì)面OS的方向曲折，設(shè)置延展部300，在相對(duì)面OS延展的方向確保規(guī)定的絕緣區(qū)域γ，最好在延展部300和第2N+型區(qū)域間的絕緣區(qū)域203上形成作為傳導(dǎo)度調(diào)制效率高的電子電流和空穴電流的路徑的第3電流路徑I3。
第3電流路徑I3，在相對(duì)面OS延展的方向(離開(kāi)相對(duì)面OS正交面的方向)、即延展部300和第2N+型區(qū)域202的外側(cè)方向上確保更大的電流路徑。在圖中雖以平面表示，但由于在垂直紙面的方向(裝置的深度方向)形成第3電流路徑I3，所以深度方向的電流也增加。另外，在相對(duì)面OS的深度方向(垂直于紙面的方向)上，形成第1電流路徑I1和第2電流路徑I2，保護(hù)元件的電流路徑為第1、第2、第3的電流路徑I1～I(xiàn)3。
圖23(B)表示實(shí)際測(cè)定的γ與靜電破壞電壓的比較值。被保護(hù)元件100和保護(hù)元件200的連接方法與圖21中變動(dòng)β的值測(cè)定靜電破壞電壓時(shí)相同。
如圖23(B)所示，γ增大到30μm，則靜電破壞電壓提高到1200V。γ為25μm時(shí)，靜電破壞電壓為700V。這表示，靜電電壓從700V上升到1200V時(shí)，第3電流路徑I3在延展部300和第2N+型區(qū)域間的所述絕緣區(qū)域中延伸25μm以上。
這樣，在設(shè)置延展部300時(shí)，也是靜電電壓越高，則電流路徑I3越寬，越能提高傳導(dǎo)度調(diào)制效率。即，可通過(guò)施加的靜電電壓自動(dòng)調(diào)整傳導(dǎo)度調(diào)制效果。由此，降低絕緣區(qū)域的溫度，可進(jìn)一步提高載流子的移動(dòng)度，所以流過(guò)更多的電流，提高保護(hù)效果。
即在延展部300的周圍也最好確保充分的絕緣區(qū)域203，通過(guò)充分確保γ，可確保充分?jǐn)U大第3電流路徑I3的空間，可使對(duì)應(yīng)靜電電壓的靜電電流更多地流過(guò)。因此，希望寬度γ在10μm以上，如果在20μm以上則更好。另外，圖23(A)中，γ在延展部300的外側(cè)(圖的右側(cè))上得以確保，但如果在以延展部300為中心而對(duì)稱的內(nèi)側(cè)(圖的左側(cè))也得以確保，即在延展部300的兩方的側(cè)面部得以確保，則可提高效果。
另外。在確保β的同時(shí)確保γ當(dāng)然最好，但即使β不充分而確保γ，可提高保護(hù)元件的效果。
圖24表示第1N+型區(qū)域201和第2N+型區(qū)域202都為5μm以下的情況下(以下稱為c構(gòu)造)的電流路徑的模式圖。
C構(gòu)造與b構(gòu)造中的第2N+型區(qū)域202的寬度α2、第1N+型區(qū)域201的寬度α1為同樣狹窄的構(gòu)造，互相離開(kāi)4μm的距離相對(duì)配置，在其周圍配置絕緣區(qū)域203。在c構(gòu)造中，也形成第1電流路徑I1和第2電流路徑I2。
第1電流路徑I1，在從表面到第1和第2N+型區(qū)域的相對(duì)面OS以及兩區(qū)域的底面附近間的絕緣區(qū)域203上形成，構(gòu)成電子電流和空穴電流的路徑。
第2電流路徑I2，在比第1和第2N+型區(qū)域深的區(qū)域迂回，到達(dá)與兩區(qū)域的相對(duì)面OS反向側(cè)的側(cè)面而形成。即，第1N+型區(qū)域201和第2N+型區(qū)域202都以與相對(duì)面OS反向的外側(cè)的側(cè)面為電流路徑，在比第1電流路徑I1更深的區(qū)域形成第2電流路徑I2。
而且。如圖25所示，第1N+型區(qū)域201在離開(kāi)相對(duì)面OS的方向上設(shè)置曲折的延展部300a，在延展部300a和第2N+型區(qū)域202的絕緣區(qū)域中，形成作為導(dǎo)致傳導(dǎo)度調(diào)制的電子電流和空穴電流的路徑的第3電流路徑I3也可以。
而且，同樣地，第2N+型區(qū)域202在離開(kāi)相對(duì)面OS的方向上設(shè)置曲折的延展部300b，在延展部300b和第1N+型區(qū)域201的絕緣區(qū)域中，形成作為導(dǎo)致傳導(dǎo)度調(diào)制的電子電流和空穴電流的路徑的第3電流路徑I3也可以。
可以設(shè)置延展部300a、300b的任一方，在兩區(qū)域都設(shè)置也可以。由此，形成如圖25所示的電流路徑I3，所以電流值增加，保護(hù)效果增大。
另外，β、γ、δ的值為上述的值最好，即使在其以下，與a構(gòu)造相比，可確保較大的電流路徑，最好盡量為確保各值的圖形。
即，在構(gòu)成保護(hù)元件200的第1N+型區(qū)域201(c構(gòu)造的情況還有第2N+型區(qū)域202)的周圍的絕緣區(qū)域203中，確保充分的空間(β、γ)以不阻礙第2電流路徑I2或第3電流路徑I3，保護(hù)元件200連接的被保護(hù)元件100或其他的結(jié)構(gòu)要件及布線等，最好從第1N+型區(qū)域201離開(kāi)外側(cè)10μm以上進(jìn)行配置。而且，芯片端部也阻礙電流路徑，所以第1N+型區(qū)域201為配置在芯片端部的圖形的情況下，最好與芯片端部的距離確保在10μm以上。
圖26表示在芯片上集成被保護(hù)元件100和保護(hù)元件200的一例。
圖26是GaAsMESFET的芯片圖形的一例。在GaAs基板203上配置FET，在FET的柵極電極106上連接電阻R。源極電極焊盤(pán)SP、漏極電極焊盤(pán)DP、以及電阻器R的另一端的柵極電極焊盤(pán)GP分別設(shè)置在FET的周圍。
這里，為使來(lái)自各焊盤(pán)的高頻信號(hào)不泄露，作為隔離對(duì)策，在各焊盤(pán)的下面以及周邊配置焊盤(pán)N+區(qū)域350。各焊盤(pán)的最下方的柵極金屬層320與GaAs半絕緣型基板形成肖特基結(jié)，該焊盤(pán)N+區(qū)域350與各焊盤(pán)形成肖特基結(jié)。
即，圖26(A)中，通過(guò)鄰近漏極電極焊盤(pán)DP配置電阻器R，則構(gòu)成電阻器R的N+型區(qū)域與鄰近的焊盤(pán)N+型區(qū)域350的離開(kāi)距離為4μm，在其周圍配置絕緣區(qū)域203而形成保護(hù)元件200。電阻器的一部分為第1N+型區(qū)域201，漏極電極焊盤(pán)DP的下面及周邊的焊盤(pán)N+型區(qū)域350的一部分為第2N+型區(qū)域202。即，在FET的柵極-漏極端子間并聯(lián)連接保護(hù)元件200。在該圖形中，電阻器R的寬度為α1，為5μm以下。而且確保作為第1N+型區(qū)域201的電阻器R的外側(cè)的絕緣區(qū)域203的寬度β為10μm以上，配置其他的結(jié)構(gòu)要件。該圖形的情況下，β的端部為芯片的端部，確保從電阻器R到芯片端部的距離β為10μm以上。
而且，圖26(B)也同樣，通過(guò)鄰近漏極電極焊盤(pán)DP配置電阻器R，則構(gòu)成電阻器R的N+型區(qū)域與鄰近的焊盤(pán)N+型區(qū)域350的離開(kāi)距離為4μm，夾置半絕緣性基板101而形成保護(hù)元件200。同樣，電阻器的一部分為第1N+型區(qū)域201，漏極電極焊盤(pán)DP的下面及周邊的焊盤(pán)N+型區(qū)域350的一部分為第2N+型區(qū)域202。即，在FET的柵極-漏極端子間并聯(lián)連接保護(hù)元件200。
在該圖形中，電阻器R的寬度為α1，也為5μm以下。而且確保作為第1N+型區(qū)域201的電阻器R的外側(cè)的絕緣區(qū)域203的寬度β為10μm以上，配置其他的結(jié)構(gòu)要件。但與圖26(A)相比，圖26(B)中的β的距離有一些變短，而且可確保β為10μm以上的寬度也較窄。因此，與圖26(A)相比，電流路徑I2流過(guò)的電流變小。作為其對(duì)策，將電阻器R的一部分曲折設(shè)置延展部300，在漏極焊盤(pán)下方及周邊N+區(qū)域350之間確保使電流路徑I3流過(guò)的區(qū)域。該圖形的情況下，電阻延展部300和芯片端部之間，以及漏極焊盤(pán)下方和周邊的N+區(qū)域350和芯片端部之間的絕緣區(qū)域?yàn)槭闺娏髀窂絀3流過(guò)的區(qū)域。確保其寬度γ為10μm以上并形成保護(hù)元件200。即，與圖26(A)相比，圖26(B)中流過(guò)電流路徑I2的電流小，但由于形成圖26(A)中不存在的電流路徑I3，可對(duì)GaAsMESFET的柵極-漏極間的肖特基結(jié)充分靜電保護(hù)。
這樣，本實(shí)施方式的保護(hù)元件200的第1N+型區(qū)域201和第2N+型區(qū)域的至少一方的高濃度區(qū)域的寬度為5μm以下，在其周圍確保充分的絕緣區(qū)域(β、γ)，配置在被保護(hù)元件的2個(gè)端子間。
以上，絕緣區(qū)域203以GaAs的情況為例進(jìn)行了說(shuō)明，絕緣區(qū)域203為在如上所述基板中注入擴(kuò)散雜質(zhì)并絕緣化的區(qū)域(203b)也可以，此時(shí)為硅基板也同樣可實(shí)施。
發(fā)明效果如上所述，依據(jù)本發(fā)明可獲得以下多個(gè)效果。
第1，在包含容易靜電破壞的PN結(jié)或肖特基結(jié)的被保護(hù)元件、或構(gòu)成電容的被保護(hù)元件的2個(gè)端子間，通過(guò)并聯(lián)連接高濃度區(qū)域-絕緣區(qū)域-高濃度區(qū)域構(gòu)成的保護(hù)元件，可使外部施加的靜電能量旁路。由此，在連接保護(hù)元件的端子間，在害怕靜電破壞的結(jié)或電容存在的整個(gè)工作區(qū)域的路徑途中通過(guò)保護(hù)元件放電靜電能量，所以使被保護(hù)元件免受靜電破壞。
第2，保護(hù)元件由高濃度區(qū)域-絕緣區(qū)域-高濃度區(qū)域構(gòu)成，沒(méi)有PN結(jié)，所以保護(hù)元件自身不產(chǎn)生寄生電容?？稍谂c被保護(hù)元件的同一基板上制作保護(hù)元件，幾乎沒(méi)有寄生電容的增加，因此，可不使高頻特性惡化而防止被保護(hù)元件的靜電破壞。
第3，通過(guò)連接保護(hù)元件，使作為最低靜電保護(hù)電壓的2個(gè)端子間的靜電破壞電壓提高20V以上，甚或提高200V以上。
第4，通過(guò)與連接被保護(hù)元件端子的焊盤(pán)鄰近連接保護(hù)元件，可施加靜電能量后馬上放電，可更加提高靜電破壞電壓。
第5，通過(guò)在與連接被保護(hù)元件的焊盤(pán)到工作區(qū)域的路徑途中連接保護(hù)元件，可最有效地對(duì)工作區(qū)域中抗靜電破壞弱的結(jié)或電容進(jìn)行靜電破壞保護(hù)。
第6，保護(hù)元件中放電靜電能量的面與水平面的保護(hù)二極管不同，為垂直面，所以幾乎不會(huì)導(dǎo)致芯片面積的增大，可對(duì)其進(jìn)行集成化。
第7，保護(hù)元件200通過(guò)將作為保護(hù)元件端子的第1N+型區(qū)域201和第2N+型區(qū)域的至少一方的高濃度區(qū)域的寬度設(shè)為5μm以下，在絕緣區(qū)域203中形成第2電流路徑I2，電子電流、空穴電流、復(fù)合的任一項(xiàng)都分布在廣闊的范圍，因此，提高傳導(dǎo)度調(diào)制效率。
第8，通過(guò)第2電流路徑I2，電流流過(guò)廣闊的范圍，所以溫度降低，因此載流子的移動(dòng)度上升，進(jìn)一步增加電流。
第9，由于第2電流路徑I2，施加的靜電電壓越高，則傳導(dǎo)度調(diào)制效率越提高，電流路徑越廣闊，所以可自動(dòng)調(diào)整傳導(dǎo)度調(diào)制效果。
第10，通過(guò)使作為保護(hù)元件的一側(cè)的端子的高濃度區(qū)域的寬度為5μm以下，第1電流路徑I1也是靜電電壓越高，則電流越流過(guò)較深的位置，與第2電流路徑I2同樣可自動(dòng)調(diào)整傳導(dǎo)度調(diào)制效果。
第11，通過(guò)充分確保可能成為第2電流路徑I2的絕緣區(qū)域203，可將靜電破壞電壓提高20倍以上。
第12，在b構(gòu)造中，如果確保第1N+型區(qū)域201的外側(cè)的絕緣區(qū)域203的寬度β為10μm以上，則第2電流路徑I2變得更寬，可更加提高傳導(dǎo)度調(diào)制效率。具體地說(shuō)，如果確保β為25μm，則與a構(gòu)造得保護(hù)元件相比至少可流過(guò)約10倍的電流。
第13，由于芯片上的配置，不能充分確保β或δ或相對(duì)面OS間的距離的情況下，第1N+型區(qū)域201在離開(kāi)相對(duì)面OS的方向上曲折設(shè)置延展部300，在延展部300和其他結(jié)構(gòu)要件之間確保寬度(γ)為10μm以上的絕緣區(qū)域203，在延展部300和第2N+型區(qū)域202間形成作為傳導(dǎo)度調(diào)制效率高的電子電流和空穴電流的路徑的第3電流路徑I3。
由此，可在延展部300和第2N+型區(qū)域202的外側(cè)方向上確保更大的電流路徑。由于在裝置的縱深方向也形成第3電流路徑I3，縱深方向的電流也增加。
權(quán)利要求
1.一種保護(hù)元件，其特征在于保護(hù)元件包括具有2個(gè)側(cè)面的第1高濃度雜質(zhì)區(qū)域；與所述第1高濃度雜質(zhì)區(qū)域的1個(gè)側(cè)面相對(duì)配置，與該第1高濃度雜質(zhì)區(qū)域相比其寬度更寬的第2高濃度雜質(zhì)區(qū)域；配置在所述第1及第2高濃度雜質(zhì)區(qū)域周圍的絕緣區(qū)域；在所述第1及第2高濃度雜質(zhì)區(qū)域的相對(duì)面之間以及該兩區(qū)域的底面附近間的所述絕緣區(qū)域形成的作為電子電流和空穴電流的路徑的第1電流路徑；從所述第2高濃度雜質(zhì)區(qū)域迂回到比所述第1及第2高濃度雜質(zhì)區(qū)域更深的區(qū)域，在所述第1高濃度雜質(zhì)區(qū)域的另一側(cè)面的所述絕緣區(qū)域形成的作為電子電流和空穴電流的路徑的第2電流路徑，所述第1及第2高濃度雜質(zhì)區(qū)域作為2個(gè)端子并聯(lián)連接在被保護(hù)元件的2個(gè)端子間，所述被保護(hù)元件的2個(gè)端子間施加的靜電能量在所述第1及第2高濃度雜質(zhì)區(qū)域間放電，衰減所述靜電能量。
2.如權(quán)利要求1所述的保護(hù)元件，其特征在于，在從所述第1高濃度雜質(zhì)區(qū)域與所述第2高濃度雜質(zhì)區(qū)域的所述相對(duì)面離開(kāi)的方向上設(shè)置曲折的延展部，在該延展部與所述第2高濃度雜質(zhì)區(qū)域間的所述絕緣區(qū)域中形成作為電子電流和空穴電流的路徑的第3電流路徑。
3.一種保護(hù)元件，其特征在于保護(hù)元件包括具有2個(gè)側(cè)面的第1高濃度雜質(zhì)區(qū)域；具有2個(gè)側(cè)面，以與所述第1高濃度雜質(zhì)區(qū)域同等的寬度與該區(qū)域相對(duì)配置1個(gè)側(cè)面的第2高濃度雜質(zhì)區(qū)域；配置在所述第1及第2高濃度雜質(zhì)區(qū)域周圍的絕緣區(qū)域；在所述第1及第2高濃度雜質(zhì)區(qū)域的相對(duì)面之間以及該兩區(qū)域的底面附近間的所述絕緣區(qū)域形成的作為電子電流和空穴電流的路徑的第1電流路徑；從所述第2高濃度雜質(zhì)區(qū)域的另一側(cè)面迂回到比所述第1及第2高濃度雜質(zhì)區(qū)域更深的區(qū)域，直至所述第1高濃度雜質(zhì)區(qū)域的另一側(cè)面的所述絕緣區(qū)域形成的作為電子電流和空穴電流的路徑的第2電流路徑，所述第1及第2高濃度雜質(zhì)區(qū)域作為2個(gè)端子并聯(lián)連接在被保護(hù)元件的2個(gè)端子間，所述被保護(hù)元件的2個(gè)端子間施加的靜電能量在所述第1及第2高濃度雜質(zhì)區(qū)域間放電，衰減所述靜電能量。
4.如權(quán)利要求3所述的保護(hù)元件，其特征在于，在從所述第1高濃度雜質(zhì)區(qū)域與所述第2高濃度雜質(zhì)區(qū)域的所述相對(duì)面離開(kāi)的方向上設(shè)置曲折的延展部，在該延展部與所述第2高濃度雜質(zhì)區(qū)域間的所述絕緣區(qū)域中形成作為電子電流和空穴電流的路徑的第3電流路徑。
5.如權(quán)利要求3所述的保護(hù)元件，其特征在于，在從所述第2高濃度雜質(zhì)區(qū)域與所述第1高濃度雜質(zhì)區(qū)域的所述相對(duì)面離開(kāi)的方向上設(shè)置曲折的延展部，在該延展部與所述第1高濃度雜質(zhì)區(qū)域間的所述絕緣區(qū)域中形成作為電子電流和空穴電流的路徑的第3電流路徑
6.如權(quán)利要求1或3所述的保護(hù)元件，其特征在于，第1高濃度雜質(zhì)區(qū)域的寬度在5μm以下。
7.如權(quán)利要求1或3所述的保護(hù)元件，其特征在于，所述第2電流路徑具有比所述第1電流路徑高得多的傳導(dǎo)度調(diào)制效率。
8.如權(quán)利要求1或3所述的保護(hù)元件，其特征在于，流過(guò)所述第2電流路徑的電流值等于或大于流過(guò)所述第1電流路徑的電流值。
9.如權(quán)利要求1或3所述的保護(hù)元件，其特征在于，所述第2電流路徑確保從所述第1高濃度雜質(zhì)區(qū)域的所述另一側(cè)面離開(kāi)10μm以上的寬度。
10.如權(quán)利要求1或3所述的保護(hù)元件，其特征在于，所述第2電流路徑確保從所述第1和第2高濃度雜質(zhì)區(qū)域底部沿縱深方向離開(kāi)20μm以上的寬度。
11.如權(quán)利要求1或3所述的保護(hù)元件，其特征在于，所述第2電流路徑隨著所述靜電能量的增加而電流路徑變寬，由此提高傳導(dǎo)度調(diào)制效率。
12.如權(quán)利要求1或3所述的保護(hù)元件，其特征在于，第1高濃度雜質(zhì)區(qū)域和第2高濃度雜質(zhì)區(qū)域之間的電容為40fF以下，通過(guò)在被保護(hù)元件的2個(gè)端子間并聯(lián)連接第1高濃度雜質(zhì)區(qū)域和第2高濃度雜質(zhì)區(qū)域的2個(gè)端子，與連接前相比提高靜電破壞電壓10倍以上。
13.如權(quán)利要求2或4或5所述的保護(hù)元件，其特征在于，所述第3電流路徑具有比所述第1電流路徑高得多的傳導(dǎo)度調(diào)制效率。
14.如權(quán)利要求2或4或5所述的保護(hù)元件，其特征在于，所述第3電流路徑確保從所述曲折部的側(cè)面離開(kāi)10μm以上的寬度。
15.如權(quán)利要求2或4或5所述的保護(hù)元件，其特征在于，所述第3電流路徑隨著所述靜電能量的增加而電流路徑變寬，由此提高傳導(dǎo)度調(diào)制效率。
16.一種保護(hù)元件，其特征在于保護(hù)元件包括第1高濃度雜質(zhì)區(qū)域；第2高濃度雜質(zhì)區(qū)域；連接配置在所述第1及第2高濃度雜質(zhì)區(qū)域周圍的絕緣區(qū)域，在所述第1及第2高濃度雜質(zhì)區(qū)域的至少一方中，與相對(duì)于所述兩高濃度雜質(zhì)區(qū)域的面反向一側(cè)的所述絕緣區(qū)域確保在10μm以上，所述第1及第2高濃度雜質(zhì)區(qū)域作為2個(gè)端子并聯(lián)連接在具有PN結(jié)或肖特基結(jié)的被保護(hù)元件的2個(gè)端子間，所述被保護(hù)元件的2個(gè)端子間施加的靜電能量在所述第1及第2高濃度雜質(zhì)區(qū)域間放電，衰減所述靜電能量。
17.一種保護(hù)元件，其特征在于保護(hù)元件包括第1高濃度雜質(zhì)區(qū)域；第2高濃度雜質(zhì)區(qū)域；連接配置在所述第1及第2高濃度雜質(zhì)區(qū)域周圍的絕緣區(qū)域，在所述第1及第2高濃度雜質(zhì)區(qū)域的至少一方中，與相對(duì)于所述兩高濃度雜質(zhì)區(qū)域的面反向一側(cè)的所述絕緣區(qū)域確保在10μm以上，所述第1及第2高濃度雜質(zhì)區(qū)域作為2個(gè)端子并聯(lián)連接在構(gòu)成電容的被保護(hù)元件的2個(gè)端子間，所述被保護(hù)元件的2個(gè)端子間施加的靜電能量在所述第1及第2高濃度雜質(zhì)區(qū)域間放電，衰減所述靜電能量。
18.一種保護(hù)元件，其特征在于保護(hù)元件包括第1高濃度雜質(zhì)區(qū)域；第2高濃度雜質(zhì)區(qū)域；連接配置在所述第1及第2高濃度雜質(zhì)區(qū)域周圍的絕緣區(qū)域，在所述第1及第2高濃度雜質(zhì)區(qū)域相對(duì)的面的延展方向上所述絕緣區(qū)域確保在10μm以上，所述第1及第2高濃度雜質(zhì)區(qū)域作為2個(gè)端子并聯(lián)連接在具有PN結(jié)或肖特基結(jié)的被保護(hù)元件的2個(gè)端子間，所述被保護(hù)元件的2個(gè)端子間施加的靜電能量在所述第1及第2高濃度雜質(zhì)區(qū)域間放電，衰減所述靜電能量。
19.一種保護(hù)元件，其特征在于保護(hù)元件包括第1高濃度雜質(zhì)區(qū)域；第2高濃度雜質(zhì)區(qū)域；連接配置在所述第1及第2高濃度雜質(zhì)區(qū)域周圍的絕緣區(qū)域，在所述第1及第2高濃度雜質(zhì)區(qū)域相對(duì)的面的延展方向上所述絕緣區(qū)域確保在10μm以上，所述第1及第2高濃度雜質(zhì)區(qū)域作為2個(gè)端子并聯(lián)連接在構(gòu)成電容的被保護(hù)元件的2個(gè)端子間，所述被保護(hù)元件的2個(gè)端子間施加的靜電能量在所述第1及第2高濃度雜質(zhì)區(qū)域間放電，衰減所述靜電能量。
全文摘要
本發(fā)明提供一種保護(hù)元件。微波FET所具有的內(nèi)在肖特基結(jié)(接合)電容或PN結(jié)電容小，這些結(jié)的抗靜電能力弱。但是，在微波器件中通過(guò)連接保護(hù)二極管增加了寄生電容，但導(dǎo)致高頻特性的惡化，存在不能采取該方法的問(wèn)題。本發(fā)明在PN結(jié)、肖特基結(jié)或具有電容的被保護(hù)元件的2端子間并聯(lián)連接由第1N
文檔編號(hào)H01L29/80GK1572026SQ03801340
公開(kāi)日2005年1月26日 申請(qǐng)日期2003年9月8日 優(yōu)先權(quán)日2002年9月9日
發(fā)明者淺野哲郎, 榊原干人, 平井利和 申請(qǐng)人:三洋電機(jī)株式會(huì)社