專利名稱：在lcos中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)控制顯示的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及LCOS(Liquid Crystal On Silicon，即基于大規(guī)模集成電路上的液晶技術(shù))領(lǐng)域，尤其涉及一種在LCOS中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)控制顯示的裝置。
背景技術(shù)：
液晶顯示技術(shù)發(fā)展迅速，應(yīng)用領(lǐng)域不斷拓寬。液晶顯示的對(duì)比度和響應(yīng)速度與液晶材料和液晶光電效應(yīng)關(guān)系密切，在實(shí)際應(yīng)用中有許多種液晶顯示方法，最常用的LCD(液晶顯示器)是TN(twisted nematic，即扭曲向列)型的液晶顯示。TN型液晶的基本原理是對(duì)偏振光的控制。當(dāng)光進(jìn)入TN型液晶，它的極性會(huì)隨著液晶材料扭曲。當(dāng)光進(jìn)入帶有電磁場(chǎng)的TN型液晶時(shí)，這種極性的扭曲會(huì)被破壞，通過(guò)調(diào)整電磁場(chǎng)的強(qiáng)度，從而產(chǎn)生灰度效應(yīng)，其響應(yīng)時(shí)間約為10ms。
液晶顯示與外加電壓的關(guān)系也很密切。外加電壓的大小對(duì)TN型液晶的響應(yīng)至關(guān)重要，直接決定了液晶的顯示精度、顯示亮度、對(duì)比度以及液晶的整體工作。
而LCOS顯示技術(shù)是將成熟的硅工藝和液晶技術(shù)相結(jié)合，將控制電路埋入成像區(qū)下面，顯示尺寸較小，成像與周邊電路集成一體。以XGA格式(1024×768像素陣列)為例，它以32字節(jié)為一寫周期，在32個(gè)寫周期中共寫入一行1024數(shù)據(jù)。每一周期中，數(shù)據(jù)被從左到右寫入，直到所有32個(gè)寫周期都被寫入為止。縱向共有768列，數(shù)據(jù)一行一行地被掃描進(jìn)入整個(gè)存儲(chǔ)陣列之中。每一象素?cái)?shù)據(jù)具有28個(gè)灰度等級(jí)，脈沖的累積效應(yīng)產(chǎn)生出整個(gè)28個(gè)灰度等級(jí)。
如果要保證上述中液晶的顯示時(shí)間10ms，則可以得到傳輸時(shí)間。假設(shè)刷新頻率為60Hz，即每幅圖像的刷新時(shí)間為16.6ms，考慮到一些其它的損耗，傳輸時(shí)間約6ms。要實(shí)現(xiàn)8級(jí)的灰度，則像素?cái)?shù)據(jù)量達(dá)到1024*768*8，傳輸速率必須達(dá)到30ns以上。如果要使圖像的顯示更平滑，更細(xì)膩，則所需灰度級(jí)數(shù)更高，數(shù)據(jù)量更多，傳輸速率必須更快。在更高精度的顯示模式下，如SXGA格式(1280×1024)，數(shù)據(jù)傳輸成為瓶頸。
目前，現(xiàn)有的技術(shù)中對(duì)LCOS的液晶點(diǎn)陣數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)控制顯示使用了各種不同的實(shí)現(xiàn)電路。但由于這些實(shí)現(xiàn)電路不盡合理，對(duì)液晶的響應(yīng)速度和芯片的工作速度提出了很高的要求，加大了硬件成本。

發(fā)明內(nèi)容
本發(fā)明需要解決的技術(shù)問(wèn)題是提供了一種在LCOS中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)顯示的裝置，旨在解決目前對(duì)液晶的響應(yīng)速度和芯片的工作速度提出了很高的要求，加大了硬件成本的缺陷。
為了解決上述技術(shù)問(wèn)題，本發(fā)明是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的包括由第一反向器和第二反向器并聯(lián)組成的第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)，輸入、輸出的雙向線兩端分別為a、b，由第三反向器和第四反向器并聯(lián)組成的組成第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)，輸入、輸出的雙向線兩端分別為c、d；所述a端與第一MOS管的源極連接，所述第一MOS管的漏極與第一字選擇信號(hào)連接，柵極與行選擇信號(hào)連接；所述b端與第二MOS管的源極連接，所述第二MOS管的漏極與第二字選擇信號(hào)連接，柵極與行選擇信號(hào)連接；所述a端還與第三MOS管的柵極連接，所述第三MOS管的漏極與所述c端連接，源極與第五MOS管的漏極連接；所述第五MOS管的柵極通過(guò)與第六MOS管的柵極的耦合與控制第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的信號(hào)傳輸?shù)降诙?jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的控制信號(hào)連接，源極通過(guò)與第六MOS管的源極的耦合接地；所述第六MOS管的漏極與第四MOS管的源極連接；所述第四MOS管的柵極與所述b端連接，漏極與所述d端連接；所述c端與第一傳輸門第二輸入端和第二傳輸門的第三輸入端耦合在一起，所述d端與第一傳輸門的第三輸入端和第二傳輸門的第二輸入端耦合在一起；所述第一傳輸門的第一輸入端與第一從外面輸入的模擬電壓連接，所述第二傳輸門的第一輸入端與第二從外面輸入的模擬電壓連接；所述第一傳輸門和第二傳輸門的輸出端耦和在一起與顯示像素的輸入端連接。
本發(fā)明還可以通過(guò)以下技術(shù)方案實(shí)現(xiàn)的包括由第一反向器和第二反向器并聯(lián)組成的第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)，輸入、輸出的雙向線兩端分別為a′、b′，由第三反向器和第四反向器并聯(lián)組成的組成第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)，輸入、輸出的雙向線兩端分別為c′、d′；所述a′與第10MOS管的源極連接；所述第10MOS管的柵極與第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)連接，漏極與第一字選擇信號(hào)連接；所述c′與第12MOS管的源極連接；所述第12MOS管的柵極與第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)連接，漏極與第一字選擇信號(hào)連接；所述b′與第11MOS管的源極連接，所述第11MOS管的柵極與第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)連接，漏極與第二字選擇信號(hào)連接；所述d′與第13MOS管的源極連接，所述第13MOS管的柵極與第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)連接，漏極與第二字選擇信號(hào)連接；所述a′還與第四傳輸門的第一輸入端連接；所述第四傳輸門的第二輸入端與第二顯示控制信號(hào)連接，第三輸入端與第一顯示控制信號(hào)連接；所述c′還與第五傳輸門的第一輸入端連接；所述第五傳輸門的第二輸入端與第一顯示控制信號(hào)連接，第三輸入端與第二顯示控制信號(hào)連接；所述b′還與第六傳輸門的第一輸入端連接；所述第六傳輸門的第二輸入端與第二顯示控制信號(hào)連接，第三輸入端與第一顯示控制信號(hào)連接；所述d′還與第七傳輸門的第一輸入端連接；所述第七傳輸門的第二輸入端與第一顯示控制信號(hào)連接，第三輸入端與第二顯示控制信號(hào)連接；所述第四傳輸門輸出端和第五傳輸門輸出端耦合在一起與第八傳輸門的第二輸入端以及第九傳輸門的第三輸入端連接；所述第六傳輸門輸出端和第七傳輸門輸出端耦合在一起與第八傳輸門的第三輸入端以及第九傳輸門的第二輸入端連接；所述第八傳輸門的第一輸入端與第一從外面輸入的模擬電壓連接；所述第九傳輸門的第一輸入端與第二從外面輸入的模擬電壓連接；所述第八傳輸門和第九傳輸門的輸出端耦合在一起與顯示像素的輸入端連接。
與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是對(duì)芯片的速度和液晶的響應(yīng)時(shí)間都降低了要求，不用提高硬件成本，即可實(shí)現(xiàn)高分辨率的顯示精度(如XGA，SXGA)。


圖1是TN液晶對(duì)外加電壓的響應(yīng)關(guān)系；圖2是LCOS簡(jiǎn)單的結(jié)構(gòu)圖；圖3是產(chǎn)生LCOS灰度產(chǎn)生的電脈沖波形示意圖；圖4是本發(fā)明一個(gè)實(shí)施例；
圖5是本發(fā)明另一個(gè)實(shí)施例；其中拋光金屬反射層301二氧化硅的保護(hù)層302液晶303導(dǎo)電玻璃上的導(dǎo)電層304導(dǎo)電玻璃的玻璃基底305第一反向器11第二反向器12第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1第三反向器21第四反向器22第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2第一MOS管1001第二MOS管1002第三MOS管1003第四MOS管1004第五MOS管1005第六MOS管1006第一傳輸門10第二傳輸門20第七NMOS管101第一PMOS管102第八NMOS管201第二PMOS管202第九MOS管1009第10MOS管1010第11MOS管1011第12MOS管1012第13MOS管1013第四傳輸門40第五傳輸門50第六傳輸門60第七傳輸門70第八傳輸門80第九傳輸門90第20MOS管1020第41NMOS管401第42PMOS管402第51NMOS管501第52PMOS管502第61NMOS管601第62PMOS管602第71NMOS管701第72PMOS管702第81NMOS管801第82PMOS管802第91NMOS管901第92PMOS管902第一字選擇信號(hào)31第二字選擇信號(hào)32行選擇信號(hào)33第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)331第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)332控制第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的信號(hào)傳輸?shù)降诙?jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的控制信號(hào)34第一從外面輸入的模擬電壓35第二從外面輸入的模擬電壓36第一顯示控制信號(hào)37第二顯示控制信號(hào)38控制讀顯示像素值的信號(hào)39顯示像素399具體實(shí)施方式
下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述由圖1可見液晶的扭轉(zhuǎn)角與外加電壓的有一定的關(guān)系，液晶的扭轉(zhuǎn)有一臨界電壓，在低于臨界角時(shí)液晶基本上不扭轉(zhuǎn)；這一臨界角大約為1.2V左右，在屬于臨界角時(shí)，液晶扭轉(zhuǎn)角與電壓關(guān)系呈正比例增長(zhǎng)；在電壓高于一定電壓后，其扭轉(zhuǎn)角變化減緩；而液晶的扭轉(zhuǎn)角直接決定了光點(diǎn)的亮度。
由圖2可見LCOS采用多層金屬，單層硅的CMOS技術(shù)，以達(dá)到最小的幾何尺寸，其數(shù)據(jù)存儲(chǔ)單元采用靜態(tài)存儲(chǔ)結(jié)構(gòu)存儲(chǔ)技術(shù)。最頂層的金屬是一層拋光金屬反射層301，用作光的反射；拋光是采用先進(jìn)的機(jī)械化學(xué)拋光法(CMP)，來(lái)確保達(dá)到最好的平整度、反射率及均勻性。在金屬鏡面上另需加一層介質(zhì)護(hù)層以增強(qiáng)光學(xué)反射率以達(dá)到最佳的效果。液晶303則被涂敷在二氧化硅的保護(hù)層302及導(dǎo)電玻璃的玻璃基底305之間，二氧化硅的保護(hù)層302同時(shí)也兼作為光的抗反層，液晶303采用真空吸入的方法被填充到導(dǎo)電玻璃上的導(dǎo)電層304與二氧化硅的保護(hù)層302之間。在LCOS技術(shù)中，導(dǎo)電玻璃與硅片的平行度是一個(gè)關(guān)鍵技術(shù)，它直接關(guān)系到LCOS顯示的均勻性及對(duì)比度。
液晶運(yùn)作在正常的黑色背景與450C模式下。每一象素的存儲(chǔ)單元是字節(jié)標(biāo)準(zhǔn)靜態(tài)存儲(chǔ)結(jié)構(gòu)，數(shù)據(jù)經(jīng)由字節(jié)數(shù)據(jù)線在寫入操作時(shí)寫入到靜態(tài)存儲(chǔ)結(jié)構(gòu)陣列鎖存器中。數(shù)據(jù)先送入緩沖寄存器，然后再一行行輸入到靜態(tài)存儲(chǔ)結(jié)構(gòu)陣列中。
由圖3可見這是一個(gè)5字節(jié)灰度等級(jí)的例子，共1個(gè)周期，其中前半個(gè)周期導(dǎo)電玻璃的電極上加負(fù)電壓，后半個(gè)周期導(dǎo)電玻璃的電極上加正電壓，以平衡液晶上的極性電差。這5個(gè)字節(jié)的圖形，是10101，其所轉(zhuǎn)換出來(lái)的電壓大概是完全尺度的67％。在前半周期導(dǎo)電玻璃電壓是低電壓，而靜態(tài)存儲(chǔ)結(jié)構(gòu)上的脈沖是10101的正信號(hào)；在后半周期導(dǎo)電玻璃電壓被翻轉(zhuǎn)到高電壓，靜態(tài)存儲(chǔ)結(jié)構(gòu)上的脈沖是10101的反信號(hào)(即01010)。
由圖4可見本發(fā)明包括由第一反向器11和第二反向器12并聯(lián)組成的第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1，輸入、輸出的雙向線兩端分別為a、b，由第三反向器21和第四反向器22并聯(lián)組成的組成第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2，輸入、輸出的雙向線兩端分別為c、d；所述a端與第一MOS管1001的源極連接，所述第一MOS管1001的漏極與第一字選擇信號(hào)31連接，柵極與行選擇信號(hào)33連接；所述b端與第二MOS管1002的源極連接，所述第二MOS管1002的漏極與第二字選擇信號(hào)32連接，柵極與行選擇信號(hào)33連接；所述a端還與第三MOS管1003的柵極連接，所述第三MOS管1003的漏極與所述c端連接，源極與第五MOS管1005的漏極連接；所述第五MOS管1005的柵極通過(guò)與第六MOS管1006的柵極的耦合與控制第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的信號(hào)傳輸?shù)降诙?jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的控制信號(hào)34連接，源極通過(guò)與第六MOS管1006的源極的耦合接地；所述第六MOS管1006的漏極與第四MOS管1004的源極連接；所述第四MOS管1004的柵極與所述b端連接，漏極與所述d端連接；所述c端與第一傳輸門10的第二輸入端和第二傳輸門20的第三輸入端耦合在一起，所述d端與第一傳輸門10的第三輸入端和第二傳輸門20的第二輸入端耦合在一起；所述第一傳輸門10的第一輸入端與第一從外面輸入的模擬電壓35連接，所述第二傳輸門20的第一輸入端與第二從外面輸入的模擬電壓36連接；所述第一傳輸門10和第二傳輸門20的輸出端耦和在一起與顯示像素399的輸入端連接。
所述第一傳輸門10包括第七NMOS管101和第一PMOS管102；所述第二傳輸門20包括第八NMOS管201和第二PMOS管202；所述第七NMOS管101的源極和第一PMOS管102的源極耦和在一起為所述第一傳輸門10的第一輸入端；所述第八NMOS管201的源極和第二PMOS管202的源極耦和在一起為所述第二傳輸門20的第一輸入端；所述第七NMOS管101和第二PMOS管202的柵極分別為第一傳輸門10的第三輸入端和第二傳輸門20的第二輸入端；所述第八NMOS管201和第一PMOS管102的柵極分別為第二傳輸門20的第三輸入端和第一傳輸門10的第二輸入端；所述第七NMOS管101的漏極和第一PMOS管102的漏極耦和在一起與所述第八NMOS管201的漏極和第二PMOS管202的漏極連接，以作為輸出端。
所述顯示像素399的輸出端與第九MOS管1009的源極相連；所述第九MOS管1009的柵極與控制讀顯示像素值的信號(hào)39連接，漏極與第一字選擇信號(hào)31或者第二字選擇信號(hào)32連接。
其工作原理如下由第一反向器11和第二反向器12并聯(lián)組成的第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1，由第三反向器21和第四反向器22并聯(lián)組成的組成第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2。當(dāng)行選擇信號(hào)33＝1(“1”表示高電平)，控制第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的信號(hào)傳輸?shù)降诙?jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的控制信號(hào)34＝0時(shí)，第一字選擇信號(hào)31和第二字選擇信號(hào)32的數(shù)據(jù)將被存儲(chǔ)到第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1，而第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2里的數(shù)據(jù)保持不變。如果控制第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的信號(hào)傳輸?shù)降诙?jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的控制信號(hào)34＝1，則第三MOS管1003和第四MOS管1004開啟，為第五MOS管1005和第六MOS管1006形成直流通路，這時(shí)存儲(chǔ)于第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1的數(shù)據(jù)將被傳遞到第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2。
而第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2的數(shù)據(jù)則用來(lái)控制第七NMOS管101、第一PMOS管102以及第八NMOS管201、第二PMOS管202所組成的的兩個(gè)傳輸門之一的開啟，從而達(dá)到選擇第一從外面輸入的模擬電壓35或第二從外面輸入的模擬電壓36輸出驅(qū)動(dòng)液晶的功能。這樣，當(dāng)數(shù)據(jù)傳遞到第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1時(shí)，第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2中的數(shù)據(jù)保持不變，不會(huì)影響LCOS的顯示狀態(tài)。
譬如，假設(shè)原來(lái)兩個(gè)存儲(chǔ)結(jié)構(gòu)里存儲(chǔ)的分別是0和1，即a＝0，b＝1；而c＝1，d＝0，此時(shí)行選擇信號(hào)33和控制第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的信號(hào)傳輸?shù)降诙?jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的控制信號(hào)34都為0，第二傳輸門20開啟，第二從外面輸入的模擬電壓36的值被傳輸?shù)娇刂骑@示的顯示像素399上。
然后，第一字選擇信號(hào)31和第二字選擇信號(hào)32上傳來(lái)了‘1’的數(shù)據(jù)(即第一字選擇信號(hào)31＝1、第二字選擇信號(hào)32＝0)，行選擇信號(hào)33變高，第一MOS管1001和第二MOS管1002開啟，a和b隨之變化為a＝1、b＝0。等行選擇信號(hào)33變低，a和b上即保持為這個(gè)值了。而此時(shí)控制第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的信號(hào)傳輸?shù)降诙?jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的控制信號(hào)34仍保持為低，不變。因此c和d的值不變，使得傳輸門第一傳輸門10和第二傳輸門20的狀態(tài)保持不變，仍舊是第二從外面輸入的模擬電壓36的值輸出到顯示像素399上。
接著，等一個(gè)顯示周期結(jié)束后，控制第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的信號(hào)傳輸?shù)降诙?jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的控制信號(hào)34變高，即第五MOS管1005和第六MOS管1006打開，由于a＝1，b＝0，則第三MOS管1003打開，而第四MOS管1004仍關(guān)閉。由靜態(tài)存儲(chǔ)結(jié)構(gòu)的工作原理可知，當(dāng)有且僅有一端的輸入為0時(shí)，數(shù)據(jù)可寫入靜態(tài)存儲(chǔ)結(jié)構(gòu)中。于是c被拉為低，而d變高。c、d的變化使得第一傳輸門10和第二傳輸門20的控制狀態(tài)改變，第二傳輸門20關(guān)閉，第一傳輸門10開啟，因此第一從外面輸入的模擬電壓35的值被傳遞到顯示像素399上。
相反，如果第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1讀入的數(shù)據(jù)是0(即a＝0，b＝1)，則第三MOS管1003關(guān)閉，第四MOS管1004開啟。當(dāng)控制第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的信號(hào)傳輸?shù)降诙?jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的控制信號(hào)34變?yōu)楦邥r(shí)，由第六MOS管1006、第四MOS管1004構(gòu)成的通路打開，導(dǎo)致d＝0，c＝1。致使傳輸門第二傳輸門20開啟，第二從外面輸入的模擬電壓36的值被傳輸?shù)斤@示像素399上。
為了能檢測(cè)第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2中的數(shù)據(jù)是否正確，增加了控制讀顯示像素值的信號(hào)39控制的晶體管第九MOS管1009?？刂谱x顯示像素值的信號(hào)39＝1時(shí)，顯示像素399與第一字選擇信號(hào)31相通，借助讀寫第一字選擇信號(hào)31，第二字選擇信號(hào)32的靈敏放大器可得到第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2中的數(shù)據(jù)。
在本發(fā)明中，行選擇信號(hào)33控制了外面數(shù)據(jù)到第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1的過(guò)程，控制第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的信號(hào)傳輸?shù)降诙?jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的控制信號(hào)34控制了數(shù)據(jù)從第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1到第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2的過(guò)程。
由圖5可見本發(fā)明包括由第一反向器11和第二反向器12并聯(lián)組成的第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1，輸入、輸出的雙向線兩端分別為a′、b′，由第三反向器21和第四反向器22并聯(lián)組成的組成第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2，輸入、輸出的雙向線兩端分別為c′、d′；所述a′與第10MOS管1010的源極連接；所述第10MOS管1010的柵極與第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)331連接，漏極與第一字選擇信號(hào)31連接；所述c′與第12MOS管1012的源極連接；所述第12MOS管1012的柵極與第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)332連接，漏極與第一字選擇信號(hào)31連接；所述b′與第11MOS管1011的源極連接，所述第11MOS管1011的柵極與第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)331連接，漏極與第二字選擇信號(hào)32連接；所述d′與第13MOS管1013的源極連接，所述第13MOS管1013的柵極與第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)332連接，漏極與第二字選擇信號(hào)32連接；所述a′還與第四傳輸門40的第一輸入端連接；所述第四傳輸門40的第二輸入端與第二顯示控制信號(hào)38連接，第三輸入端與第一顯示控制信號(hào)37連接；所述c′還與第五傳輸門50的第一輸入端連接；所述第五傳輸門50的第二輸入端與第一顯示控制信號(hào)37連接，第三輸入端與第二顯示控制信號(hào)38連接；所述b′還與第六傳輸門60的第一輸入端連接；所述第六傳輸門60的第二輸入端與第二顯示控制信號(hào)38連接，第三輸入端與第一顯示控制信號(hào)37連接；所述d′還與第七傳輸門70的第一輸入端連接；所述第七傳輸門的第二輸入端與第一顯示控制信號(hào)37連接，第三輸入端與第二顯示控制信號(hào)38連接；所述第四傳輸門40輸出端和第五傳輸門50輸出端耦合在一起與第八傳輸門80的第二輸入端以及第九傳輸門90的第三輸入端連接；所述第六傳輸門60輸出端和第七傳輸門70輸出端耦合在一起與第八傳輸門80的第三輸入端以及第九傳輸門90的第二輸入端連接；所述第八傳輸門80的第一輸入端與第一從外面輸入的模擬電壓35連接；所述第九傳輸門90的第一輸入端與第二從外面輸入的模擬電壓36連接；所述第八傳輸門80和第九傳輸門90的輸出端耦合在一起與顯示像素399的輸入端連接。
所述顯示像素399的輸出端與第20MOS管1020的源極連接；所述第20MOS管1020的柵極與控制讀顯示像素值的信號(hào)39連接，漏極與第二字選擇信號(hào)32或者第一字選擇信號(hào)31連接。
所述第四傳輸門40由第41NMOS管401和第42PMOS管402組成；所述第41NMOS管401的柵極為所述第四傳輸門40的第三輸入端，所述第42PMOS管402的柵極為所述第四傳輸門40的第二輸入端，所述第41NMOS管401和第42PMOS管402的漏極耦合在一起為所述第四傳輸門40的第一輸入端，所述第41NMOS管401和第42PMOS管402的源極耦合在一起為所述第四傳輸門40的輸出端；所述第五傳輸門50由第51NMOS管501和第52PMOS管502組成；所述第51NMOS管501的柵極為所述第五傳輸門50的第三輸入端，所述第52PMOS管502的柵極為所述第五傳輸門50的第二輸入端，所述第51NMOS管501和第52PMOS管502的漏極耦合在一起為所述第五傳輸門50的第一輸入端，所述第51NMOS管501和第52PMOS管502的源極耦合在一起為所述第五傳輸門50的輸出端；所述第六傳輸門60由第61NMOS管601和第62PMOS管602組成；所述第61NMOS管601的柵極為所述第六傳輸門60的第三輸入端，所述第62PMOS管602的柵極為所述第六傳輸門60的第二輸入端，所述第61NMOS管601和第62PMOS管602的漏極耦合在一起為所述第六傳輸門60的第一輸入端，所述第61NMOS管601和第62PMOS管602的源極耦合在一起為所述第六傳輸門60的輸出端；所述第七傳輸門70由第71NMOS管701和第72PMOS管702組成；所述第71NMOS管701的柵極為所述第七傳輸門70的第三輸入端，所述第72PMOS管702的柵極為所述第七傳輸門70的第二輸入端，所述第71NMOS管701和第72PMOS管702的漏極耦合在一起為所述第七傳輸門70的第一輸入端，所述第71NMOS管701和第72PMOS管702的源極耦合在一起為所述第七傳輸門70的輸出端；所述第八傳輸門80由第81NMOS管801和第82PMOS管802組成；所述第81NMOS管801的柵極為所述第八傳輸門80的第三輸入端，所述第82PMOS管802的柵極為所述第八傳輸門80的第二輸入端，所述第81NMOS管801和第82PMOS管802的漏極耦合在一起為所述第八傳輸門80的第一輸入端，所述第81NMOS管801和第82PMOS管802的源極耦合在一起為所述第八傳輸門80的輸出端；所述第九傳輸門90由第91NMOS管901和第92PMOS管902組成；所述第91NMOS管901的柵極為所述第九傳輸門90的第三輸入端，所述第92PMOS管902的柵極為所述第九傳輸門90的第二輸入端，所述第91NMOS管901和第92PMOS管902的漏極耦合在一起為所述第九傳輸門90的第一輸入端，所述第91NMOS管901和第92PMOS管901的源極耦合在一起為所述第九傳輸門90的輸出端；該裝置也是有由第一反向器11和第二反向器12并聯(lián)組成的第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1，由第三反向器21和第四反向器22并聯(lián)組成的組成第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2，但它們是并列的關(guān)系?？扇芜x其中一套存儲(chǔ)結(jié)構(gòu)接受外面正在傳輸來(lái)的數(shù)據(jù)，而另一套存儲(chǔ)結(jié)構(gòu)則同時(shí)顯示上一次顯示周期傳輸來(lái)的數(shù)據(jù)。
該裝置可以通過(guò)對(duì)第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)331或第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)332的選通來(lái)控制數(shù)據(jù)輸入到其中的一套存儲(chǔ)結(jié)構(gòu)(用作下一個(gè)顯示周期的輸出驅(qū)動(dòng))，通過(guò)對(duì)第一顯示控制信號(hào)37或第二顯示控制信號(hào)38的選通來(lái)選擇有哪一套存儲(chǔ)結(jié)構(gòu)決定第一從外面輸入的模擬電壓35或第二從外面輸入的模擬電壓36輸出驅(qū)動(dòng)顯示。此時(shí)兩套存儲(chǔ)結(jié)構(gòu)的工作狀態(tài)必須配合。
假設(shè)在某個(gè)顯示周期，第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1讀取外部傳來(lái)的數(shù)據(jù)，此時(shí)第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2處于控制驅(qū)動(dòng)狀態(tài)。等到了下一個(gè)顯示周期，則兩套存儲(chǔ)結(jié)構(gòu)的工作狀態(tài)正好相反，第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1用于控制驅(qū)動(dòng)，第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2讀取數(shù)據(jù)。
例如，在某個(gè)時(shí)刻，第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)331和第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)332都為0，第一顯示控制信號(hào)37為高，第二顯示控制信號(hào)38為0，第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1和第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2的數(shù)據(jù)都為1，即a’＝1，b’＝0；c’＝1，d’＝0。由于第一顯示控制信號(hào)37為高＝1，第二顯示控制信號(hào)38＝0，第四傳輸門40和第六傳輸門60開啟，第五傳輸門50和第七傳輸門70關(guān)閉，導(dǎo)致第九傳輸門90開啟，第二從外面輸入的模擬電壓36的值輸?shù)斤@示像素399上。
當(dāng)外面的數(shù)據(jù)傳遞到這一裝置時(shí)，此時(shí)，第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)332變高，選通第12MOS管1012以及第13MOS管1013兩個(gè)MOS管，則外面的數(shù)據(jù)進(jìn)入第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2。如讀入的數(shù)據(jù)為0，即第一字選擇信號(hào)31＝0，第二字選擇信號(hào)32＝1，則c’變?yōu)?，d’變?yōu)?。當(dāng)?shù)诙?jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)332拉低后，這數(shù)據(jù)便保存在第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)2中。但第一顯示控制信號(hào)37和第二顯示控制信號(hào)38的值不變，依舊是第二從外面輸入的模擬電壓36驅(qū)動(dòng)顯示像素399。
等到下一個(gè)顯示周期，第一顯示控制信號(hào)37變?yōu)?，第二顯示控制信號(hào)38變?yōu)?。這時(shí)，第四傳輸門40和第六傳輸門60關(guān)閉，，第五傳輸門50和第七傳輸門70開啟，并決定由第一從外面輸入的模擬電壓35或第二從外面輸入的模擬電壓36輸出給顯示像素399。同時(shí)，當(dāng)外面數(shù)據(jù)再次傳遞到這一裝置時(shí)，將是第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)331有效，數(shù)據(jù)將存入第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)1中。如此循環(huán)往復(fù)。
同樣，這套裝置也具有將顯示像素399讀出的功能，以測(cè)試其內(nèi)部工作的正確性。
從兩個(gè)實(shí)施例可以看出本發(fā)明由兩套靜態(tài)存儲(chǔ)結(jié)構(gòu)組成的裝置。其主要作用是能夠讓該裝置在同一時(shí)間段內(nèi)同時(shí)完成數(shù)據(jù)的接收以及驅(qū)動(dòng)顯示功能，即有一套靜態(tài)存儲(chǔ)結(jié)構(gòu)用來(lái)存儲(chǔ)前一級(jí)電路即時(shí)傳輸過(guò)來(lái)的數(shù)據(jù)，另一套靜態(tài)存儲(chǔ)結(jié)構(gòu)則存儲(chǔ)著上一顯示周期傳輸過(guò)來(lái)的數(shù)據(jù)，并依據(jù)此數(shù)據(jù)對(duì)LCOS液晶點(diǎn)陣所對(duì)應(yīng)的像素進(jìn)行驅(qū)動(dòng)顯示。
這樣設(shè)計(jì)的優(yōu)點(diǎn)是用第一套靜態(tài)存儲(chǔ)結(jié)構(gòu)來(lái)存儲(chǔ)前級(jí)驅(qū)動(dòng)傳輸過(guò)來(lái)的數(shù)據(jù)，另一套靜態(tài)存儲(chǔ)結(jié)構(gòu)驅(qū)動(dòng)LCOS的顯示，兩套靜態(tài)存儲(chǔ)結(jié)構(gòu)各司其職，既能保證足夠的時(shí)間用于傳輸數(shù)據(jù)，又能保證足夠的顯示時(shí)間，對(duì)芯片的速度和液晶的響應(yīng)時(shí)間都降低了要求。這樣，電路不用提高工作頻率即可實(shí)現(xiàn)高分辨率的顯示精度(如XGA，SXGA)，節(jié)約了硬件成本。同時(shí)，大大提高了液晶的顯示亮度、對(duì)比度，改善液晶整體的工作性能。
同樣假設(shè)LCOS的顯示刷新頻率為60Hz，即每幅圖像的刷新時(shí)間約16.6ms。如果采用了上述的雙存儲(chǔ)結(jié)構(gòu)，則顯示與傳輸時(shí)間均可輕易地達(dá)到10ms以上，解決了LCOS中液晶的響應(yīng)速度的問(wèn)題。
權(quán)利要求
1.一種在LCOS中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)控制顯示的裝置，其特征在于包括由第一反向器(11)和第二反向器(12)并聯(lián)組成的第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)(1)，輸入、輸出的雙向線兩端分別為a、b，由第三反向器(21)和第四反向器(22)并聯(lián)組成的組成第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)(2)，輸入、輸出的雙向線兩端分別為c、d；所述a端與第一MOS管(1001)的漏極連接，所述第一MOS管(1001)的源極與第一字選擇信號(hào)(31)連接，柵極與行選擇信號(hào)(33)連接；所述b端與第二MOS管(1002)的源極連接，所述第二MOS管(1002)的漏極與第二字選擇信號(hào)(32)連接，柵極與行選擇信號(hào)(33)連接；所述a端還與第三MOS管(1003)的柵極連接，所述第三MOS管(1003)的漏極與所述c端連接，源極與第五MOS管(1005)的漏極連接；所述第五MOS管(1005)的柵極通過(guò)與第六MOS管(1006)的柵極的耦合與控制第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的信號(hào)傳輸?shù)降诙?jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的控制信號(hào)(34)連接，源極通過(guò)與第六MOS管(1006)的源極的耦合接地；所述第六MOS管(1006)的漏極與第四MOS管(1004)的源極連接；所述第四MOS管(1004)的柵極與所述b端連接，漏極與所述d端連接；所述c端與第一傳輸門(10)的第二輸入端和第二傳輸門(20)的第三輸入端耦合在一起，所述d端與第一傳輸門(10)的第三輸入端和第二傳輸門(20)的第二輸入端耦合在一起；所述第一傳輸門(10)的第一輸入端與第一從外面輸入的模擬電壓(35)連接，所述第二傳輸門(20)的第一輸入端與第二從外面輸入的模擬電壓(36)連接；所述第一傳輸門(10)和第二傳輸門(20)的輸出端耦和在一起與顯示像素(399)的輸入端連接。
2.根據(jù)權(quán)利要求1所述的一種在LCOS中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)控制顯示的裝置，其特征在于所述第一傳輸門(10)包括第七NMOS管(101)和第一P MOS管(102)；所述第二傳輸門(20)包括第八NMOS管(201)和第二P MOS管(202)；所述第七NMOS管(101)的源極和第一P MOS管(102)的源極耦和在一起為所述第一傳輸門(10)的第一輸入端；所述第八NMOS管(201)的源極和第P MOS管(202)的源極耦和在一起為所述第二傳輸門(20)的第一輸入端；所述第七NMOS管(101)和第P MOS管(202)的柵極分別為第一傳輸門(10)的第三輸入端和第二傳輸門(20)的第二輸入端；所述第八NMOS管(201)和第一P MOS管(102)的柵極分別為第二傳輸門(20)的第三輸入端和第一傳輸門(10)的第二輸入端；所述第七NMOS管(101)的漏極和第一P MOS管(102)的漏極耦和在一起與所述第八NMOS管(201)的漏極和第二P MOS管(202)的漏極連接，以作為輸出端。
3.根據(jù)權(quán)利要求1所述的一種在LCOS中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)控制顯示的裝置，其特征在于所述顯示像素399的輸出端與第九MOS管(1009)的源極相連；所述第九MOS管(1009)的柵極與控制讀顯示像素值的信號(hào)(39)連接，漏極與第一字選擇信號(hào)(31)或者第二字選擇信號(hào)(32)連接。
4.根據(jù)權(quán)利要求1所述的一種在LCOS中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)控制顯示的裝置，其特征在于包括由第一反向器(11)和第二反向器(12)并聯(lián)組成的第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)(1)，輸入、輸出的雙向線兩端分別為a′、b′，由第三反向器(21)和第四反向器(22)并聯(lián)組成的組成第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)(2)，輸入、輸出的雙向線兩端分別為c′、d′；所述a′與第10MOS管(1010)的源極連接；所述第10MOS管(1010)的柵極與第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)(331)連接，漏極與第一字選擇信號(hào)(31)連接；所述c′與第12MOS管(1012)的源極連接；所述第12MOS管(1012)的柵極與第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)(332)連接，漏極與第一字選擇信號(hào)(31)連接；所述b′與第11MOS管(1011)的源極連接，所述第11MOS管101 1的柵極與第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)(331)連接，漏極與第二字選擇信號(hào)(32)連接；所述d′與第13MOS管(1013)的源極連接，所述第13MOS管(1013)的柵極與第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)的行選擇信號(hào)(332)連接，漏極與第二字選擇信號(hào)(32)連接；所述a′還與第四傳輸門(40)的第一輸入端連接；所述第四傳輸門(40)的第二輸入端與第二顯示控制信號(hào)(38)連接，第三輸入端與第一顯示控制信號(hào)(37)連接；所述c′還與第五傳輸門(50)的第一輸入端連接；所述第五傳輸門(50)的第二輸入端與第一顯示控制信號(hào)(37)連接，第三輸入端與第二顯示控制信號(hào)(38)連接；所述b′還與第六傳輸門(60)的第一輸入端連接；所述第六傳輸門(60)的第二輸入端與第二顯示控制信號(hào)(38)連接，第三輸入端與第一顯示控制信號(hào)(37)連接；所述d′還與第七傳輸門(70)的第一輸入端連接；所述第七傳輸門的第二輸入端與第一顯示控制信號(hào)(37)連接，第三輸入端與第二顯示控制信號(hào)(38)連接；所述第四傳輸門(40)輸出端和第五傳輸門(50)輸出端耦合在一起與第八傳輸門(80)的第二輸入端以及第九傳輸門(90)的第三輸入端連接；所述第六傳輸門(60)輸出端和第七傳輸門(70)輸出端耦合在一起與第八傳輸門(80)的第三輸入端以及第九傳輸門(90)的第二輸入端連接；所述第八傳輸門(80)的第一輸入端與第一從外面輸入的模擬電壓(35)連接；所述第九傳輸門(90)的第一輸入端與第二從外面輸入的模擬電壓(36)連接；所述第八傳輸門(80)和第九傳輸門(90)的輸出端耦合在一起與顯示像素(399)的輸入端連接。
5.根據(jù)權(quán)利要求4所述的一種在LCOS中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)控制顯示的裝置，其特征在于所述顯示像素(399)的輸出端與第20MOS管(1020)的源極連接；所述第20MOS管(1020)的柵極與控制讀顯示像素值的信號(hào)(39)連接，漏極與第二字選擇信號(hào)(32)或者第一字選擇信號(hào)(31)連接。
6.根據(jù)權(quán)利要求4所述的一種在LCOS中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)控制顯示的裝置，其特征在于所述第四傳輸門(40)由第41NMOS管(401)和第42PMOS管(402)組成；所述第41NMOS管(401)的柵極為所述第四傳輸門(40)的第三輸入端，所述第42PMOS管(402)的柵極為所述第四傳輸門(40)的第二輸入端，所述第41NMOS管(401)和第42PMOS管(402)的漏極耦合在一起為所述第四傳輸門(40)的第一輸入端，所述第41NMOS管(401)和第42PMOS管(402)的源極耦合在一起為所述第四傳輸門(40)的輸出端。
7.根據(jù)權(quán)利要求4所述的一種在LCOS中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)控制顯示的裝置，其特征在于所述第五傳輸門(50)由第51NMOS管(501)和第52PMOS管(502)組成；所述第51NMOS管(501)的柵極為所述第五傳輸門(50)的第三輸入端，所述第52PMOS管(502)的柵極為所述第五傳輸門(50)的第二輸入端，所述第51NMOS管(501)和第52PMOS管(502)的漏極耦合在一起為所述第五傳輸門(50)的第一輸入端，所述第51NMOS管(501)和第52PMOS管(502)的源極耦合在一起為所述第五傳輸門(500的輸出端。
8.根據(jù)權(quán)利要求4所述的一種在LCOS中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)控制顯示的裝置，其特征在于所述第六傳輸門(60)由第61NMOS管(601)和第62PMOS管(602)組成；所述第61NMOS管(601)的柵極為所述第六傳輸門(60)的第三輸入端，所述第62PMOS管(602)的柵極為所述第六傳輸門(60)的第二輸入端，所述第61NMOS管(601)和第62PMOS管(602)的漏極耦合在一起為所述第六傳輸門(60)的第一輸入端，所述第61NMOS管(601)和第62PMOS管(602)的源極耦合在一起為所述第六傳輸門(60)的輸出端。
9.根據(jù)權(quán)利要求4所述的一種在LCOS中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)控制顯示的裝置，其特征在于所述第七傳輸門(70)由第71NMOS管(701)和第72PMOS管(702)組成；所述第71NMOS管(701)的柵極為所述第七傳輸門(70)的第三輸入端，所述第72PMOS管(702)的柵極為所述第七傳輸門(70)的第二輸入端，所述第71NMOS管(701)和第72PMOS管(702)的漏極耦合在一起為所述第七傳輸門(70)的第一輸入端，所述第71NMOS管(701)和第72PMOS管(702)的源極耦合在一起為所述第七傳輸門(70)的輸出端。
10根據(jù)權(quán)利要求4所述的一種在LCOS中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)控制顯示的裝置，其特征在于所述第八傳輸門(80)由第81NMOS管(801)和第82PMOS管(802)組成；所述第81NMOS管(801)的柵極為所述第八傳輸門(80)的第三輸入端，所述第82PMOS管(802)的柵極為所述第八傳輸門(80)的第二輸入端，所述第81NMOS管(801)和第82PMOS管(802)的漏極耦合在一起為所述第八傳輸門(80)的第一輸入端，所述第81NMOS管(801)和第82PMOS管(802)的源極耦合在一起為所述第八傳輸門(800的輸出端；所述第九傳輸門(90)由第91NMOS管(901)和第92PMOS管(902)組成；所述第91NMOS管(901)的柵極為所述第九傳輸門(90)的第三輸入端，所述第92PMOS管(902)的柵極為所述第九傳輸門(90)的第二輸入端，所述第91NMOS管(901)和第92PMOS管(902)的漏極耦合在一起為所述第九傳輸門(90)的第一輸入端，所述第91NMOS管(901)和第92PMOS管(901)的源極耦合在一起為所述第九傳輸門(90)的輸出端。
全文摘要
本發(fā)明涉及一種在LCOS中數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)控制顯示的裝置，包括由第一反向器和第二反向器并聯(lián)組成的第一級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)，由第三反向器和第四反向器并聯(lián)組成的組成第二級(jí)靜態(tài)存儲(chǔ)結(jié)構(gòu)，通過(guò)控制電路，在同一時(shí)間段內(nèi)同時(shí)完成數(shù)據(jù)的接收以及驅(qū)動(dòng)顯示功能；本發(fā)明的有益效果是對(duì)芯片的速度和液晶的響應(yīng)時(shí)間都降低了要求，不用提高硬件成本，即可實(shí)現(xiàn)高分辨率的顯示精度。
文檔編號(hào)H01L29/786GK1553264SQ0312896
公開日2004年12月8日 申請(qǐng)日期2003年5月30日 優(yōu)先權(quán)日2003年5月30日
發(fā)明者黃萍, 韓競(jìng)春, 印義言, 黃 萍 申請(qǐng)人:上海華園微電子技術(shù)有限公司