高速海量數(shù)據(jù)存儲系統(tǒng)的制作方法
【技術(shù)領域】
[0001]本發(fā)明屬于數(shù)字信號處理領域，尤其涉及一種高速海量數(shù)據(jù)存儲系統(tǒng)。
【背景技術(shù)】
[0002]數(shù)據(jù)采集與存儲設備在雷達、圖像處理、航空等領域應用廣泛，模數(shù)轉(zhuǎn)換器件(ADC)性能的快速提升使得數(shù)據(jù)采集技術(shù)發(fā)展迅猛，這對數(shù)據(jù)存儲設備的容量和帶寬等性能提出了更高的要求，此外，存儲設備的功耗、體積也是重點考慮的因素?；诖疟P的存儲設備由于體積較大、功耗高、環(huán)境適應性差，不適合在惡劣復雜環(huán)境下應用。而Flash作為一種新興半導體存儲器件具有非易失、功耗低、無噪音、體積小、重量輕、可靠性高等優(yōu)點，已逐漸取代磁盤，成為嵌入式復雜環(huán)境下數(shù)據(jù)存儲設備的首選存儲介質(zhì)。當前主流的基于Flash的一種高速海量存儲模塊，雖普遍采用多芯片并行的基本思想來提高數(shù)據(jù)存儲速度，但其性能還無法滿足一些更高速數(shù)據(jù)記錄場合的需求，并且許多存儲模塊的對外高速接口為專用非標準接口，在構(gòu)建存儲系統(tǒng)時，可擴展性和通用性受到一定限制。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的技術(shù)效果能夠克服上述缺陷，提供一種高速海量數(shù)據(jù)存儲系統(tǒng)，以滿足對存儲模塊存儲帶寬高，存儲容量大及可擴展性強的需求。
[0004]為實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:其包括NAND Flash陣列、FPGA、DSP、以太網(wǎng)PHY、DDR2SDRAM、CPCI JUZD高速連接器，F(xiàn)PGA分別與NAND Flash陣列、DSP電連接，DSP分別與以太網(wǎng)PHY、DDR2SDRAM、CPCI JUZD高速連接器通信，其中NAND Flash陣列采用空間并行與時間并行的方法來拓寬存儲帶寬，DSP為DDR2SDRAM提供了標準高速接口，且其通過EMIF總線與FPGA相連；DSP接收外部主控端指令，然后將指令傳達給FPGA，最終由FPGA根據(jù)具體指令控制NAND Flash陣列采取相應的操作。
[0005]高速海量存儲模塊采用多路總線多組NAND Flash陣列存儲結(jié)構(gòu)。NAND型Flash以頁為基本單元進行存儲，以塊為基本單元進行擦除，具有很快的寫(編程)和擦除速度，尤其適合數(shù)據(jù)的順序存取。其存儲模塊物理結(jié)構(gòu)主要由NAND Flash陣列、大規(guī)模FPGA、高性能DSP和各類板載連接器組成。
[0006]存儲模塊主要采用空間并行與時間并行的方法來拓寬存儲帶寬。
[0007]NAND Flash陣列由96片高密度的NAND Flash存儲芯片分組互聯(lián)而成，并且其硬件上兼容2GB/4GB/8GB容量存儲芯片，可實現(xiàn)總?cè)萘繛?92GB、384GB、768GB的數(shù)據(jù)存儲空間；96片存儲芯片在結(jié)構(gòu)上以8片為單位按位擴展構(gòu)成一組，共分為12個芯片組，每3組共享I套數(shù)據(jù)存儲總線，形成4路并行總線結(jié)構(gòu)。
[0008]DSP 采用 TMS320C6455 型號。
[0009]存儲模塊對外高速接口采用串行Rapid1協(xié)議標準，具有良好的系統(tǒng)級擴展性與通用性。
【附圖說明】
[0010]圖1為本發(fā)明的存儲模塊結(jié)構(gòu)框圖。
【具體實施方式】
[0011]以NAND Flash作為存儲介質(zhì)的存儲模塊物理結(jié)構(gòu)上采用標準CPCI6U板型，主要由NAND Flash陣列、大規(guī)模FPGA、高性能DSP和各類板載連接器組成，其結(jié)構(gòu)框圖如圖1所示。NAND Flash陣列和FPGA共同構(gòu)成了存儲模塊的核心單元。NAND Flash陣列由96片高密度的NAND Flash存儲芯片分組互聯(lián)而成，并且其硬件上兼容2GB/4GB/8GB容量存儲芯片，可實現(xiàn)總?cè)萘繛?92GB、384GB、768GB的數(shù)據(jù)存儲空間。96片存儲芯片在結(jié)構(gòu)上以8片為單位按位擴展構(gòu)成一組，共分為12個芯片組，每3組共享I套數(shù)據(jù)存儲總線，形成4路并行總線結(jié)構(gòu)。大規(guī)模FPGA主要充當Flash陣列控制器的作用，以便對各個存儲芯片組進行數(shù)據(jù)讀寫和擦除等控制操作。高性能DSP選用TI公司的定點處理器一TMS320C6455，其工作主頻高達IGHz，并且擁有豐富的外設接口。對于Flash存儲模塊，C6455主要功能包括:(I)實現(xiàn)存儲模塊的各種對外標準接口，包括串行Rapid1(SR1)接口、PCI接口和以太網(wǎng)接口 ；(2)實現(xiàn)高速數(shù)據(jù)的緩存、轉(zhuǎn)發(fā)以及存取管理功能。
[0012]單個NAND Flash芯片其數(shù)據(jù)存取速率很慢，遠遠不能滿足高速存儲的需求，但可以通過采用空間并行與時間并行的方法來拓寬存儲帶寬。
[0013](I)空間并行
[0014]即在空間上將多片F(xiàn)lash存儲芯片并聯(lián)，通過多片并行訪問提高存儲帶寬。存儲模塊中將8片位寬為8bit的Flash芯片并行擴展，構(gòu)成位寬為64bit的Flash芯片組，這樣可使存儲帶寬提高為原來的8倍。
[0015](2)時間并行
[0016]時間并行主要采用流水線技術(shù)實現(xiàn)。NAND Flash數(shù)據(jù)存儲過程一般包括2個階段:第I階段進行數(shù)據(jù)加載，即數(shù)據(jù)通過I/o端口寫入頁寄存器；第2階段進行頁編程，即將頁寄存器的數(shù)據(jù)存入存儲單元。典型的頁編程時間一般為200 μ S，在這期間內(nèi)NAND Flash無法響應外部任何控制命令，也無法接收數(shù)據(jù)。因此，可以充分利用存儲模塊中每個Flash芯片組頁編程時間的間隙對其他空閑的芯片組進行數(shù)據(jù)寫入操作，達到流水并行的存儲效果，從而大大提高訪問速度。
[0017]由存儲模塊的結(jié)構(gòu)可知，C6455是實現(xiàn)其高速存儲接口的核心器件，對外其為存儲模塊提供了標準高速接口即SR1接口，對內(nèi)它又通過其EMIF總線與Flash陣列控制器(FPGA)相連，即C6455擔當了存儲模塊外部數(shù)據(jù)源與內(nèi)部Flash陣列進行高速數(shù)據(jù)交換的樞紐。若考慮使C6455的SR1接口僅工作在常用的2.5Gb/s波特率下，4x的SR1鏈路理論傳輸帶寬為lGB/s，由于SR1協(xié)議開銷，實際傳輸帶寬也在600MB/S以上；而C6455的EMIF總線為64bit的并行總線，若設定總線工作頻率10MHz (最高可166MHz)，則EMIF總線傳輸帶寬可達到800MB/S。因此，綜合C6455的SR1和EMIF兩部分接口的傳輸帶寬來看，一般工作模式下存儲模塊數(shù)據(jù)接口帶寬至少在600MB/S以上，設計上完全可與Flash陣列的存儲帶寬相匹配。
[0018]Flash存儲模塊需要在外部指令的控制下完成數(shù)據(jù)的記錄、回讀和擦除等操作。基本的控制流程是:DSP接收外部主控端指令，然后將指令傳達給FPGA，最終由FPGA根據(jù)具體指令控制NAND Flash陣列采取相應的操作?？梢奃SP作為存儲模塊的接口芯片不僅與外部交換高速數(shù)據(jù)，而且負責接收外部主控端指令，即數(shù)據(jù)流與指令流都經(jīng)過DSP。對各項參數(shù)初始化操作后，DSP便進入空閑等待指令中斷狀態(tài)。DSP的指令中斷源可以根據(jù)實際應用需要有多種選擇，例如可以是上位機的PCI中斷，也可以是外部SR1節(jié)點的門鈴中斷。DSP進入中斷后，根據(jù)具體的標志判斷指令類型，然后進入到相應的操作過程中。DSP執(zhí)行擦除、記錄和回讀3種主要操作的工作流程。
【主權(quán)項】
1.一種高速海量數(shù)據(jù)存儲系統(tǒng)，其特征在于，包括NAND Flash陣列、FPGA、DSP、以太網(wǎng)PHY、DDR2SDRAM、CPCI JU ZD 高速連接器，F(xiàn)PGA 分別與 NAND Flash 陣列、DSP 電連接，DSP分別與以太網(wǎng)PHY、DDR2SDRAM、CPCI Jl、ZD高速連接器通信，其中NAND Flash陣列采用空間并行與時間并行的方法來拓寬存儲帶寬，DSP為DDR2SDRAM提供了標準高速接口，且其通過EMIF總線與FPGA相連；DSP接收外部主控端指令，然后將指令傳達給FPGA，最終由FPGA根據(jù)具體指令控制NAND Flash陣列采取相應的操作。2.根據(jù)權(quán)利要求1所述的高速海量數(shù)據(jù)存儲系統(tǒng)，其特征在于，NANDFlash陣列由96片高密度的NAND Flash存儲芯片分組互聯(lián)而成，并且其硬件上兼容2GB/4GB/8GB容量存儲芯片，可實現(xiàn)總?cè)萘繛?92GB、384GB、768GB的數(shù)據(jù)存儲空間；96片存儲芯片在結(jié)構(gòu)上以8片為單位按位擴展構(gòu)成一組，共分為12個芯片組，每3組共享I套數(shù)據(jù)存儲總線，形成4路并行總線結(jié)構(gòu)。3.根據(jù)權(quán)利要求1所述的高速海量數(shù)據(jù)存儲系統(tǒng)，其特征在于，DSP采用TMS320C6455型號。
【專利摘要】本發(fā)明屬于數(shù)字信號處理領域，本發(fā)明的高速海量數(shù)據(jù)存儲系統(tǒng)，包括NAND？Flash陣列、FPGA、DSP、以太網(wǎng)PHY、DDR2？SDRAM、CPCI？J1、ZD高速連接器，F(xiàn)PGA分別與NAND？Flash陣列、DSP電連接，DSP分別與以太網(wǎng)PHY、DDR2？SDRAM、CPCI？J1、ZD高速連接器通信，其中NAND？Flash陣列采用空間并行與時間并行的方法來拓寬存儲帶寬，DSP為DDR2？SDRAM提供了標準高速接口，且其通過EMIF總線與FPGA相連；DSP接收外部主控端指令，然后將指令傳達給FPGA。本發(fā)明具有良好的系統(tǒng)級擴展性與通用性。
【IPC分類】G06F13/42, G06F3/06
【公開號】CN105630400
【申請?zhí)枴緾N201410607336
【發(fā)明人】竇俊, 呂華平
【申請人】江蘇綠揚電子儀器集團有限公司
【公開日】2016年6月1日
【申請日】2014年11月1日