專利名稱：防止深渠溝的頂部尺寸擴(kuò)大的領(lǐng)型介電層制程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種深渠溝電容器制程，特別有關(guān)一種深渠溝的領(lǐng)型介電層制程，可以有效防止深渠溝的頂部尺寸擴(kuò)大。
背景技術(shù)：
一個動態(tài)隨機(jī)存取內(nèi)存胞(DRAM cell)是由一個晶體管以及一個電容器所構(gòu)成，目前的平面晶體管設(shè)計是搭配一種深渠溝電容器(deep trenchcapacitor)，將三維的電容器結(jié)構(gòu)制作于半導(dǎo)體硅基底內(nèi)的深渠溝中，可以縮小存儲單元的尺寸與電力消耗，進(jìn)而加快其操作速度。
如圖1A所示，其顯示習(xí)知DRAM胞的深渠溝排列的平面圖。應(yīng)用于折迭位線(folded bit line)結(jié)構(gòu)中，每一個主動區(qū)域中包含有兩條字符線WL1、WL2以及一條位線BL，其中符號DT代表一深渠溝，符號BC代表一位接觸插塞。
如圖1B所示，其顯示習(xí)知DRAM胞的深渠溝電容器的剖面示意圖。一半導(dǎo)體硅基底10內(nèi)制作有一深渠溝DT，而深渠溝DT的下方區(qū)域是制作成為一深渠溝電容器12，其乃由一埋入電極板(buried plate)、一節(jié)點(diǎn)介電層(node dielectric)以及一儲存節(jié)點(diǎn)(storage node)所構(gòu)成。深渠溝電容器12的制作方法如下所述。首先，利用反應(yīng)性離子蝕刻(RIE)方法，可于p型半導(dǎo)體硅基底10內(nèi)形成深渠溝DT。而后，借由一重度摻雜氧化物(例如砷玻璃(ASG))以及高溫短時間的退火制程，可使n+型離子擴(kuò)散至深渠溝DT下方區(qū)域，而形成一n+型擴(kuò)散區(qū)14，用來作為深渠溝電容器12的埋入電極板。然后，于深渠溝DT下方區(qū)域的內(nèi)側(cè)壁與底部形成一氮化硅層16，用來作為深渠溝電容器12的節(jié)點(diǎn)介電層。后續(xù)，于深渠溝DT內(nèi)沉積一n+型摻雜的第一多晶硅層18，并回蝕(recess)第一多晶硅層18至一預(yù)定深度，則可用來作為深渠溝電容器12的儲存節(jié)點(diǎn)。
完成上述的深渠溝電容器12之后，先于深渠溝DT上方區(qū)域的側(cè)壁上制作一領(lǐng)型介電(collar dielectric)層20，再于深渠溝DT上方區(qū)域內(nèi)制作一n+型摻雜的第二多晶硅層22，再繼續(xù)制作一第三多晶硅層24。后續(xù)則可進(jìn)行一淺溝隔離(STI)結(jié)構(gòu)26、字符線WL1、WL2、源/汲極擴(kuò)散區(qū)域28、位接觸插塞BC以及位線BL等制程。淺溝隔離結(jié)構(gòu)26是用來區(qū)分兩相鄰的DRAM胞。
此外，為了連接深渠溝電容器12以及表面的晶體管，深渠溝DT的頂部開口周圍的硅基底10內(nèi)形成有一埋入帶外擴(kuò)散(buried strapoutdiffusion)區(qū)域30，亦稱之為一節(jié)點(diǎn)接合接口(node junction)，其形成方式是借由第二多晶硅層22內(nèi)的n+型離子經(jīng)由第三多晶硅層24而向外擴(kuò)散至鄰近的硅基底10中。因此，第三多晶硅層24也稱為一埋入帶(buriedstrap)24。領(lǐng)型介電層20的目的是使隔絕埋入帶外擴(kuò)散區(qū)域30與埋入電極板14之間達(dá)到有效的隔絕，以防止此處的漏電流問題危害DRAM胞的保留時間(retention time)。
然而，領(lǐng)型介電層20的傳統(tǒng)制作會加大深渠溝DT的頂部開口尺寸，如此會影響字符線WL與深渠溝DT的重迭容忍度以及埋入帶外擴(kuò)散區(qū)域30的分布，特別是，會縮短源/汲極擴(kuò)散區(qū)域28與埋入帶外擴(kuò)散區(qū)域30之間的重迭邊緣區(qū)域L，進(jìn)而導(dǎo)致埋入帶外擴(kuò)散區(qū)域30處發(fā)生嚴(yán)重的漏電流，并影響次電壓(sub-Vt)的表現(xiàn)。
如圖2A至2E所示，其顯示習(xí)知領(lǐng)型介電層制程的剖面示意圖。如圖2A所示，一p型半導(dǎo)體硅基底10已經(jīng)完成深渠溝電容器12的制作，包含有一氮化硅墊層32、一深渠溝DT、一n+型擴(kuò)散區(qū)14、一氮化硅層16以及一n+型摻雜的第一多晶硅層18。然后，如圖2B所示，去除深渠溝DT上方區(qū)域的氮化硅層16并進(jìn)行第一多晶硅層18的回蝕刻步驟之后，利用氧化方法于硅基底10的暴露表面上長成一第一氧化硅層34，用以覆蓋深渠溝DT上方區(qū)域的側(cè)壁，可確保n+型擴(kuò)散區(qū)14與后續(xù)制作的埋入帶外擴(kuò)散區(qū)域30之間的絕緣效果。接著，如圖2C所示，利用CVD方式沉積一第二氧化硅層36，再以非等向性干蝕刻方式去除第一多晶硅層18頂部的第二氧化硅層36。
后續(xù)，如圖2D所示，于深渠溝DT內(nèi)沉積一n+型摻雜的第二多晶硅層22，并回蝕刻第二多晶硅層22至一預(yù)定深度。最后，如圖2E所示，利用濕蝕刻方式去除部分的第一氧化硅層34以及第二氧化硅層36，直至凸出第二多晶硅層22的頂部，則殘留的第一氧化硅層34以及第二氧化硅層36是用作為一領(lǐng)型介電層20。
不過，由于第一氧化硅層34的氧化成長過程會使一部分的硅基底10轉(zhuǎn)變成為SiO2，因此后續(xù)的濕蝕刻步驟會擴(kuò)張深渠溝DT頂部開口尺寸，進(jìn)而縮短源/汲極擴(kuò)散區(qū)域28與埋入帶外擴(kuò)散區(qū)域30之間的重迭邊緣區(qū)域L，則愈加惡化漏電流現(xiàn)象與次電壓(sub-Vt)的表現(xiàn)。雖然第一氧化硅層34的制作是造成深渠溝DT頂部開口擴(kuò)大的最主要因素，但是第一氧化硅層34的氧化成長步驟是相當(dāng)重要的，若是省略此步驟或是縮小第一氧化硅層34的厚度，則將導(dǎo)致n+型擴(kuò)散區(qū)14與埋入帶外擴(kuò)散區(qū)域30之間發(fā)生更嚴(yán)重的接合面漏電問題。有鑒于此，在必須進(jìn)行第一氧化硅層34的氧化成長步驟的前提之下，如何改善領(lǐng)型介電層制程以避免擴(kuò)大深渠溝DT的頂部開口尺寸，是當(dāng)前亟需探究的重點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種領(lǐng)型介電層制程，借由一道離子布植制程可以使氧化硅選擇性地成長在埋入帶外擴(kuò)散區(qū)域以外的深渠溝側(cè)壁上，可以有效防止深渠溝的頂部尺寸在后續(xù)蝕刻制程中快速擴(kuò)大。
為達(dá)成上述目的，本發(fā)明提供一種防止深渠溝的頂部尺寸擴(kuò)大的領(lǐng)型介電層制程，包括下列步驟提供一半導(dǎo)體硅基底，其包含有一深渠溝以及一深渠溝電容器。該深渠溝電容器包含有一節(jié)點(diǎn)介電層以及一儲存節(jié)點(diǎn)，該節(jié)點(diǎn)介電層是形成于該深渠溝的側(cè)壁與底部，該儲存節(jié)點(diǎn)是填入該深渠溝至一預(yù)定深度。進(jìn)行一離子布植制程，于該深渠溝頂部開口周圍的該半導(dǎo)體硅基底的表面區(qū)域形成一離子布植區(qū)。去除部分的該節(jié)點(diǎn)介電層，以使該節(jié)點(diǎn)介電層與該儲存節(jié)點(diǎn)的頂部切齊，并暴露該深渠溝電容器以外的該深渠溝側(cè)壁。進(jìn)行一氧化制程，于該離子布植區(qū)以外的該深渠溝的暴露側(cè)壁上長成一第一氧化層。
該離子布植制程是利用N2作為離子源，用來抑制該第一氧化層的成長。該離子布植區(qū)的深度是相對應(yīng)于一預(yù)定埋入帶擴(kuò)散區(qū)域的深度，是至少環(huán)繞該深渠溝頂部開口的一部分外圍，且鄰近于一預(yù)定埋入帶擴(kuò)散區(qū)域。


圖1A顯示習(xí)知DRAM胞的深渠溝排列的平面圖。
圖1B顯示習(xí)知DRAM胞的深渠溝電容器的剖面示意圖。
圖2A至2E顯示習(xí)知領(lǐng)型介電層制程的剖面示意圖。
圖3A至3F顯示本發(fā)明領(lǐng)型介電層制程的剖面示意圖。
圖4A顯示本發(fā)明領(lǐng)型介電層制程所應(yīng)用的DRAM胞的剖面示意圖。
圖4B與4C顯示第4A圖的離子布植區(qū)與深渠溝的平面圖。
符號說明WL1、WL2-字符線；BL-位線；DT-深渠溝；BC-位接觸插塞；10-半導(dǎo)體硅基底；12-深渠溝電容器；
14-n+型擴(kuò)散區(qū)；16-氮化硅；18-第一多晶硅層；20-領(lǐng)型介電層；22-第二多晶硅層；24-第三多晶硅層；26-淺溝隔離結(jié)構(gòu)；28-源/汲極擴(kuò)散區(qū)域；30-埋入帶外擴(kuò)散區(qū)域；L-重迭邊緣區(qū)域；32-氮化硅墊層；34-第一氧化硅層；36-第二氧化硅層；40-半導(dǎo)體硅基底；42-深渠溝電容器；44-n+型擴(kuò)散區(qū)；46-氮化硅層；48-第一多晶硅層；50-領(lǐng)型介電層；51-第一氧化硅層；52-墊層；53-第二氧化硅層；54-離子布植制程；56-離子布植區(qū)；I-深度；58-第二多晶硅層；60-第三多晶硅層；
62-埋入帶外擴(kuò)散區(qū)域；64-淺溝隔離結(jié)構(gòu)；66-源/汲極擴(kuò)散區(qū)域，WL1、WL2-字符線；BL-位線；DT-深渠溝；BC-位接觸插塞。
具體實(shí)施例方式
為了讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖示，作詳細(xì)說明如下本發(fā)明提供一種領(lǐng)型介電層制程，其主要應(yīng)用于深渠溝電容器上方區(qū)域，可使深渠溝頂部開口的埋入帶外擴(kuò)散區(qū)域以及深渠溝下方區(qū)域的埋入電極板之間達(dá)到有效的隔絕效果，以防止此處的漏電流問題危害次電壓(sub-Vt)的表現(xiàn)。本發(fā)明的領(lǐng)型介電層制程可應(yīng)用于一態(tài)隨機(jī)存取內(nèi)存胞(DRAM cell)的制作，其結(jié)構(gòu)可為一平面晶體管或一垂直晶體管的設(shè)計是搭配一深渠溝電容器。
如圖3A至3F所示，其顯示本發(fā)明領(lǐng)型介電層制程的剖面示意圖。
首先，如圖3A所示，提供一半導(dǎo)體硅基底40，其內(nèi)部已經(jīng)完成一深渠溝電容器42的制作，包含有一埋入電極板、一節(jié)點(diǎn)介電層以及一儲存節(jié)點(diǎn)。深渠溝電容器42的制作方法如下所述。以一p型半導(dǎo)體硅基底40為例，借由一墊層52的圖案以及反應(yīng)性離子蝕刻(RIE)方法，可于硅基底40內(nèi)形成一深渠溝DT。墊層52的材質(zhì)可為氮化硅。而后，借由一重度摻雜氧化物(例如砷玻璃(ASG))以及高溫短時間的退火制程，可使n+型離子擴(kuò)散至深渠溝DT下方區(qū)域，而形成一n+型擴(kuò)散區(qū)44，用來作為電容器的埋入電極板。然后，于深渠溝DT的內(nèi)側(cè)壁與底部形成一氮化硅層46，再于深渠溝DT內(nèi)沉積一n+型摻雜的第一多晶硅層48，并將第一多晶硅層48回蝕刻至一預(yù)定深度。如此一來，殘留的第一多晶硅層48是用來為電容器的儲存節(jié)點(diǎn)，而夾設(shè)于n+型擴(kuò)散區(qū)44以及第一多晶硅層48之間的氮化硅層46a則是用作為電容器的節(jié)點(diǎn)介電層。
然后，如圖3B所示，在尚未去除深渠溝DT上方區(qū)域的氮化硅層46b之前，利用氮化硅層46b作為一遮蔽層(screen layer)并進(jìn)行一離子布植制程54，以于深渠溝DT頂部開口周圍的硅基底40表面區(qū)域形成一離子布植區(qū)56，且此離子布植區(qū)56的深度I是相對應(yīng)于后續(xù)制作的埋入帶所形成的埋入帶外擴(kuò)散區(qū)域的深度。離子布植制程54的較佳者為，利用N2作為離子源并進(jìn)行傾角角度(tilt angle)植入的方式，而離子布植區(qū)56的深度I約為800-1500。
如圖3C所示，去除深渠溝DT上方區(qū)域的氮化硅層46b之后，利用氧化方法于硅基底40的暴露表面上長成一第一氧化硅層51，用以覆蓋深渠溝DT上方區(qū)域的側(cè)壁，可確保n+型擴(kuò)散區(qū)44與后續(xù)制作的埋入帶外擴(kuò)散區(qū)域之間的絕緣效果。特別是，由于前述步驟完成的離子布植區(qū)56可以抑制深渠溝DT頂部開口周圍的硅基底40轉(zhuǎn)變成為SiO2，因此第一氧化硅層51僅會成長在離子布植區(qū)56以外的硅基底40暴露表面上。
接著，如圖3D所示，利用CVD或其它沉積方式，于深渠溝DT內(nèi)沉積一第二氧化硅層53，再以非等向性干蝕刻方式去除第一多晶硅層48頂部的第二氧化硅層53。
后續(xù)，如圖3E所示，于深渠溝DT內(nèi)沉積一n+型摻雜的第二多晶硅層58，并回蝕刻第二多晶硅層58至一預(yù)定深度。
最后，如圖3F所示，利用濕蝕刻方式去除部分的第一氧化硅層51以及第二氧化硅層53，直至凸出第二多晶硅層58的頂部，并使第一氧化硅層51以及第二氧化硅層53的頂部切齊，則殘留在深渠溝DT上方區(qū)域側(cè)壁的第一氧化硅層51以及第二氧化硅層53是用作為一領(lǐng)型介電層50。
如圖4A所示，其顯示本發(fā)明領(lǐng)型介電層制程所應(yīng)用的DRAM胞的剖面示意圖。完成上述領(lǐng)型介電層50制程之后，后續(xù)則可進(jìn)行一第三多晶硅層60(亦稱為一埋入帶60)、一埋入帶外擴(kuò)散區(qū)域62、一淺溝隔離(STI)結(jié)構(gòu)64、一字符線WL1、WL2、一源/汲極擴(kuò)散區(qū)域66、一位接觸插塞BC以及一位線BL等制程。這些制程不屬于本發(fā)明技術(shù)特征，故于此省略說明。
由上述可知，本發(fā)明于去除氮化硅層62b之前在埋入帶外擴(kuò)散區(qū)域62形成離子布植區(qū)56，故可使第一氧化硅層51選擇性地成長于埋入帶外擴(kuò)散區(qū)域62以外的硅基底40表面上，則后續(xù)的濕蝕刻步驟不會擴(kuò)張深渠溝DT頂部開口尺寸。由實(shí)驗(yàn)驗(yàn)證的結(jié)果可知，相較于習(xí)知技術(shù)所造成的深渠溝DT頂部開口尺寸擴(kuò)大，本發(fā)明方法可以使習(xí)知深渠溝DT頂部開口半徑縮小約40-60，故能防止源/汲極擴(kuò)散區(qū)域66與埋入帶外擴(kuò)散區(qū)域62之間的重迭邊緣區(qū)域縮短，進(jìn)而有效防止漏電流現(xiàn)象并改善次電壓(sub-Vt)的表現(xiàn)。此外，本發(fā)明僅需額外增加一道離子布植制程以完成離子布植區(qū)56，不需耗費(fèi)額外的光阻定義制程，且其它制程步驟可照常實(shí)施，故具有簡單、不耗費(fèi)成本的優(yōu)點(diǎn)，可符合于大量生產(chǎn)的需求。
如圖4B與4C所示，其顯示圖4A的DRAM胞的字符線WL1、WL2、深渠溝DT與位線BL的排列平面圖。如圖4B所示，本發(fā)明的一較佳實(shí)施例中，利用N2作為離子源并進(jìn)行傾角角度植入的離子布植區(qū)56，是位于深渠溝DT頂部開口的一部分外圍，且鄰近于第二字符線WL1。如圖4C所示，本發(fā)明的另一較佳實(shí)施例中，利用N2作為離子源并進(jìn)行傾角角度植入的離子布植區(qū)56，是環(huán)繞于深渠溝DT頂部開口的整個外圍。
權(quán)利要求
1.一種防止深渠溝的頂部尺寸擴(kuò)大的領(lǐng)型介電層制程，其特征在于包括下列步驟提供一半導(dǎo)體硅基底，其包含有一深渠溝以及一深渠溝電容器，其中該深渠溝電容器包含有一節(jié)點(diǎn)介電層以及一儲存節(jié)點(diǎn)，該節(jié)點(diǎn)介電層是形成于該深渠溝的側(cè)壁與底部，該儲存節(jié)點(diǎn)是填入該深渠溝至一預(yù)定深度；進(jìn)行一離子布植制程，于該深渠溝頂部開口周圍的該半導(dǎo)體硅基底的表面區(qū)域形成一離子布植區(qū)；去除部分的該節(jié)點(diǎn)介電層，以使該節(jié)點(diǎn)介電層與該儲存節(jié)點(diǎn)的頂部切齊，并暴露該深渠溝電容器以外的該深渠溝側(cè)壁；進(jìn)行一氧化制程，于該離子布植區(qū)以外的該深渠溝的暴露側(cè)壁上長成一第一氧化層。
2.根據(jù)權(quán)利要求1所述的防止深渠溝的頂部尺寸擴(kuò)大的領(lǐng)型介電層制程，其中該離子布植制程是利用N2作為離子源，用來抑制該第一氧化層的成長。
3.根據(jù)權(quán)利要求1所述的防止深渠溝的頂部尺寸擴(kuò)大的領(lǐng)型介電層制程，其中該離子布植區(qū)的深度是相對應(yīng)于一預(yù)定埋入帶擴(kuò)散區(qū)域的深度。
全文摘要
一種防止深渠溝的頂部尺寸擴(kuò)大的領(lǐng)型介電層制程，是于先進(jìn)行一離子布植制程，于一深渠溝頂部開口周圍的半導(dǎo)體硅基底的表面區(qū)域形成一離子布植區(qū)，再去除深渠溝電容器以外的氮化硅層，而后再于該離子布植區(qū)以外的該深渠溝的暴露側(cè)壁上長成一第一氧化層。該離子布植制程是利用N
文檔編號H01L21/31GK1538516SQ03121970
公開日2004年10月20日 申請日期2003年4月18日 優(yōu)先權(quán)日2003年4月18日
發(fā)明者許平, 許 平 申請人:南亞科技股份有限公司