專利名稱：折疊式存儲器層的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種鐵電體或駐極體的容量式存儲器器件，其中鐵電或駐極體存儲器材料設(shè)置在分別包括第一和第二平行條狀電極的第一和第二電極層之間，這兩個平行條狀電極形成一可尋址矩陣的存儲器陣列的字線和位線，其中陣列的字線和位線彼此大致定向?yàn)橹苯牵渲写鎯ζ鲉卧薅ㄔ诒粖A在相應(yīng)的相交的字線和位線之間的存儲器材料容量內(nèi)，并且多個存儲器陣列設(shè)置在至少一個棧中，以便存儲器陣列的至少一個棧實(shí)現(xiàn)具有容量結(jié)構(gòu)的存儲器器件。
在廣泛意義上來說，本發(fā)明還涉及基于鐵電薄膜的數(shù)據(jù)存儲器和/或處理器件。
關(guān)于如本發(fā)明所教示的交織/折疊，不存在等同的直接相關(guān)的現(xiàn)有技術(shù)。然而，還是應(yīng)該給出簡要普通的背景技術(shù)，從而說明本發(fā)明的技術(shù)領(lǐng)或，并且將本發(fā)明置于技術(shù)背景中，以突出本發(fā)明的目的存儲器芯片優(yōu)于傳統(tǒng)的磁性、光學(xué)和其它機(jī)械的存儲器件，存儲器芯片能夠非?？焖俚剡M(jìn)行讀取和寫入操作。另外，它們是固體狀態(tài)，具有合理的低電耗，并且可以提供高速傳送速度。不足的是，在存儲信息方面它們的容量有限，以及每字節(jié)容量相應(yīng)的高生產(chǎn)成本。由于定標(biāo)問題和受限制的區(qū)域(典型的限制為1cm2/片)，因此這種狀況在預(yù)知的將來不可能產(chǎn)生很大的改變。
基于混合式硅/聚合物芯片，已經(jīng)開發(fā)了避免產(chǎn)生上述受限制的固態(tài)存儲器的構(gòu)思。該方法包括在硅基片上層疊聚合存儲器膜的薄層，以及通過基片電路訪問無源編址存儲器層。然而，這種情況的問題是在棧中存儲器層的數(shù)量典型的被限定為8-16層。增加這一數(shù)量在技術(shù)上是可能的，但是通常在實(shí)際上對于大多數(shù)市場應(yīng)用是不可行的。這一電路的負(fù)面因素包括驅(qū)動器電路的額外開銷和固定成本(特別是解碼器和讀出放大器)；由于增加的處理步驟數(shù)量降低了產(chǎn)量；當(dāng)存儲器層數(shù)大于記載范圍時(shí)存在與平整度相關(guān)的問題；以及大量處理步驟增加了基礎(chǔ)聚合物層受不利影響的風(fēng)險(xiǎn)，其結(jié)果是降低了性能。
就以下方面來說在混合式存儲器構(gòu)思上還存在不平衡，即制造硅部分是復(fù)雜的，需要先進(jìn)的(雖然是標(biāo)準(zhǔn)化的)加工處理，而構(gòu)造存儲器棧自身是非常簡單而低成本的處理過程，其可能在加工范圍外來完成，使用非平版的工具。然而，如果這些棧構(gòu)造在硅上，那么上面所列出的因素組合起來就會使該棧變得比期望的要昂貴得多，而且容量有限，例如，使用兩個或幾個芯片來實(shí)現(xiàn)相同的容量實(shí)際上更加昂貴。
另外，所使用的在硅上沉積存儲器膜的過程實(shí)際上受到簡單旋壓涂敷的限制。該沉積技術(shù)具有幾個優(yōu)點(diǎn)，但是也會產(chǎn)生不希望的副作用，比如產(chǎn)生大于理想狀態(tài)的內(nèi)部壓力，在控制膜的形態(tài)和一致性方面的問題，等等。用來改善形態(tài)的過程是膜的拉伸，其不適用于混合形式的情況，另一個過程是在高壓下對膜進(jìn)行退火，(當(dāng)使用旋轉(zhuǎn)涂敷(和象硅一樣的剛性基片)時(shí))這也不是非常適合的。
由于涉及基于硅器件的面積限制，唯一可行的布線圖案制作方法是標(biāo)準(zhǔn)光刻技術(shù)，即高分辨率線路間距。這實(shí)現(xiàn)了低成本、如噴墨打印的非平版布線圖案制作工具、以及微型圖案制作。
另外一個涉及混合式構(gòu)思的問題是封裝，尤其是焊接，其需要溫度比融化聚合物的溫度高得多(高于60攝氏度)。當(dāng)暴露于高于其融化溫度的溫度時(shí)，所述聚合物不一定被破壞，但是需要重加工(重新退火)，以便恢復(fù)膜特性。更麻煩的是電極/膜界面發(fā)生的問題，當(dāng)聚合物變成液態(tài)時(shí)該界面很容易被破壞。如果包括多層棧的話，就會出現(xiàn)以上的問題。
膜的特性還明顯的受電極施加的影響，例如，頂電極的沉積會對底電極界面產(chǎn)生負(fù)面影響，例如通過切斷不希望的離子傳送，其可以啟動聚合膜中的疲勞過程。還會誘發(fā)形態(tài)上的鏈缺陷。
因此針對上述不足，本發(fā)明的第一目的在于，為固態(tài)以薄膜為基礎(chǔ)的器件提供新的結(jié)構(gòu)，借此可以通過在密集容量結(jié)構(gòu)中層疊單獨(dú)的層，可擴(kuò)大可用于數(shù)據(jù)存儲和/或處理的有效區(qū)域。
本發(fā)明的第二目的是規(guī)定了這樣的層疊是如何以實(shí)際方式實(shí)現(xiàn)的，而同時(shí)通過有限數(shù)量的從棧外部可訪問的電連接為棧內(nèi)的位置提供獨(dú)立的可尋址性能。
本發(fā)明的第三目的是提供棧，其包括多重矩陣，其中每一個矩陣包括大量薄膜單元，所述單元可以借助無源矩陣尋址可單獨(dú)地連接。
本發(fā)明的第四目的是以模塊化單元形式提供單獨(dú)的棧，其適于集成到具有特殊功能的器件中，和/或集成到添加了兩個或更多分離層疊單元的更大的單元中。
本發(fā)明的第五目的是將層疊構(gòu)思應(yīng)用于數(shù)據(jù)存儲和/或處理器件的制造中，該數(shù)據(jù)存儲和/或處理器件包含需要相互不兼容的處理步驟的子單元。
上述目的和更多的特征和優(yōu)點(diǎn)可以用依據(jù)本發(fā)明所述的存儲器器件來實(shí)現(xiàn)，其中存儲器陣列的棧由兩個或多個彼此折疊和/或交織的帶狀結(jié)構(gòu)形成，每一個帶狀結(jié)構(gòu)包括不傳導(dǎo)材料制成的柔性基片，分別設(shè)置在該基片的每一表面上的第一和第二電極層，每一電極層包括沿帶狀結(jié)構(gòu)延伸的平行的條狀電極，以及覆蓋在其電極層中的一個電極層之上并且在帶狀結(jié)構(gòu)的邊緣之間連續(xù)延伸的存儲器材料層，由此該棧的每一存儲器陣列由一對相鄰帶狀結(jié)構(gòu)的重疊部分形成，該一對相鄰帶狀結(jié)構(gòu)折疊和/或交織成便于它們以大致正交的關(guān)系相交，并且由此在棧中的存儲器陣列的字線和存儲器層包含在第一對相鄰帶狀結(jié)構(gòu)中，而位線包含在第二對相鄰帶狀結(jié)構(gòu)中。
本發(fā)明更多的特征和優(yōu)點(diǎn)將由從屬權(quán)利要求來限定。
現(xiàn)在將參考優(yōu)選實(shí)施例和附圖，以更詳細(xì)地描述本發(fā)明，在附圖中

圖1a示出了在本發(fā)明中所使用的帶狀結(jié)構(gòu)的縱向橫截面圖，圖1b它的橫向截面圖，圖1c兩個彼此相交并接觸的帶狀結(jié)構(gòu)，其構(gòu)成了重疊區(qū)域的存儲器陣列，圖2a是根據(jù)本發(fā)明的帶狀結(jié)構(gòu)實(shí)施例的例子，圖2b是具有與圖2a相同帶狀結(jié)構(gòu)的本發(fā)明的實(shí)施例的例子，圖3a，3b是圖2b中第一和第二棧各自的相交部分，圖4a用圖表說明了在前面和背面具有連接區(qū)域的帶狀結(jié)構(gòu)，和圖4b說明了根據(jù)本發(fā)明另一個實(shí)施例，如何提供帶狀結(jié)構(gòu)來構(gòu)成層疊存儲器層。
根據(jù)本發(fā)明，如圖1a和1b所示，提供具有可彎曲材料(例如聚合物或金屬)的載體基片3的帶狀物，在帶狀物的一個表面上(在縱向方向上)涂敷有在平行電極2上的存儲器膜薄層，而帶狀物的反面具有相似的結(jié)構(gòu)或者僅僅是平行電極4的一層，由此整個實(shí)施例構(gòu)造成本發(fā)明中所使用的帶狀結(jié)構(gòu)R(此后僅將其稱為“帶狀物”)。
存儲器膜4具有尋址、電荷存儲(雙穩(wěn)態(tài))和/或切換性能，以允許存儲器矩陣進(jìn)行無源尋址，并且通過兩個或更多相互接觸并且定向成彼此成大約為90°的帶狀物的合適的配置，從而使得存儲器單元由位于相交電極2；4之間的存儲器膜1構(gòu)造成。
根據(jù)本發(fā)明的一個優(yōu)選實(shí)施例，兩個或更多帶狀物R層疊在一起，以便在每一個界面部分處，存儲器陣列M形成在相鄰的帶狀物之間，而且通過頂電極和底電極2；4以及其間的存儲器膜1來表示。這一內(nèi)容在圖1c中進(jìn)行了說明，其中示出了兩個帶狀物Rk，Rk+1之間的交叉，其可以構(gòu)造成更大棧的一部分。帶狀物R可以具有任意寬度，并且定向成彼此之間成90°，以便所獲得的棧具有方塊/立方(芯片狀)形狀。圖2a示出了是如何將帶狀物R2抵靠帶狀物R1層疊起來，將帶狀物R3抵靠帶狀物R2層疊起來，如此類推，直到將帶狀物R10抵靠帶狀物R9層疊起來。
在圖2a中，奇數(shù)帶狀物R1，...R9形成第一子集或組合X1，而偶數(shù)帶狀物R2，...R10形成與第一子集成直角的第二子集或組合X2。所得到的存儲器陣列形成一棧S。
帶狀物重疊部分例如在高真空/高壓下通過退火處理被層疊在一起。通過使用類似的結(jié)構(gòu)；即存儲器膜抵靠存儲器膜的結(jié)構(gòu)，可顯著地減少涉及層疊處理的兼容性的問題。
在可選的實(shí)施例中，帶狀物可根據(jù)多種模型進(jìn)行折疊，包括六角形，橢圓，圓形/環(huán)形或螺旋形，例如如圖2b所示。可以產(chǎn)生“交織”線，其還用于織物結(jié)構(gòu)中，等等。使用這種方法使得構(gòu)造大區(qū)域結(jié)構(gòu)成為可能。因此能夠?qū)⒋鎯ζ髯鳛樵趶澢砻婊蚱渌砻嫔系摹绊斖繉印钡燃傻狡渌b置中，例如集成到移動電話中。
配置在第一子組或組合X1上的帶狀物R1，...R9，和配置在第二子集或組合X2上的帶狀物R2，...R10，被應(yīng)用在依據(jù)本發(fā)明的存儲器器件中。這樣的存儲器設(shè)備的實(shí)施例如圖2b所示，其中形成如虛線邊框所表示的兩個不同的層疊結(jié)構(gòu)S1和S2。每一個帶狀物R1-R10被彎曲，以便相對于在棧S1中的帶狀物序列，成對的奇數(shù)和偶數(shù)編號的帶狀物在棧S2中排列。這意味著，例如棧S1中的最低的帶狀物R9向上彎曲與帶狀物R10成對，而例如棧S1中的與帶狀物R10成對的帶狀物R1向下彎曲與棧S2中的帶狀物R2成對。
如果圖2b中的實(shí)施例被認(rèn)為是根據(jù)本發(fā)明設(shè)備中的帶狀物配置的俯視圖，本領(lǐng)域技術(shù)人員將可以清楚地理解，位移和交錯的組合排列將提供一種有效的結(jié)構(gòu)，其顯著地有助于使得形成每一個棧的分離的存儲器陣列M之間的電容串音干擾或不期望的耦合減至最小。在沒有嚴(yán)重的不希望的干擾的情況下，即沒有嚴(yán)重降低信號(例如輸出信號)的噪聲系數(shù)的干擾，不僅可以訪問棧中的存儲器陣列的每一個單個的存儲器單元，即寫入或讀出，而且另外可以實(shí)現(xiàn)陣列中所有存儲器單元的平行尋址，并且如果需要，棧中所有的所需存儲器陣列也是可行的，而同時(shí)始終保持任何干擾最小化。
分別在圖3a，3b的橫截面中有利于示出更多根據(jù)本發(fā)明存儲器器件中的棧S1，S2的配置。在棧S1(圖3a)中第一帶狀物R9相對于第二帶狀物R2正交地設(shè)置，而帶狀物R9中的第二電極2此刻被認(rèn)為是存儲器陣列M1中的字線，同時(shí)位線由帶狀物R2中的電極4提供，等等。換句話說，存儲陣列M包括棧S中的相鄰的相應(yīng)帶狀物對Rk，Rk+1的一部分，并由棧S中的相鄰的相應(yīng)帶狀物對Rk，Rk+1的一部分形成。如圖3b中所示的棧S2與圖3a中的棧S相似，但是相鄰的帶狀物對R的方向這時(shí)是旋轉(zhuǎn)了90°角的，以便保持棧S1中連續(xù)帶狀物的垂直相交。參見圖2b可以了解，每一個奇數(shù)帶狀物R1，...R9的第一組合X1，和帶狀物R2，...R10的第二組合X2符合沿橫向(即，并排配置)設(shè)置的具有相應(yīng)的配置和定向的帶狀物的相鄰組合的形式，以便附加的層疊結(jié)構(gòu)S可以在組合X1，X2交叉處形成。如果需要，帶狀物的附加組合還可以設(shè)置成交錯排列配置。此外，參見圖2b的配置的構(gòu)思還可以了解，在存儲器陣列的相鄰棧之間交錯排列的方向可以顛倒，即例如棧S1中的帶狀物R9仍與棧S2中的帶狀物R10配成對，而此刻位于棧S2中帶狀物R1的投影位置，同時(shí)當(dāng)然帶狀物R1仍舊與棧S2中的帶狀物R2配成對，只是此刻如圖2b的帶狀物R9位于投影位置，等等。這當(dāng)然意味著，相似的考慮也適用于偶數(shù)組合X2的帶狀物R2，...R10的帶狀物交錯排列。那么，通過電極2；4長度所測量，帶狀物R到一個棧中的存儲器器陣列M和另一個棧中的存儲器器陣列M之間的距離就是相同的。
在帶狀物的末端，可以設(shè)置有連接并接觸的裝置，如圖4a和4b所示。這將使得例如電極2；4無源地連接到一在下方的且未示出的硅芯片的墊片上，在這種情況下，需要允許一特定程度的不對準(zhǔn)的充分冗余?？蛇x的是，或除此之外，基于薄膜晶體管(TFT)的某種(例如解碼器/發(fā)送器)電路設(shè)置在電極末端，以便降低接觸點(diǎn)的數(shù)量，便于更加穩(wěn)固的連接。這樣的加強(qiáng)結(jié)構(gòu)不僅可以允許更加密集的電極圖案，而且由此增加了存儲密度，而還允許由終端用戶折疊(和封裝)要連接到硅芯片(或墊片)上的存儲器棧，由此開發(fā)非常低成本的附加存儲器模塊。
這一構(gòu)想的另一改善是提供在帶狀物終端操作存儲器所需的所有驅(qū)動器電路，包括傳感電路。這將折疊式存儲器棧完全轉(zhuǎn)換成自身維持的單元。
還有其它的改善就是在帶狀物上均勻地設(shè)置所需電路，直接與每一個單獨(dú)存儲器陣列(在一側(cè))接觸，以便作為行和列驅(qū)動器/解碼器，而且僅僅將這些中的每一個與帶狀物上的通用總線/通信協(xié)調(diào)器相接，然后與外部硬件通過有線或無線連接進(jìn)行通信。
當(dāng)在支撐基片上使用硅或硅/TFT電路時(shí)，在附著到在下方的未示出器件基片表面的聯(lián)接墊片上之前，如圖4b所示，通過將一個表面終端彎曲到另一個之上，使得帶狀物表面與硅驅(qū)動器電路連接。如果所有驅(qū)動器電路都被構(gòu)造在帶狀物上，那么就不需要這樣的彎曲。
以這種方式構(gòu)建的得到的存儲器棧M代表了解決本說明書開始部分所討論問題的新方法和解決方案。基本的架構(gòu)觀點(diǎn)是，由于每一個存儲器陣列M被構(gòu)建在單獨(dú)基片上，所以問題大概都被簡化成那些涉及構(gòu)建單層存儲器的問題。這將涉及用單獨(dú)帶狀物表示的簡單模塊子單元，其在以可定標(biāo)方式被組裝成棧之前，可以被構(gòu)造在特殊結(jié)構(gòu)器件中。
該構(gòu)思允許使用非常大量的可層疊存儲器帶狀物，在硅或混合式硅/TFT電路情況下對“硅不動產(chǎn)(silicon real estate)”訪問的唯一的限制，在“帶狀物(所有TFT)上的所有電路”情況下不存在的限制。這直接轉(zhuǎn)化為非常大的存儲器容量，或者在所有TFT情況下轉(zhuǎn)化為任意大小的存儲器容量。
由于所述方法大部分接近于處理一單層存儲器，因此盡管不是全部，但是涉及多層處理的工藝和溫度的兼容性消失。
類似的，通過避免頂電極直接沉積在存儲器膜上，從而防止了這一過程可能的不利影響。其它膜形態(tài)學(xué)上的有利影響是在烘干前利用膜延伸的可能性，由此確保了更加有序的晶體結(jié)構(gòu)?？蛇x擇的旋壓涂敷的沉積技術(shù)也可以對膜形態(tài)起到有利影響，例如浸漬涂敷/刮板裝置葉片/新月形涂層。
由于可用區(qū)域較大，可以實(shí)行不嚴(yán)格的圖案化處理，以允許非光刻工具的使用，并實(shí)現(xiàn)了真正的逐卷處理。這再一次充分的降低了生產(chǎn)成本。
可以識別的大部件尺寸還改進(jìn)了關(guān)于單元信號的信號噪聲比例，僅僅因?yàn)閱卧叽缭龃罅嗽S多。這將允許在膜厚度等方面的更多改變，由此，降低了涉及在柔性基片上處理存儲器結(jié)構(gòu)的潛在的問題。
在器件被構(gòu)建在硅芯片上的情況下，由于在附著聚合物之前可以對硅部分進(jìn)行處理和焊接，使高溫封裝更易于實(shí)現(xiàn)了。
權(quán)利要求
1.一種鐵電體或駐極體容量式存儲器器件，其中鐵電體或駐極體存儲器材料(1)設(shè)置在分別包括第一和第二平行條狀電極的第一和第二電極層(2；4)之間，所述平行條狀電極形成一可尋址矩陣的存儲器陣列(M)的字線(2)和位線(4)，其中該陣列的字線(4)和位線(2)定向?yàn)楸舜舜笾鲁芍苯?，其中存儲器單元限定在被夾在相應(yīng)的相交的字線(2)和位線(4)之間的存儲器材料(1)的容量內(nèi)，并且多個存儲器陣列設(shè)置在至少一個棧(S)中，以便存儲器陣列的至少一個棧實(shí)現(xiàn)具有容量結(jié)構(gòu)的存儲器器件，其特征在于，存儲器陣列(M)的棧(S)由兩個或多個彼此折疊和/或交織的帶狀結(jié)構(gòu)(R)形成，每一個帶狀結(jié)構(gòu)(R)包括不傳導(dǎo)材料制成的柔性基片(3)，分別設(shè)置在該基片的每一表面上的第一和第二電極層(2；4)，每一電極層包括沿帶狀結(jié)構(gòu)(R)延伸的平行的條狀電極，以及覆蓋在其電極層中的一個電極層之上并且在帶狀結(jié)構(gòu)的邊緣之間連續(xù)延伸的存儲器材料層(1)，由此該棧(S)的每一存儲器陣列(M)由一對相鄰帶狀結(jié)構(gòu)(R)的重疊部分形成，該一對相鄰帶狀結(jié)構(gòu)折疊和/或交織成便于它們以大致正交的關(guān)系相交，并且由此在棧(S)中的存儲器陣列(M)的字線(2)和存儲器層(1)包含在第一對相鄰帶狀結(jié)構(gòu)(R)中，而位線(4)包含在第二對相鄰帶狀結(jié)構(gòu)中。
2.根據(jù)權(quán)利要求1所述的鐵電體或駐極體容量式存儲器器件，其特征是，該棧(S)的每隔一個的存儲器陣列(M)設(shè)置成彼此交錯排列的配置。
3.根據(jù)權(quán)利要求1所述的一種鐵電或駐極容量的存儲器設(shè)備，其中設(shè)置不只一個棧(S)，其特征是，帶狀結(jié)構(gòu)(R)以這樣方式折疊和/或交織，即，以便實(shí)現(xiàn)逐個棧的連續(xù)帶狀結(jié)構(gòu)的成對排列。
4.根據(jù)權(quán)利要求1所述的鐵電體或駐極體容量式存儲器器件，其特征是，帶狀結(jié)構(gòu)(R)布置在其兩個或多個子集中，其中從頂棧的角度看，在每個給定子集中帶狀結(jié)構(gòu)(R)定向成彼此平行的，并且不平行于在另一不同的棧中的帶狀結(jié)構(gòu)。
5.根據(jù)權(quán)利要求4所述的鐵電體或駐極體容量式存儲器器件，其特征是，來自至少兩個子集(X)中的每一個子集的至少一個帶狀結(jié)構(gòu)(R)在一側(cè)上設(shè)置有縱向電極(2；4)，而在另一側(cè)上設(shè)置有一全局存儲器膜。
6.根據(jù)權(quán)利要求4所述的鐵電體或駐極體容量式存儲器器件，其特征是，帶狀結(jié)構(gòu)(R)和它的子集(X)的數(shù)量如此選擇，即，使得與棧(S)的給定功能相匹配的帶狀結(jié)構(gòu)的長度最小化。
7.根據(jù)權(quán)利要求1所述的鐵電體或駐極體容量式存儲器器件，其特征是，每一個帶狀結(jié)構(gòu)(R)已經(jīng)在其截面中和/或在其一個或兩個表面上用絕緣的和/或?qū)щ姷暮?或半導(dǎo)體層以及結(jié)構(gòu)來預(yù)制并制備。
8.根據(jù)權(quán)利要求1所述的鐵電體或駐極體容量式存儲器器件，其特征是，在棧(S)中的兩個或多個帶狀結(jié)構(gòu)(R)在帶狀結(jié)構(gòu)的一個或兩個表 面上具有一組電極(2；4)，該電極延伸該帶狀物的長度。
9.根據(jù)權(quán)利要求8所述的鐵電體或駐極體容量式存儲器器件，其特征是，通過在或接近一個或兩個帶狀結(jié)構(gòu)(R)的末端將每一個電極連接到結(jié)合有有源和/或無源電路的一接觸范圍或區(qū)域上，可以以電方式訪問每一個電極(2；4)，所述接觸范圍反過來帶電或光學(xué)連接到帶狀結(jié)構(gòu)外部的電路上。
10.根據(jù)權(quán)利要求1所述的鐵電體或駐極體容量式存儲器器件，其特征在于，棧(S)包括至少兩個不同類型的帶狀結(jié)構(gòu)。
11.根據(jù)權(quán)利要求1所述的鐵電體或駐極體容量式存儲器器件，其特征在于，棧(S)中的至少一個帶狀結(jié)構(gòu)(R)在其一個或兩個表面上具有全局絕緣表面。
12.根據(jù)權(quán)利要求1所述的鐵電體或駐極體容量式存儲器器件，其特征在于，棧(S)中的至少一個帶狀結(jié)構(gòu)(R)具有不同于其它帶狀結(jié)構(gòu)(R)的長度。
全文摘要
在鐵電體或駐極體容量式存儲器器件中，具有夾在第一和第二平行條狀電極的第一和第二電極層(2；4)之間提供的一存儲器材料，該電極形成一矩陣可尋址存儲器陣列(M)的字線(2)和位線(4)。存儲器單元限定在相交字線(2)和位線(4)之間的存儲器材料(1)中，而且在一個層疊配置中提供大量存儲器陣列。存儲器陣列(M)的棧(S)由兩個或更多彼此折疊和/或交織的帶狀結(jié)構(gòu)(R)組成。每一個帶狀結(jié)構(gòu)(R)包括不傳導(dǎo)材料制成的可彎曲基片(3)，和在基片的每一表面上提供的第一和第二電極層(2；4)，并且每一電極層包括沿帶狀結(jié)構(gòu)(R)擴(kuò)展開的平行的條狀電極。存儲器材料層(1)覆蓋在一個電極層之上，借此通過重疊相鄰成對的帶狀結(jié)構(gòu)(R
文檔編號H01L21/8246GK1596448SQ02823843
公開日2005年3月16日 申請日期2002年11月29日 優(yōu)先權(quán)日2001年11月30日
發(fā)明者H·G·古德森, P·-E·諾達(dá)爾 申請人:薄膜電子有限公司