專利名稱：半導體元件的制作方法
技術領域：
本發(fā)明涉及MOS晶體管的增益系數β為可模擬電壓調制的半導體元件，涉及下述半導體元件，即通過將該半導體元件組入LSI并且在芯片上能夠調整每個元件的特性，能夠實現隨著LSI大規(guī)模化的內設功能電路間的動作定時、自動校正隨元件微細化而增大的元件特性偏差的機構，根據每個芯片的最適化而對LSI的高性能化作出貢獻。
背景技術：
以半導體集成電路為代表的LSI(Large Scale Integrated circuit，大規(guī)模集成電路)裝置，從發(fā)明以來近30年，主要地隨著元件的微細化而使其性能可靠地進步。然而，當前，在元件微細化上物理性的界限變得顯著，很難穩(wěn)定、均勻地制造集成電路元件。僅依賴于元件細微化來提高LSI裝置的性能，已經逐漸接近界限，對于以制造均質元件作為前提的以往的LSI設計方法，希望進行改進。
又，最近的LSI裝置隨著元件微細化的進展，逐漸向大規(guī)?；?、高集成化發(fā)展，而實現系統芯片化，則不可避免地在芯片內部集中了多種功能的電路。對于這樣的大規(guī)模LSI裝置的設計，為了使得所集中的多個功能電路可相互正確地進行工作，特別重要地在于，最適地調整功能電路間的動作定時。而且，隨著LSI上所集中的功能的多樣化、復雜化，用于補償LSI制造過程中不可避免的過程變動的動作余量確保，阻礙了今后大規(guī)模LSI裝置進一步向高性能化發(fā)展。即，為了推進LSI裝置的高性能化，不可缺少地要開拓以一定程度的元件特性偏差作為前提的新的LSI設計、制造手段。
如此，在LSI裝置的高性能化方面，對于不能忽略的如芯片內元件特性在空間上的偏差以及過程變動引起的元件特性中央值變動等的、對于每個制成的LSI芯片會不同的元件不均一性問題，通過使得LSI芯片自身具備所謂的自身適應功能或自身最適化功能，即對于每個LSI芯片自動調整校正該集成元件特性偏差而提高裝置性能，能夠有效地解決該問題。
然而，利用以往的技術很不容易實現上述內容。以往，作為將自身調整功能安裝在LSI芯片上的手段，通過使用多個MOS晶體管且利用電氣開關切換該并聯連接個數等的電路方法加以實現。然而，以電路實現的方法，在其調整精度與電路規(guī)模方面，效率非常低。
采用多個MOS晶體管能電氣地調制MOS晶體管的實際增益系數的電路構造示例，如圖12～圖15A、圖15B所示。在圖12中，表示并聯連接2個MOS晶體管11、12的電路結構示例。在構造上，向晶體管11的柵極電極上提供通常的信號電壓，并且利用開關13將信號電壓或截止電壓(MOS晶體管為截止狀態(tài)式的電壓)提供給晶體管12的柵極電壓。開關13通常由CMOS開關(p-MOS與n-MOS的并聯連接)、作成其柵極信號的一個逆變器、用于維持開關的狀態(tài)的閂鎖電路構成，總共必須要24個左右的晶體管。晶體管13在將晶體管12的柵極電極與信號電壓連接的狀態(tài)下，該電路作為并聯連接晶體管11、12的MOS晶體管發(fā)揮作用，開關13在將晶體管12的柵極電極與截止電壓連接的狀態(tài)下，該電路僅晶體管11動作。
在圖13中表示并聯連接5個晶體管的電路結構示例。根據4個開關13的狀態(tài)，能夠實現16種變化。通過將4個晶體管12的增益系數分別設定為2的冪，能夠使得16級的系數值為等間隔。
圖14A中表示將2個MOS晶體管串聯連接的電路結構示例。在該示例中，構造上利用開關13將晶體管12的柵極電極與信號電壓或導通電壓(MOS晶體管為導通時的電壓)連接。如圖14B所示，在開關13在將晶體管12的柵極電極與信號電壓連接的狀態(tài)下，該電路作為串聯連接晶體管11、12的MOS晶體管發(fā)揮作用。與此相對，如圖14C所示，晶體管13在將晶體管12的柵極電極與導通電極連接的狀態(tài)下，作為將晶體管12的導通電阻與晶體管12串聯連接的電路發(fā)揮作用。
在圖15A中，表示了向晶體管12的柵極電極提供控制電壓并且根據該控制電壓值調整與晶體管11串聯連接的電阻值的構造示例。即，如圖15B所示，晶體管12作為具有對應于控制電壓的電阻值的可變電阻發(fā)揮作用。
在圖12、13所示的通過并聯連接所構成的電路結構示例中，能夠進行特性調整的精度與電路規(guī)模成為折衷選擇關系，為了提高調整精度，有時會存在電路規(guī)模變大的問題。又，在圖14A-14C、15A、15B所示的通過串聯連接形成的電路構造示例中，除了電路規(guī)模增大的問題，由于在串聯電路中存在相對于輸入信號表示為非線性的電阻成分，故存在實際的特性調整范圍受到限制的問題。
利用上述電路構造進行晶體管的電氣特性調制方式，由于存在必須要花費要調整元件數的數倍到數十倍的元件數這樣的本質性的限制，因此，很難推進高集成化并且也很難實現以其LSI高性能化為目的的自身調整功能的安裝。因此，希望開發(fā)一種不會阻礙高集成化且能夠高精度調整電氣特性的新的半導體元件。

發(fā)明內容
本發(fā)明的目的在于，提供一種不會阻礙高集成化且能夠高精度調整電氣特性的新的半導體元件，即提供一種半導體元件，該半導體元件能夠實現將在芯片上自動調整元件參數并進行特性偏差校正的機構電路安裝在任意LSI上，并且能夠實現允許較大程度的元件特性偏差的自身最適化LSI以及自身適應型LSI等的全新能動型LSI。
根據本發(fā)明，半導體元件通過控制柵極或溝道所對應的電場方向(角度)，調整晶體管的增益系數。
根據本發(fā)明另一方面，半導體元件具備第1柵極，該第1柵極形成具有矩形或平行四邊形形狀的溝道區(qū)；以及第2柵極，該第2柵極用于在由第1柵極形成的溝道區(qū)與源極區(qū)之間、以及由第1柵極形成的溝道區(qū)與漏極區(qū)之間，分別形成實際具有三角形形狀或實際包含三角形的梯形形狀的溝道區(qū)(大致三角形的溝道區(qū)或者大致梯形的溝道區(qū))。
最好，包含由第1柵極所形成的溝道區(qū)與位于該溝道區(qū)兩側的由第2柵極形成的溝道區(qū)的所有溝道區(qū)，實際上形成矩形或平行四邊形的形狀。
又，最好，由第1柵極形成的溝道區(qū)的導電性、與由第2柵極形成的溝道區(qū)的導電性互不相同。
又，最好，由第2柵極形成的溝道區(qū)的導電性大于與由第1柵極形成的溝道區(qū)的導電性。
再者，最好，由第1柵極形成的溝道區(qū)的導電性、與由第2柵極形成的溝道區(qū)的導電性相同。
再者，最好第1柵極與第2柵極是利用相互不同的工序制造以及形成。
再者，最好第1柵極與第2柵極是利用相同的工序制造以及形成。
因此，利用以往的工藝技術，能夠容易地制造可模擬電壓調制MOS晶體管增益系數β的半導體元件，并能夠將其組入由CMOS電路構成的以往的任意的LSI之中。結果，該半導體元件能夠將在芯片上自動調整元件參數并進行特性偏差校正的機構電路安裝在任意LSI上，并且能夠實現允許較大程度的元件特性偏差的自身最適化LSI以及自身適應型LSI等的全新能動型LSI。即，對于成為阻礙大規(guī)模LSI高性能化的主要原因的、伴隨元件微細化的特性偏差以及伴隨工藝變動的元件特性變動等的特性不均一性，能夠大幅度地緩和它所引起的限制。


圖1是表示本發(fā)明實施形態(tài)1的半導體元件的構造圖。
圖2表示規(guī)定本發(fā)明實施形態(tài)1的半導體元件其特性的形狀圖案。
圖3是表示本發(fā)明實施形態(tài)1的半導體元件的MOS溝道的電場的圖。
圖4是說明本發(fā)明實施形態(tài)1的半導體元件的特性調制機構的圖。
圖5是本發(fā)明實施形態(tài)1的半導體元件的特性調制性能的圖。
圖6A以及圖6B是表示本發(fā)明實施形態(tài)1的半導體元件構成的CMOS電路構造示例的圖。
圖7A以及圖7B是表示本實施形態(tài)1的半導體元件構成的CMOS電路構造示例的圖。
圖8是表示本發(fā)明實施形態(tài)2的半導體元件的構造圖。
圖9是表示本發(fā)明實施形態(tài)3的半導體元件的構造圖。
圖10表示本發(fā)明實施形態(tài)4的半導體元件的構造圖。
圖11表示本發(fā)明實施形態(tài)5的半導體元件的構造圖。
圖12是用于說明可控制實際增益系數的半導體元件的第1以往示例的圖。
圖13是用于說明可控制實際增益系數的半導體元件的第2以往示例的圖。
圖14A～圖14C用于說明可控制實際增益系數的半導體元件的第3以往示例的圖。
圖15A～圖15B用于說明可控制實際增益系數的半導體元件的第4以往示例的圖。
具體實施形態(tài)以下，參照附圖對于本發(fā)明實施形態(tài)的半導體元件作詳細說明。又，對于圖中的同一部分或相當的部分，采用相同的符號并不重復說明。
(實施形態(tài)1)(元件結構)首先，為了使得明確本發(fā)明實施形態(tài)1的半導體元件的基本構造的特性，圖1表示相關于元件的基本結構要素的布置結構示例。本實施形態(tài)1的半導體元件其構造上的特征在于，附加設置與通常的MOS柵極形成一定角度的控制柵極。
在圖1中，101是通常的MOS柵極，102表示控制柵極，103表示源極區(qū)，104表示漏極區(qū)，105表示控制溝道區(qū)，106表示為了引出電極而與金屬布線電氣連接的接觸區(qū)。
本實施形態(tài)1的半導體元件的特征在于，在通常的MOS柵極101與源極103或漏極104之間，控制柵極102下的控制溝道區(qū)105實際上形成為三角形，包含所述控制柵極102下的控制溝道區(qū)105與MOS柵極101下的溝道區(qū)的上述所有溝道區(qū)，實際上形成為平行四邊形。
控制柵極102如圖1內所示采用與MOS柵極101不同的柵極層，可重疊在MOS柵極101之上。又，也能夠以與通常的MOS柵極101下的溝道相同的特性形成控制柵極102下的控制溝道部分105，使得雜質濃度在MOS柵極101之下，能夠獨立地調整溝道的導電性。
制造本實施形態(tài)1的半導體元件時，除了形成新追加的控制柵極102與形成在其下方的控制溝道105的工序之外，與以往的形成MOS晶體管的工序步驟完全相同，為了組入該元件，并不需要大幅度改變以往的制造工序。
如此，本實施形態(tài)1的半導體元件的特征在于，它為在以往的MOS晶體管上附加控制柵極后的形狀，電氣上是在以往的NOS晶體管上附加一個控制柵極用電極，且總共具有4個電極(包含背面柵極，則總共為5個)。又，在該半導體元件中，如圖2所示，將MOS柵極101的“柵極長度L”、“柵極寬度W”以及控制柵極102與MOS柵極101“所成的角度θ”這3個值作為規(guī)定元件特性的元件形狀參數。
(特性調制機構)本實施形態(tài)1的半導體元件根據供給控制柵極102的電壓值來控制控制柵極102下的控制溝道105的阻值(導電性)，由此，調制MOS柵極101下的溝道中溝道方向的電場方向，通過改變實際的柵極長度以及柵極寬度，能夠對晶體管的增益系數β進行電壓控制。
其次，對于本實施形態(tài)1的半導體元件中，能夠電氣調制增益系數β的機構進行說明。在圖3中以箭頭表示了控制柵極102下的控制溝道105的阻值(導電性)與MOS柵極101的導通阻值(由MOS柵極101所形成的晶體管部分的阻值)相同大小時、非常低時的電場方向。當控制溝道105與MOS柵極101下的溝道的導通阻值相比非常低時，如圖3的箭頭1所示，電場的方向與MOS柵極101幾乎垂直(與MOS柵極101下的溝道的方向平行)，實際上增益系數β與W/L成正比。與此相對，當控制溝道105與MOS柵極101的導通阻值相同大小時，如圖3的箭頭2所示，電場方向與控制柵極102同源極103以及漏極104的邊界線垂直，實際上L變長、W變短、β變小。如圖4所示，當控制溝道阻值與MOS柵極的導通阻值相同大小時，能夠近似地以下述(1)、(2)表示有效的柵極長度L’與柵極寬度W’，β’與下式(3)成正比。
W’＝cosθ×(W-L×tanθ) (1)L’＝cosθ×(L+W×tanθ) (2)β’∝(W/L-tanθ)/(1+W/L×tanθ) (3)這里，使得控制溝道105的最大阻值為MOS柵極101的導通阻值，而比其更大時，增益系數β則進一步減小。但是，對于MOS柵極101與控制柵極102的溝道導電性相同的器件，當使得控制溝道105比MOS柵極101的導通阻抗大時，漏極區(qū)104側一部分上的控制溝道區(qū)105成為飽和狀態(tài)，則不能夠以上式所示那樣近似表示，不能夠以單存的關系式來表示。然而，可見無論何種情況下，當控制溝道105的阻值增大時，增益系數β實際上都變小。
從上述式子可知，本實施形態(tài)的半導體元件通過調整供給控制柵極102的電壓并且改變控制溝道105的阻值，由此，能夠將增益系數β從W/L連續(xù)地調整到(W/L-tanθ)/(1+W/L×tanθ)附近(使得控制溝道阻值最大且與MOS的導通電壓相等時)。而且，如下所述，通過調整3個元件的形狀參數值，能夠任意地設定上述可調整范圍。
(調制特性預測)在本實施形態(tài)的半導體元件中，如上所述，由MOS柵極的柵極長度L及柵極寬度W、MOS柵極與控制柵極所形成的角度θ來確定β的可調整范圍。因此，圖5中，以角度θ為參數表示了按照元件形狀參數即MOS柵極的W/L如何設定本實施形態(tài)的半導體元件的β調整范圍所對應的β比(最大值/最小值)的情況。但這里，為了采用上述的近似式，也使得控制溝道的最大阻抗值為MOS的導通阻抗值。
如圖5的曲線可知，本實施形態(tài)的半導體元件的β可調整范圍的特征在于，它是與W/L成正比增大的成分、當W/L減小時急劇增大額定成分的組合，并且上述兩成分都與θ成正比地增大。與W/L成正比的成分的產生是由于，伴隨電場方向調制的實際上柵極溝道長度L的調制，另一方，當W/L減小時急劇增大的成分的產生是由于，伴隨電場方向調制的實際上柵極溝道寬度W的調制。又，由于角度θ與電場方向的最大調制的大小成正比，故分別與上述2個成分成正比。從這些特征可見，根據用途以及所允許的裝置大小等，能夠較高自由度地設定β調整范圍。
(效果)如上所述，本實施形態(tài)1的半導體元件利用提供給控制柵極102的電壓能夠連續(xù)地調制其增益系數β，利用電壓能夠調整的β的控制范圍是由3個元件形狀參數即MOS柵極101的柵極長度L以及柵極寬度W、MOS柵極101與控制柵極102所成的角度θ確定，根據實際的裝置大小(僅增加控制柵極部分的面積)，能夠將最小的β與最大的β之比較自由地設定為從數倍到超過數百倍的值。又，本實施形態(tài)1的半導體元件中，調制β所消耗的電能由于僅是利用控制柵極漏電流，故非常小，實用上沒有任何問題。再者，本實施形態(tài)1的半導體元件如圖6A以及圖6B所示，能夠以同樣的結構構成n-MOS晶體管3、p-MOS晶體管4。因此，如圖7A以及圖7B所示的逆變器電路5那樣，能夠電氣調整CMOS電路的各種柵極的驅動性能，期待將其用作為將來的自適應型LSI的基本元件。
(實施形態(tài)2)圖8表示本發(fā)明實施形態(tài)2的半導體元件的構造。在實施形態(tài)2中，與實施形態(tài)1相比，形成在控制柵極102下的控制溝道105的形狀稍有不同。在該示例中，各控制溝道105的形狀實際上為梯形。而且，即使其形狀為梯形，只要包含所述各控制溝道105與MOS柵極101下的溝道區(qū)的這些全部溝道區(qū)，實際上形成為平行四邊形，則能夠實現同樣的元件特性。然而，必須對近似式(1)～(3)稍作修正，如下式(4)、(5)那樣，β’與下式成正比。
W’＝cosθ×[W-(L+a+b)×tanθ] (4)L’＝cosθ×(L+a+b+W×tanθ) (5)β’∝(W/L-(1+a/L+b/L)tanθ)/(1+a/L+b/L+W/L×tanθ)(6)而且，上述式內的a以及b是沿圖8所示各控制溝道內矩形部分的溝道方向的長度。在該實施形態(tài)中，表示并不一定要將控制溝道區(qū)的形狀限定為三角形。
(實施形態(tài)3)圖9是表示本發(fā)明實施形態(tài)3的半導體元件的構造。在該實施形態(tài)3中，與實施形態(tài)1相比，表示了由與MOS柵極101相同的柵極層形成控制柵極102的情況。當由相同的柵極層形成控制柵極102與MOS柵極101時，為了進行電氣分離，不能夠重疊，如圖9所示必須要在控制柵極102與MOS柵極101之間留有一定程度(能夠進行分離加工的程度)的間隙。
這種情況下，由于通過與源極·漏極相同的工序形成該控制柵極102與MOS柵極101間的間隙，故其阻值極小，即使對于上述元件的構造，電氣上表示出與實施形態(tài)1相同的特性。若設控制柵極102與MOS柵極101間的間隙為a、b，則增益系數β的調制近似式與上述式(4)～(6)相當。在本實施形態(tài)3的構造中，表示為形成控制柵極102不需要追加形成其他柵極層的工序。
(實施形態(tài)4)圖10表示本發(fā)明實施形態(tài)4的半導體元件的構造。在該實施形態(tài)4中，與實施形態(tài)1相比，表示了控制柵極102與MOS柵極102的其他布置示例。與圖1所示實施形態(tài)1不同之處僅在于，與晶體管的活性區(qū)域相垂直的柵極是MOS柵極101還是控制柵極102，實際效果是相同的。根據本實施形態(tài)4，本發(fā)明的半導體元件的特性在于，僅控制柵極102與MOS柵極101所成的相對角度具有意義，而對于各源極、漏極等構成的角度并作沒有限定。
(實施形態(tài)5)圖11是表示本發(fā)明實施形態(tài)5的半導體元件的構造。在該實施形態(tài)5中，表示了使得控制柵極102與MOS柵極101所成角度θ保持較大的情況下想要充分增大MOS柵極寬度W時的構造。即，構造上連續(xù)并列地排列實施形態(tài)4的半導體元件，MOS柵極101成為傾斜的折回狀。本實施形態(tài)5中，對于本發(fā)明的半導體元件，在增大增益系數β時，能夠有效地抑制元件的尺寸。
工業(yè)應用性本發(fā)明的半導體能夠用作為大規(guī)模、高集成LSI的電路元件。
權利要求
1.一種半導體元件，其特征在于，通過對柵極(101)或溝道所對應的電場方向進行控制，調整晶體管的增益系數。
2.一種半導體元件，其特征在于，具備第1柵極(101)，該第1柵極(101)形成具有矩形或平行四邊形的四角形形狀的溝道區(qū)；以及第2柵極(102、101)，該第2柵極(102、101)用于在由所述第1柵極形成的溝道區(qū)與源極區(qū)(103)之間、以及由所述第1柵極形成的所述溝道區(qū)與漏極區(qū)(104)之間，分別形成實際具有三角形形狀或實際包含三角形的梯形形狀的溝道區(qū)(105)。
3.如權利要求2所述的半導體元件，其特征在于，包含由所述第1柵極(101)所形成的溝道區(qū)與位于該溝道區(qū)兩側的由所述第2柵極(102)形成的溝道區(qū)(105)的全部的溝道區(qū)，實際上具有矩形或平行四邊形的形狀。
4.如權利要求2所述的半導體元件，其特征在于，由所述第1柵極(101)形成的溝道區(qū)的導電性、與由所述第2柵極(102)形成的溝道區(qū)(105)的導電性互不相同。
5.如權利要求2所述的半導體元件，其特征在于，由所述第1柵極(101)形成的溝道區(qū)的導電性、與由所述第2柵極(102)形成的溝道區(qū)(105)的導電性相同。
6.如權利要求2所述的半導體元件，其特征在于，所述第1柵極(101)與所述第2柵極(102)是利用相互不同的工序制造、形成。
7.如權利要求2所述的半導體元件，其特征在于，所述第1柵極(101)與所述第2柵極(102)是利用相同的工序制造、形成。
8.如權利要求4所述的半導體元件，其特征在于，由所述第2柵極(102)形成的溝道區(qū)(105)的導電性比由所述第1柵極(101)形成的溝道區(qū)的導電性大。
9.一種半導體元件，其特征在于，通過對柵極(101)或溝道所對應的電場角度進行控制，調整晶體管的增益系數。
全文摘要
在半導體元件中，通過控制柵極(101)或溝道所對應的電場方向即電場角度來調整晶體管的增益系數。最好具備形成矩形或平行四邊形的溝道區(qū)的第1柵極(101)；以及第2柵極(102)，該第2柵極用于在由第1柵極形成的溝道區(qū)與源極區(qū)(103)以及漏極區(qū)(104)之間分別形成實際包含三角形的溝道區(qū)。最好，包含由所述第1柵極(101)所形成的溝道區(qū)，并且，包含位于其兩側的由第2柵極形成的溝道區(qū)的所有溝道區(qū)，實際形成為矩形或平行四邊形。因此，利用以往的工藝技術，能夠容易地制造可模擬電壓調制MOS晶體管增益系數β的半導體元件，并能夠將其組入由CMOS電路構成的以往的任意的LSI之中。
文檔編號H01L27/085GK1455958SQ02800168
公開日2003年11月12日 申請日期2002年1月22日 優(yōu)先權日2001年1月26日
發(fā)明者有馬裕 申請人:Eng株式會社