專利名稱：：具存儲卡存取接口的通用串行總線快閃存儲器集成電路的制作方法
技術(shù)領(lǐng)域：
：本實用新型涉及集成電路技術(shù)，具體是關(guān)于一種具存儲卡存取接口的通用串行總線快閃存儲器集成電路，尤指一種以集成電路型態(tài)表示的快閃存儲器集成電路。
背景技術(shù)：
：快閃存儲器的可攜性及不可抹除的特性，使它成為儲存數(shù)據(jù)的重要媒介，對于如掌上型電子裝置等可攜式裝置而言，這是一種非常有用的數(shù)據(jù)儲存方式，而快閃存儲器所帶來的便利性使它比大部分傳統(tǒng)的儲存裝置(如硬磁盤等)具有更大的優(yōu)勢，除了可攜性之外，快閃存儲器的優(yōu)點還有低電源消耗率、可靠性、輕巧以及高速等優(yōu)點?？扉W存儲器為非揮發(fā)性的，這表示即使電源被關(guān)閉了，它還是保留已儲存的數(shù)據(jù)，這比標(biāo)準(zhǔn)的隨機(jī)存取存儲器(RAM)更加進(jìn)步，而隨機(jī)存取存儲器為揮發(fā)性的，因此當(dāng)電源被關(guān)閉時，就會丟失已儲存的數(shù)據(jù)。通用串行傳輸接口是PC/NB/IA產(chǎn)品的標(biāo)準(zhǔn)，且以上產(chǎn)品已可藉由通用串行傳輸接口的儲存媒體來啟動(bootable)，使硬磁盤被串行傳輸接口的儲存媒體取代的空間加大，但目前的串行傳輸接口的儲存媒體多為外掛的方式亦產(chǎn)生許多的不便。然而，目前的小型化IA產(chǎn)品如PDA、工業(yè)電腦、數(shù)碼相機(jī)等因應(yīng)多功能的需求，因此都有附上操作系統(tǒng)(OperationSystem)如WinCE/Linux等，其硬件設(shè)計架構(gòu)上都需一顆CPU再加上一顆NORType的FlashMemory來儲存程序碼，如果需要有資料的儲存空間，則需要再加上其他的SRAM或內(nèi)建一些NANDFlashMemory或外接存儲卡，以上的三種解決方案都不太算是WinCE/Linux的標(biāo)準(zhǔn)接口，設(shè)計者通常都需要再自行修改這些操作系統(tǒng)的驅(qū)動程序或應(yīng)用程序，因此在新產(chǎn)品的開發(fā)上常為這些接口花費不少的精力及費用。因此，目前需要一個儲存媒體可以內(nèi)建于系統(tǒng)之中，具有一標(biāo)準(zhǔn)接口可通用于各種操作系統(tǒng)，不需再修改這些操作系統(tǒng)的驅(qū)動程序或應(yīng)用程序，并具有低電源消耗率、可靠性、輕巧以及高速等優(yōu)點，以達(dá)到可攜性的需求。
發(fā)明內(nèi)容有鑒于上述習(xí)用產(chǎn)品的不足與缺陷，本實用新型提供一種全新型態(tài)的具存儲卡存取接口的通用串行總線快閃存儲器集成電路。本實用新型的主要目的在于通用串行總線快閃存儲器集成電路的封裝中至少設(shè)有通用串行總線腳位、控制器及與控制器所連接的快閃存儲器晶片、存儲卡存取接口腳位，而使上述快閃存儲器集成電路可通過通用串行總線腳位將快閃存儲器晶片或存儲卡存取接口腳位連接的存儲卡數(shù)據(jù)經(jīng)由通用串行總線控制器、BIOS快速地儲存在外部存儲器裝置中或快速地讀取外部存儲器裝置中的數(shù)據(jù)。本實用新型的次要目的在于快閃存儲器集成電路進(jìn)一步設(shè)有快閃存儲器擴(kuò)充接口腳位，以利擴(kuò)充快閃存儲器增加容量使用。本實用新型的另一目的在于快閃存儲器集成電路進(jìn)一步設(shè)有輸入/輸出控制腳位，使快閃存儲器集成電路可以做其他應(yīng)用。本實用新型的技術(shù)方案是這樣實現(xiàn)的一種具存儲卡存取接口的通用串行總線快閃存儲器集成電路，將一控制器晶片與至少一個儲存式快閃存儲器晶片封裝成一顆集成電路，用以控制通用串行總線控制器和主機(jī)之間的命令和數(shù)據(jù)；其封裝的腳位包含通用串行總線腳位，用以將快閃存儲器集成電路連接至具通用串行總線接口的主機(jī)中；存儲卡的存取接口，可使快閃存儲器集成電路同時成為主機(jī)存取存儲卡使用的接口。其中該快閃存儲器集成電路進(jìn)一步設(shè)有快閃存儲器擴(kuò)充接口腳位，可外接儲存式快閃存儲器以增加容量；且該快閃存儲器集成電路進(jìn)一步設(shè)有輸入/輸出控制腳位，使快閃存儲器集成電路可以做其他應(yīng)用。本實用新型的具存儲卡存取接口的通用串行總線快閃存儲器集成電路，不但可利用快閃存儲器晶片單獨形成存取用主機(jī)，亦可有效縮減主機(jī)的成品大小，更可具有擴(kuò)充快閃存儲器數(shù)量及存取外部存儲卡的多重功效。圖1為依據(jù)本實用新型具體形式顯示出來的通用串行總線快閃存儲器集成電路布局示意圖；圖1A為依據(jù)本實用新型具體形式顯示出來的通用串行總線快閃存儲器集成電路腳位布局示意圖；圖2為依據(jù)本實用新型具體形式顯示出來的通用串行總線快閃存儲器集成電路控制器示意圖；圖3為依據(jù)本實用新型具體形式顯示出來的通用串行總線快閃存儲器集成電路的系統(tǒng)架構(gòu)區(qū)塊示意圖；圖4為依據(jù)本實用新型具體形式顯示出來的各式各樣操作系統(tǒng)的通用串行總線協(xié)定應(yīng)用流程示意圖；圖5為依據(jù)本實用新型具體形式顯示出來實作于通用串行總線快閃存儲器集成電路中通用串行總線協(xié)定的表列參數(shù)；圖6為依據(jù)本實用新型具體形式顯示出來通用串行總線快閃存儲器集成電路的寫入程序流程；圖7為依據(jù)本實用新型具體形式顯示出來通用串行總線快閃存儲器集成電路的讀取程序流程；圖8為依據(jù)本實用新型具體形式顯示出來將數(shù)據(jù)寫入新區(qū)塊的區(qū)塊示意圖；圖9為依據(jù)本實用新型具體形式顯示出來寫入額外頁次數(shù)據(jù)的區(qū)塊示意圖；圖10為依據(jù)本實用新型具體形式顯示母和子技術(shù)的區(qū)塊示意圖；圖11為依據(jù)本實用新型具體形式顯示邏輯與實體地址映射表的示意圖；圖12為依據(jù)本實用新型具體形式顯示起始指標(biāo)和尾端指標(biāo)作業(yè)的示意圖；圖13為依據(jù)本實用新型具體形式顯示未寫入之前的邏輯與實體地址映射表示意圖；圖14為依據(jù)本實用新型具體形式顯示起始指標(biāo)和尾端指標(biāo)作業(yè)的示意圖；圖15為依據(jù)本實用新型具體形式顯示的命令封包架構(gòu)示意圖。具體實施方式以下舉出較佳實施例，并結(jié)合附圖，對本實用新型的構(gòu)造、所采用的技術(shù)手段及其功能作進(jìn)一步的詳細(xì)說明。請參閱圖1、圖1A、圖3所示，為依據(jù)本實用新型具體形式顯示出來的通用串行總線快閃存儲器集成電路布局示意圖、通用串行總線快閃存儲器集成電路腳位布局示意圖及系統(tǒng)架構(gòu)區(qū)塊示意圖，于圖中揭示快閃存儲器集成電路5包含了一個控制器40和至少一個快閃存儲器晶片50，而通用串行總線腳位10為連接于通用串行總線快閃存儲器集成電路5與具通用串行總線的通用串行總線控制器325間，且快閃存儲器集成電路5上至少包含了一個快閃存儲器晶片50，而快閃存儲器集成電路5則進(jìn)一步包含了一個儲存式快閃存儲器擴(kuò)充接口腳位20，快閃存儲器120數(shù)量得以延伸，且儲存式快閃存儲器擴(kuò)充接口腳位20可對接于快閃存儲器120上，以利用儲存式快閃存儲器擴(kuò)充接口腳位20來使快閃存儲器集成電路5的控制器40形成連接，如此一來，快閃存儲器集成電路5的存儲器容量就可以視實際需要輕易地加以擴(kuò)充，而快閃存儲器集成電路5亦包含了一存儲卡存取接口腳位60，得以對接于存儲卡601上，以利用存儲卡存取接口腳位60來使快閃存儲器集成電路5的控制器40形成連接，如此一來，快閃存儲器集成電路5，將同時成為系統(tǒng)存取存儲卡的接口，而無需其他的裝置來輔助(如讀卡機(jī))。再者，其控制器40為該裝置的主要組件，此控制器40控制通用串行總線與通用串行總線控制器325之間的命令和數(shù)據(jù)，并管理快閃存儲器晶片50與快閃存儲器120中的數(shù)據(jù)，而控制器40最好是一個不需要外部ROM或RAM的單晶片設(shè)計。快閃存儲器集成電路5的儲存式快閃存儲器擴(kuò)充接口腳位20，用以連接快閃存儲器120與快閃存儲器集成電路5，以便利用額外的快閃存儲器依實際需要延伸存儲器大小，而快閃存儲器集成電路5至少包含一個額外的快閃存儲器晶片50，它也可以連接多個快閃存儲器120以便視實際需要擴(kuò)展存儲器數(shù)量?？扉W存儲器集成電路5的輸入/輸出控制腳位30，提供系統(tǒng)需要進(jìn)行其他的輸入輸出控制。快閃存儲器集成電路5的存儲卡存取接口腳位60，使得快閃存儲器集成電路5同時成為系統(tǒng)存取存儲卡的接口。其控制器40在實體和邏輯協(xié)定方面遵照存儲卡的規(guī)范，如SM(SmartMediaCard)-SSFDCPhysicalFormatSpecification、CF(CompactFlashCard)-ATAttachmentSpecification、MMC(MultiMediaCard)-Mu1tiMediaCardSystemSpecification、SD(SecureDigitalMemoryCard)-SDMemoryCardPhysicalLayerSpecification、MS(MemoryStickCard)-MemoryStickStandardFomatSpecification…等。請參閱圖2所示，為依據(jù)本實用新型具體形式顯示出來的通用串行總線快閃存儲器集成電路控制器示意圖，本實用新型的快閃存儲器儲存裝置的控制器200具有眾多的功能，這些功能中有一項為控制通用串行總線接口210。上述控制器200在實體和邏輯協(xié)定方面遵照通用串行總線規(guī)范，且控制器200進(jìn)一步包含了一個系統(tǒng)緩沖區(qū)250或FIFO控制器緩沖區(qū)?？刂破?00接收來自通用串行總線控制器的命令和參數(shù)封包，此封包隨后被儲存在一個由控制器200定義的系統(tǒng)緩沖區(qū)250中，而控制器200同時也負(fù)責(zé)控制與通用串行總線控制器之間的數(shù)據(jù)傳輸，除此之外，控制器200亦提供狀態(tài)數(shù)據(jù)給通用串行總線控制器。當(dāng)通用串行總線控制器發(fā)出一個寫入命令時，就會產(chǎn)生中斷并發(fā)送給控制器內(nèi)的微處理器220，以便通知微處理器220該項命令以及命令的位置。微處理器220(例如一個8或16-bit的微處理器)為控制器200中的一項主要組件，此微處理器220從系統(tǒng)緩沖區(qū)250中讀取通用串行總線的命令和參數(shù)，此外，微處理器220也執(zhí)行具參數(shù)的命令。微處理器220一方面管理和映射通用串行總線FIFO地址至系統(tǒng)緩沖區(qū)250，一方面接收來自通用串行總線控制器的數(shù)據(jù)以及將數(shù)據(jù)傳輸至通用串行總線控制器上。此外，微處理器220也為快閃存儲器陣列管理(例如拭除、程序或讀取等命令)，除此之外，微處理器220也依據(jù)控制器200的演算法執(zhí)行地址方法。微處理器只讀存儲器(ROM)230將已內(nèi)建在控制器200中的控制器200程序代碼加以儲存，微處理器隨機(jī)存取存儲器(RAM)240為控制器200在執(zhí)行通用串行總線命令或快閃演算法時所使用的一個系統(tǒng)隨機(jī)存取存儲器(RAM)，由于它不需要離開晶片存儲器，因此降低了系統(tǒng)的成本。用以緩沖通用串行總線接口210和快閃存儲器陣列接口260的系統(tǒng)緩沖區(qū)250為被當(dāng)成快取使用，而微處理器220管理此緩沖區(qū)的地址，若有需要，緩沖區(qū)可以通過字節(jié)或文字存取。本實用新型的快閃存儲器儲存裝置進(jìn)一步包含了一硬件狀態(tài)機(jī)器，以建立通用串行總線控制器和快閃存儲器之間系統(tǒng)緩沖區(qū)250的讀取和寫入時序?？扉W存儲器陣列接口260控制快閃存儲器陣列的讀取和寫入命令，在本實用新型的具體表現(xiàn)中，這是一個純硬件電路。當(dāng)系統(tǒng)緩沖區(qū)250快取的數(shù)據(jù)寫入至快閃存儲器陣列接口260時，ECC電路270將編碼ECC代碼，而當(dāng)讀取快閃存儲器陣列的數(shù)據(jù)至系統(tǒng)緩沖區(qū)250快取時，ECC電路270則將ECC代碼解碼，若發(fā)生ECC錯誤，ECC電路270會判讀系統(tǒng)緩沖區(qū)250快取中的文字或字節(jié)并訂正錯誤。輸入/輸出控制接口280，提供系統(tǒng)需要進(jìn)行其他的輸入/輸出控制。存儲卡存取接口290，提供系統(tǒng)需要對存儲卡進(jìn)行存取的傳輸接口。請參閱圖3所示，為依據(jù)本實用新型具體形式顯示出來的通用串行總線快閃存儲器集成電路的系統(tǒng)架構(gòu)區(qū)塊示意圖，主機(jī)300包含了支持通用串行總線的B1OS315及通用串行總線控制器325，而通用串行總線命令實作320包含了通過通用串行總線接口310來接收通用串行總線控制器325和參數(shù)控制器305的命令，并將命令和參數(shù)儲存于控制器所定義的暫存器中，并且會產(chǎn)生和發(fā)出中斷以通知微處理器已接收到命令。參數(shù)控制器305依據(jù)通用串行總線邏輯和實體規(guī)范來接收通用串行總線控制器325的數(shù)據(jù)以及將數(shù)據(jù)發(fā)送至通用串行總線控制器325。地址方法330包含了管理快閃存儲器340的拭除、讀取和寫入命令以及管理實體至邏輯的映射。請參閱圖4、圖5所示，為依據(jù)本實用新型具體形式顯示出來的各式各樣操作系統(tǒng)的通用串行總線協(xié)定應(yīng)用流程示意圖及實作于通用串行總線快閃存儲器集成電路中通用串行總線協(xié)定的表列參數(shù)，當(dāng)通用串行總線控制器在步驟410時，將命令和參數(shù)寫入通用串行總線快閃存儲器集成電路中，控制器會將其儲存在一特定的暫存器中，并在步驟420時產(chǎn)生一個中斷至微處理器，數(shù)據(jù)隨后會在步驟430時被微處理器讀取來自通用串行總線控制器的信息。在步驟440中，微處理器依據(jù)參數(shù)開始執(zhí)行命令，如果命令為寫入命令，緩沖區(qū)的快取就會在步驟450收到通用串行總線控制器的數(shù)據(jù)。微處理器隨后在步驟460中將邏輯地址轉(zhuǎn)換至快閃存儲器的實體地址，在步驟470中，微處理器將讀取快閃存儲器的數(shù)據(jù)或是將數(shù)據(jù)寫入快閃存儲器中，如果命令為讀取命令，數(shù)據(jù)會在步驟480中傳輸至通用串行總線控制器。根據(jù)標(biāo)準(zhǔn)的通用串行總線規(guī)范，要求參數(shù)包含了7個位元，請參閱圖5所示，BmRequestType的D6-D5位元指定了命令協(xié)定的類型，其種類包括標(biāo)準(zhǔn)、等級以及廠商，本實用新型的快閃存儲器裝置這三種類型的協(xié)定都支持，標(biāo)準(zhǔn)型為標(biāo)準(zhǔn)的裝置要求，這是普通的命令，如USB_Get_statusorUSB_set_Feature等。本實用新型的快閃存儲器儲存裝置在具體形式上利用了搭配bulk/控制/中斷傳輸?shù)耐ㄓ么锌偩€massstorageclass。由于快閃隨機(jī)存取存儲器(RAM)的實體限制，在完成寫入命令之前，必須先執(zhí)行拭除命令，一般的快閃存儲器需經(jīng)過大約100萬次的拭除之后才可以正常運作，所以，減少拭除的步驟以延長快閃存儲器的使用壽命是非常重要的，因此，本創(chuàng)作提供了一個邏輯與實體地址映射表以及一個母/子架構(gòu)來達(dá)到此項目標(biāo)。以下是邏輯與實體地址映射表的使用說明，當(dāng)啟動快閃時，所有的區(qū)塊都會被搜尋，而搜尋到的實體和邏輯區(qū)塊之間的關(guān)系記錄就會成為邏輯與實體地址映射表，于此同時，未使用的實體區(qū)塊則放入備用區(qū)塊讓FIFO佇列使用。接著，邏輯與實體地址映射表中的邏輯區(qū)塊會被用來尋找對應(yīng)的實體區(qū)塊地址，如此一來，就可以精確地寫入或擷取與特定實體區(qū)塊相關(guān)連的數(shù)據(jù)了。請參閱圖8所示，為依據(jù)本實用新型具體形式顯示出來將數(shù)據(jù)寫入新區(qū)塊的區(qū)塊示意圖，將數(shù)據(jù)寫入快閃存儲器時，可能需要一個經(jīng)過拭除的區(qū)塊(新的區(qū)塊)810來取代舊區(qū)塊800，然后將數(shù)據(jù)寫入新的區(qū)塊810中，最后將未曾更改過的數(shù)據(jù)從舊區(qū)塊800移至新區(qū)塊810，這個步驟完成了寫入一頁數(shù)據(jù)的動作。若有好幾頁數(shù)據(jù)待寫入的話，就會重復(fù)以上的步驟，請參閱圖9所示，為依據(jù)本實用新型具體形式顯示出來寫入額外頁次的數(shù)據(jù)的區(qū)塊示意圖，將數(shù)據(jù)寫入新區(qū)塊910中，而未曾更改過的數(shù)據(jù)從舊區(qū)塊900移至新區(qū)塊910。然而，如果數(shù)據(jù)不斷重復(fù)地寫入同一區(qū)塊中的話，就會產(chǎn)生許多不必要的拭除和遷移動作，此舉不僅浪費時間，同時也會縮短快閃存儲器的使用壽命。請參閱圖10所示，為依據(jù)本實用新型具體形式顯示母和子技術(shù)的區(qū)塊示意圖，在本實用新型的快閃存儲器裝置中，當(dāng)數(shù)據(jù)重復(fù)地寫入同一區(qū)塊時，它會避免拭除的動作，而遷移動作也只有當(dāng)更換區(qū)塊時才會執(zhí)行，所有的數(shù)據(jù)都先寫入新區(qū)塊(子區(qū)塊)1010中，然后未曾更改過的數(shù)據(jù)則從舊區(qū)塊(母區(qū)塊)1000寫入新區(qū)塊1010中，使用此種方法不僅延長了快閃存儲器的壽命，同時也提高了裝置的效率。請參閱圖11所示，為依據(jù)本實用新型具體形式顯示邏輯與實體地址映射表的示意圖，以下是一個寫入數(shù)據(jù)范例，其邏輯與實體地址映射表鏈接了一個實體區(qū)塊地址1100和一個邏輯區(qū)塊地址1110，需將32個小區(qū)塊(sector)的數(shù)據(jù)寫入以0/0區(qū)塊/頁開始的快閃存儲器中，總實體區(qū)塊/邏輯區(qū)塊為1024/992，F(xiàn)IFO的總備用區(qū)塊為32個，無一區(qū)塊為有瑕疵的，每一區(qū)塊有32頁。請參閱圖12、圖13、圖14所示，為依據(jù)本實用新型具體形式顯示起始指標(biāo)和尾端指標(biāo)作業(yè)的示意圖、顯示未寫入之前的邏輯與實體地址映射表示意圖、顯示起始指標(biāo)和尾端指標(biāo)作業(yè)的示意圖，在此范例中，其起始指標(biāo)1210所指的子區(qū)塊1300的地址03E0h為取自FIFO備用區(qū)域1200，然后，起始指標(biāo)1210的地址會增加，變?yōu)槠鹗贾笜?biāo)1410，而32頁的數(shù)據(jù)則寫入子區(qū)塊1300中。再將子區(qū)塊1300地址03E0h填入邏輯與實體地址映射表中母區(qū)塊1310的邏輯區(qū)塊地址0000h中，母區(qū)塊1310地址0000h被拭除掉而尾端指標(biāo)1220增加，然后，母區(qū)塊地址0000h則填入備用區(qū)域中的尾端指標(biāo)1420所指的地址中?，F(xiàn)在將依據(jù)本實用新型的具體表現(xiàn)，制作寫入程序的敘述參考。通用串行總線控制器將相對應(yīng)的寫入命令和地址參數(shù)寫入通用串行總線快閃存儲器集成電路中，而此裝置隨后開始執(zhí)行程序快閃演算法。請參閱圖6所示，為依據(jù)本實用新型具體形式顯示出來通用串行總線快閃存儲器集成電路的寫入程序流程，首先，在步驟601中，將通用串行總線控制器發(fā)出的邏輯地址轉(zhuǎn)換成快閃存儲器實體區(qū)塊和頁地址。然后在步驟602中，控制器會檢查看子區(qū)塊是否存在，若子區(qū)塊不存在的話，則跳至步驟605，若子區(qū)塊存在，在步驟603中會檢查現(xiàn)有快閃存儲器的邏輯區(qū)塊，看等寫入的是否等于最后一個寫入的存儲器邏輯區(qū)塊，若不相等，則跳至步驟611。若相等，在步驟604中會檢查現(xiàn)有的快閃存儲器邏輯頁碼，看寫入的是否大于最后一個寫入的快閃存儲器邏輯頁，若是，則繼續(xù)步驟610，若否，則跳至步驟611。步驟605從FIFO佇列中取一乾凈的區(qū)塊為現(xiàn)有的寫入命令建立一個子區(qū)塊。在步驟606檢查現(xiàn)有的快閃存儲器邏輯頁碼，看等待寫入的是否等于“0”，若等于“0”，繼續(xù)步驟608。若不等于“0”，在步驟607中，母區(qū)塊的數(shù)據(jù)會被移至“寫入的最后一頁”和“現(xiàn)有寫入頁”之間的子區(qū)塊。在步驟608，將通用串行總線控制器至快閃存儲器的數(shù)據(jù)寫入緩沖區(qū)中，而小區(qū)塊的計數(shù)會減少。在步驟609，若小區(qū)塊的計數(shù)等于“0”，則前進(jìn)至“終點”，若否，則繼續(xù)步驟608。在步驟610，若現(xiàn)有的寫入頁碼等于最后寫入頁碼加1，則繼續(xù)步驟608，否則繼續(xù)步驟607。在步驟611，母區(qū)塊的數(shù)據(jù)會被移至“寫入的最后一頁”和“此區(qū)塊的最后一頁”之間的子區(qū)塊，并拭除母區(qū)塊，且更新控制器中的邏輯與實體地址映射表，以子區(qū)塊地址代替母區(qū)塊地址，同時將被拭除的母區(qū)塊放回至FIFO佇列中當(dāng)成乾凈的區(qū)塊。請參閱圖7所示，為依據(jù)本實用新型具體形式顯示出來快閃存儲器儲存裝置的讀取程序流程。在步驟701，為將具通用串行總線的通用串行總線控制器的邏輯地址轉(zhuǎn)換成快閃存儲器實體和頁地址。在步驟702中檢查現(xiàn)有的快閃存儲器，看等待讀取的是否等于最后一個讀取的快閃存儲器邏輯區(qū)塊，若是，則跳至步驟705，若否，繼續(xù)步驟703。在步驟703中讀取快閃存儲器實體區(qū)塊和頁的數(shù)據(jù)，而小區(qū)塊的計數(shù)會減少。在步驟704中檢查小區(qū)塊計數(shù)，看它是否等于“0”，若等于“0”，則前進(jìn)至“終點”，若否，則回到步驟703。在步驟705中檢查現(xiàn)有的存儲器邏輯頁，看等待讀取的是否大于最后寫入的快閃存儲器邏輯頁，若是，回到步驟703，若否，前進(jìn)至步驟706。在步驟706中讀取子區(qū)塊實體區(qū)塊和頁的數(shù)據(jù)，而小區(qū)塊的計數(shù)會減少。在步驟707中檢查小區(qū)塊計數(shù)，看它是否等于“0”，若等于“0”，則前進(jìn)至“終點”，若否，則回到步驟705。請參閱圖15所示，為依據(jù)本實用新型具體形式顯示的命令封包架構(gòu)示意圖，當(dāng)微處理器開始執(zhí)行命令時，通用串行總線快閃存儲器集成電路會從通用串行總線控制器中下載其參數(shù)，例如讀取或?qū)懭耄瑘D中顯示了廠商命令封包。系統(tǒng)會通過裝置/起始字節(jié)來判斷地址模式，本實用新型的快閃存儲器裝置同時支持邏輯區(qū)塊地址(LBA)和圓柱體起始小區(qū)塊(CHS)模式。若通用串行總線控制器利用LBA模式提供地址的話，裝置會將它轉(zhuǎn)換成CHS模式，然后將CHS模式改成實體地址。當(dāng)通用串行總線快閃存儲器集成電路執(zhí)行讀取命令時，控制器首先會將快閃存儲器的數(shù)據(jù)一個小區(qū)塊一個小區(qū)塊的讀取到控制器的緩沖區(qū)(512字節(jié))中，然后通用串行總線引擎會將小區(qū)塊送至通用串行總線控制器，當(dāng)送至通用串行總線控制器的小區(qū)塊數(shù)量等于通用串行總線控制器欲讀取的小區(qū)塊數(shù)目時，整個命令就完成了。當(dāng)通用串行總線快閃存儲器集成電路執(zhí)行寫入命令時，控制器會通過通用串行總線引擎將通用串行總線控制器的數(shù)據(jù)一個小區(qū)塊一個小區(qū)塊的讀取到控制器的緩沖區(qū)(512字節(jié))，然后此小區(qū)塊就會被儲存在快閃存儲器中，當(dāng)送至快閃存儲器的小區(qū)塊數(shù)量等于通用串行總線控制器欲寫入的小區(qū)塊數(shù)目時，整個命令就完成了。通用串行總線快閃存儲器集成電路可以支持一個以上的快閃存儲器，本實用新型中提供了多個晶片選取腳，當(dāng)啟動裝置時，它會檢查儲存式快閃存儲器擴(kuò)充接口腳位所連接的快閃存儲器類型(容量)以及系統(tǒng)有多少個快閃存儲器，裝置會將所有的快閃存儲器加起來，找出總?cè)萘?，?dāng)通用串行總線控制器需要這一類的數(shù)據(jù)時，通用串行總線快閃存儲器集成電路就會提供總?cè)萘拷o通用串行總線控制器，而不是單一快閃存儲器的容量。當(dāng)通用串行總線控制器發(fā)出某一地址(邏輯)給通用串行總線快閃存儲器集成電路時，通用串行總線快閃存儲器集成電路會執(zhí)行計算，找出通用串行總線控制器想要的存取的確切晶片以及對應(yīng)的地址，然后，裝置會使用計算出來的地址，并啟動晶片選取腳。此外，本實用新型中所述及的快閃存儲器晶片、控制器為一單晶片設(shè)計，用以縮小通用串行總線快閃存儲器集成電路的整體體積，且不需要外部隨機(jī)存取存儲器(RAM)或只讀存儲器(ROM)的設(shè)計。對于那些有純熟技術(shù)的人而言，很明顯地此架構(gòu)可以在不偏離原創(chuàng)作的范圍和精神之下進(jìn)行各式各樣的修改和變化，鑒于前文所述，其目的為在權(quán)利要求的范圍內(nèi)以及其相等意義的條件下，本實用新型涵蓋了本創(chuàng)作的相關(guān)修改和變化。權(quán)利要求1.一種具存儲卡存取接口的通用串行總線快閃存儲器集成電路，其特征在于將一控制器晶片與至少一個儲存式快閃存儲器晶片封裝成一顆控制通用串行總線控制器和主機(jī)之間命令和數(shù)據(jù)的集成電路，其封裝的腳位包含將快閃存儲器集成電路連接至具通用串行總線接口的主機(jī)中的通用串行總線腳位；可使快閃存儲器集成電路同時成為主機(jī)存取存儲卡使用接口的存儲卡存取接口。2.如權(quán)利要求1所述的具存儲卡存取接口的通用串行總線快閃存儲器集成電路，其特征在于其中該快閃存儲器集成電路進(jìn)一步設(shè)有可外接儲存式快閃存儲器以增加容量的快閃存儲器擴(kuò)充接口腳位。3.如權(quán)利要求1所述的具存儲卡存取接口的通用串行總線快閃存儲器集成電路，其特征在于其中該快閃存儲器集成電路進(jìn)一步設(shè)有可使快閃存儲器集成電路做其他應(yīng)用的輸入/輸出控制腳位。專利摘要一種具存儲卡存取接口的通用串行總線快閃存儲器集成電路，其主要于快閃存儲器集成電路中設(shè)有通用串行總線腳位、控制器及與控制器連接的快閃存儲器晶片、快閃存儲器擴(kuò)充接口腳位及存儲卡存取接口腳位，而使上述快閃存儲器集成電路可通過通用串行總線腳位將快閃存儲器晶片或快閃存儲器擴(kuò)充接口腳位連接的快閃存儲器或存儲卡存取接口腳位連接的存儲卡數(shù)據(jù)經(jīng)由通用串行總線控制器、BIOS儲存在外部存儲器裝置中或讀取外部存儲器裝置中的數(shù)據(jù)使用，而此種以集成電路的型態(tài)表示的快閃存儲器集成電路，不但可利用快閃存儲器晶片的設(shè)立形成存取用主機(jī)，亦可有效縮減主機(jī)的成品大小，更可具有擴(kuò)充快閃存儲器數(shù)量及存取外部存儲卡的多重功效。文檔編號H01L27/115GK2545677SQ0223165公開日2003年4月16日申請日期2002年4月26日優(yōu)先權(quán)日2002年4月26日發(fā)明者黃意翔,林祐鋒申請人:群聯(lián)電子股份有限公司