專利名稱：具輕摻雜汲極的半導(dǎo)體組件及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種半導(dǎo)體組件及其形成方法，特別是有關(guān)于一種具輕摻雜汲極的薄膜晶體管及其形成方法。
背景技術(shù)：
一般的半導(dǎo)體裝置通常具有各種的電路來控制半導(dǎo)體裝置的作用，而薄膜晶體管是電路當(dāng)中不可或缺的組件之一。以液晶顯示器為例，薄膜晶體管通常用來作為控制像素作用的開關(guān)，同時(shí)也應(yīng)用于驅(qū)動(dòng)電路的設(shè)計(jì)中。
然而隨著薄膜晶體管因信道長(zhǎng)度縮短后，會(huì)產(chǎn)生一種熱電子效應(yīng)的現(xiàn)象，嚴(yán)重地影響了薄膜晶體管的操作。例如，位于薄膜晶體管的汲極區(qū)域鄰近的強(qiáng)電場(chǎng)，通常會(huì)造成高漏電流的情形。為了抑制這些電場(chǎng)的大小，現(xiàn)有技術(shù)提出了輕摻雜汲極(lightly doped drain)結(jié)構(gòu)、偏置的閘極結(jié)構(gòu)(offset gate structure)與多閘極結(jié)構(gòu)(multi-gate structure)。其中輕摻雜汲極技術(shù)，為半導(dǎo)體業(yè)界普遍用以減少薄膜晶體管的開啟狀態(tài)(on-state)的漏電流的應(yīng)用。
現(xiàn)有加入輕摻雜汲極區(qū)域設(shè)計(jì)的半導(dǎo)體組件，通常需要增加制造薄膜晶體管的屏蔽，增加了制程的復(fù)雜度與成本。而且，如果輕摻雜汲極離子植入的屏蔽失準(zhǔn)(misalignment)情況存在時(shí)，薄膜晶體管信道(channel)兩旁的輕摻雜汲極區(qū)域的長(zhǎng)度就會(huì)有所差異。因此，在薄膜晶體管-液晶顯示器制程中，持續(xù)改進(jìn)微影(photolithography)對(duì)準(zhǔn)的精確與減少屏蔽數(shù)目，是很重要的課題。
現(xiàn)有的技術(shù)通常是在蝕刻n型薄膜晶體管的閘極，進(jìn)行第一次摻雜時(shí)，利用同一光阻進(jìn)行閘極底切的蝕刻步驟，用以簡(jiǎn)化光罩的數(shù)目，如美國(guó)專利號(hào)6,306,693所示。然而，閘極底切的蝕刻制程參數(shù)不易控制，無法有效的控制底切蝕刻的一致性。因此，在后續(xù)的植入步驟中，使得輕摻雜汲極區(qū)域的長(zhǎng)度也無法有效地控制。有鑒于此，有必要提供一種形成半導(dǎo)體組件的方法，用以改善輕摻雜汲極區(qū)域長(zhǎng)度的可控性，且同時(shí)可簡(jiǎn)化制程步驟。

發(fā)明內(nèi)容
本發(fā)明的一方面在于提供一種具輕摻雜汲極的半導(dǎo)體組件，其閘極具有一間隙壁，可作為輕摻雜汲極形成時(shí)的屏蔽，避免輕摻雜汲極長(zhǎng)度相異的情形。
本發(fā)明的另一方面在于提供一種形成半導(dǎo)體組件的方法，其可以避免微影時(shí)的屏蔽失準(zhǔn)所造成的輕摻雜汲極長(zhǎng)度相異的情形。
本發(fā)明的又一方面在于提供一種形成具輕摻雜汲極的薄膜晶體管的方法，其利用間隙壁產(chǎn)生自行對(duì)準(zhǔn)的屏蔽，可避免屏蔽失準(zhǔn)的情形。
本發(fā)明的另一方面在于提供一種形成液晶顯示裝置的驅(qū)動(dòng)/控制電路的方法，其利用不同導(dǎo)電型薄膜晶體管的閘極定義制程及間隙壁，以較簡(jiǎn)化的制程步驟形成具輕摻雜汲極的驅(qū)動(dòng)電路及像素控制電路。
本發(fā)明方法包含提供一半導(dǎo)體底材，具有一第一區(qū)域及一第二區(qū)域，分別用以形成一第一型及一第二型薄膜晶體管。形成一閘極介電層在半導(dǎo)體底材上，及形成一導(dǎo)體層在閘極介電層上。選擇性地去除一部分的導(dǎo)體層，用以形成一第一閘極在第一區(qū)域?qū)?yīng)的閘極介電層上，且導(dǎo)體層剩余的一部分實(shí)質(zhì)上位于第二區(qū)域上方。然后，摻雜一第一導(dǎo)電型的一第一摻雜質(zhì)在第一區(qū)域內(nèi)。形成一間隙壁在第一閘極的一側(cè)壁。之后，摻雜第一導(dǎo)電型的一第二摻雜質(zhì)在第一區(qū)域內(nèi)，用以形成第一型薄膜晶體管。形成一圖案化光阻層在半導(dǎo)體底材上方，其定義一第二閘極在第二區(qū)域?qū)?yīng)的導(dǎo)體層。利用圖案化光阻層為罩幕，去除第二區(qū)域?qū)?yīng)的導(dǎo)體層的一部份，用以形成第二閘極在第二區(qū)域?qū)?yīng)的閘極介電層上。然后，摻雜一第二導(dǎo)電型摻雜質(zhì)在第二區(qū)域內(nèi)，用以形成第二型薄膜晶體管。
本發(fā)明同時(shí)提供一種具輕摻雜汲極的半導(dǎo)體組件，其包含一半導(dǎo)體底材具有一第一區(qū)域及一第二區(qū)域、一第一型晶體管是形成于第一區(qū)域，以及一第二型晶體管是形成于第二區(qū)域。第一型晶體管及第二型晶體管是分別包含源極/汲極區(qū)域形成于半導(dǎo)體底材內(nèi)，且源極/汲極區(qū)域由一信道區(qū)域隔開。一閘極介電層是位于半導(dǎo)體底材上，且覆蓋信道區(qū)域。閘極是對(duì)應(yīng)該第一信道區(qū)域，位于閘極介電層上。此外，第一型晶體管包含一間隙壁以及輕摻雜區(qū)域。間隙壁是形成于閘極的側(cè)壁，且位于閘極介電層上。輕摻雜區(qū)域是對(duì)應(yīng)間隙壁，位于源極/汲極區(qū)域的一部份。


圖1是本發(fā)明的實(shí)施例形成導(dǎo)體層的剖面圖；圖2是本發(fā)明的實(shí)施例形成定義第一閘極的光阻層的剖面圖；圖3是本發(fā)明的實(shí)施例形成第一閘極的剖面圖；圖4是本發(fā)明的實(shí)施例植入第一n型離子的剖面圖；
圖5是本發(fā)明的實(shí)施例形成共形介電層的剖面圖；圖6是本發(fā)明的實(shí)施例植入第二n型離子的剖面圖；圖7是本發(fā)明的實(shí)施例形成定一第二閘極的光阻層的剖面圖；圖8是本發(fā)明的實(shí)施例植入p型離子的剖面圖；圖9是本發(fā)明的實(shí)施例形成具n型及p型薄膜晶體管的半導(dǎo)體組件的剖面圖。
具體實(shí)施例方式
本發(fā)明揭露一種具輕摻雜汲極的半導(dǎo)體組件及其形成方法，用以改善汲極長(zhǎng)度相異的現(xiàn)象并簡(jiǎn)化制程步驟。為了使本發(fā)明的敘述更加詳盡與完備，可參照下列描述并配合圖1至圖9的圖標(biāo)。
如一具體實(shí)施例所示，本發(fā)明方法是用以形成一半導(dǎo)體組件，例如液晶顯示器的驅(qū)動(dòng)/像素控制電路。參考圖1，本發(fā)明方法包含提供一半導(dǎo)體底材100，例如硅底材，或如形成于絕緣基材上的硅層，或任何半導(dǎo)體材料層。半導(dǎo)體底材100是至少包含一第一區(qū)域110及一第二區(qū)域120，分別用以形成一第一型及一第二型薄膜晶體管，如n型薄膜晶體管及p型薄膜晶體管。如圖1所例示的半導(dǎo)體底材100是一硅層102形成于一絕緣層104上，且絕緣層104是包含一氧化層，形成于一石英基材或玻璃基材(106)上。第一區(qū)域110是例示于半導(dǎo)體組件的驅(qū)動(dòng)區(qū)域(driver area)200及像素區(qū)域(pixel area)300。第二區(qū)域120是例示于半導(dǎo)體組件的驅(qū)動(dòng)區(qū)域200。
然后，形成一閘極介電層(gate dielectric layer)112于半導(dǎo)體底材100上。此閘極介電層112可為一氮化硅層、一氧化硅層或其混合層，其可利用熱氧化法或沉積技術(shù)形成于半導(dǎo)體底材100上。之后，形成一導(dǎo)體層114在閘極介電層112上。此導(dǎo)體層114可以是多晶硅層或其它具導(dǎo)電作用的材料層，其形成方法包含沉積方式。然后，選擇性地去除一部分的導(dǎo)體層114，用以形成一第一閘極118在第一區(qū)域110對(duì)應(yīng)的該閘極介電層112上，且導(dǎo)體層114剩余的一部分實(shí)質(zhì)上位于第二區(qū)域120上方，如圖3所示。
參考圖2，選擇性地去除部分的導(dǎo)體層114用以形成該第一閘極的步驟包含形成一光阻層116于導(dǎo)體層114上。圖案化光阻層116，使得光阻層定義第一閘極118在第一區(qū)域?qū)?yīng)的導(dǎo)體層114。形成光阻層116及圖案化光阻層116的方法可利用傳統(tǒng)的微影技術(shù)，利用涂布、曝光及顯影的步驟完成。然后，以光阻層116為罩幕，蝕刻導(dǎo)體層114用以暴露出閘極介電層112，形成一圖案轉(zhuǎn)移的導(dǎo)體層114。使得導(dǎo)體層114的一第一部份形成第一閘極118，且導(dǎo)體層114的一第二部份實(shí)質(zhì)上位于第二區(qū)域120上方。然后，去除光阻層，如圖3所示。
參考圖4，以圖案轉(zhuǎn)移的導(dǎo)體層114為罩幕，摻雜一第一導(dǎo)電型的一第一摻雜質(zhì)在第一區(qū)域110內(nèi)。例如，以位于第一區(qū)域110的第一閘極118與位于第二區(qū)域120的剩余導(dǎo)體層114為罩幕，離子植入第一n型的摻雜質(zhì)于第一區(qū)域110的半導(dǎo)體底材100的硅層102內(nèi)，用以形成至少一輕摻雜區(qū)域122。第一n型的摻雜質(zhì)是如磷、砷或類似材料。
之后，形成一共形介電層124于半導(dǎo)體底材100上方，如圖5所示。然后非等向性蝕刻共形介電層124，用以形成一間隙壁126于第一閘極118的側(cè)壁，如圖6所示。然后，摻雜第一導(dǎo)電型的一第二摻雜質(zhì)于第一區(qū)域110內(nèi)。例如以第一閘極118及間隙壁126為罩幕，離子植入一第二n型摻雜質(zhì)于第一區(qū)域110的半導(dǎo)體底材100的硅層102內(nèi)，用以形成至少一重?fù)诫s區(qū)域128。并且重?fù)诫s區(qū)域128與輕摻雜區(qū)域122一部分重疊。如此一來，因?yàn)殚g隙壁126的對(duì)稱屏蔽，使得形成的n型薄膜晶體管具有同長(zhǎng)度的輕摻雜汲極122，如圖6所示。第二n型的摻雜質(zhì)是如磷、砷或類似材料。在此須注意的是，第一導(dǎo)電型的第一摻雜質(zhì)及第一導(dǎo)電型的第二摻雜質(zhì)可為不同的摻雜質(zhì)或是同一摻雜質(zhì)。例如，第一及第二n型的摻雜質(zhì)可同為磷或分別為磷及砷。
參考圖7，形成一圖案化光阻層130于半導(dǎo)體底材100上方，其定義一第二閘極132在第二區(qū)域120對(duì)應(yīng)的導(dǎo)體層114。然后利用圖案化光阻層130為罩幕，去除第二區(qū)域120對(duì)應(yīng)的導(dǎo)體層114的一部份，用以形成第二閘極132在第二區(qū)域120對(duì)應(yīng)的閘極介電層112上，如圖8所示。之后，摻雜一第二導(dǎo)電型摻雜質(zhì)于第二區(qū)域120內(nèi)。例如以第二閘極132及定義第二閘極的圖案化光阻層130為罩幕，離子植入p型的摻雜質(zhì)于第二區(qū)域120的半導(dǎo)體底材100的硅層102內(nèi)，用以形成至少一摻雜區(qū)域134，完成p型薄膜晶體管。然后去除圖案化光阻層130，如圖9所示。
此外，本發(fā)明方法更包含形成電容、接觸、聯(lián)機(jī)電路以及像素接觸等制程(未圖標(biāo))，以完成液晶顯示器的驅(qū)動(dòng)/像素控制電路。此外，本發(fā)明實(shí)施例雖以形成液晶顯示器的驅(qū)動(dòng)/像素控制電路說明，但是本發(fā)明方法可應(yīng)用于形成其它具輕摻雜汲極的半導(dǎo)體組件，并不以實(shí)施例所例示的組件為限。
再次參考圖9，本發(fā)明同時(shí)提供一種具輕摻雜汲極的半導(dǎo)體組件400，其包含半導(dǎo)體底材100是具有第一區(qū)域110及第二區(qū)域120、第一型晶體管410是形成于第一區(qū)域110，以及第二型晶體管420是形成于第二區(qū)域120。如前所述，半導(dǎo)體底材100可為單層的硅層，或包含硅層102、絕緣層104及石英或玻璃基材(106)組成的基材。第一型晶體管410及第二型晶體管420分別為n型及p型薄膜晶體管，可依電路設(shè)計(jì)的需求，分布于半導(dǎo)體底材100的驅(qū)動(dòng)區(qū)域200或像素區(qū)域300。
第一型晶體管410包含第一源極/汲極區(qū)域412是形成于半導(dǎo)體底材100內(nèi)，且第一源極/汲極區(qū)域412由第一信道區(qū)域414隔開。第一閘極介電層112，位于半導(dǎo)體底材100上且覆蓋第一信道區(qū)域414。第一閘極118，對(duì)應(yīng)第一信道區(qū)域414，位于第一閘極介電層112上。間隙壁126形成于第一閘極118的側(cè)壁，且位于第一閘極介電層112上。輕摻雜區(qū)域122對(duì)應(yīng)間隙壁126，位于第一源極/汲極區(qū)域414的一部份。也即第一源極/汲極區(qū)域412包含重?fù)诫s區(qū)域128及輕摻雜區(qū)域122。
第二型晶體管420包含第二源極/汲極區(qū)域134形成于半導(dǎo)體底材100內(nèi)，且第二源極/汲極區(qū)域134由第二信道區(qū)域422隔開。第二閘極介電層112位于半導(dǎo)體底材100上，且覆蓋第二信道區(qū)域422。第二閘極132對(duì)應(yīng)第二信道區(qū)域422，位于第二閘極介電層112上。如圖9所示，在實(shí)施例中，第一閘極介電層及第二閘極介電層是同時(shí)形成的閘極介電層112。第二源極/汲極區(qū)域系摻雜區(qū)域134。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用以限定本發(fā)明的申請(qǐng)專利范圍；凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在本發(fā)明的權(quán)利要求范圍內(nèi)。
附圖標(biāo)記說明100半導(dǎo)體底材 102硅層104絕緣層 106石英基材或玻璃基材112閘極介電層(或第一/第二閘極介電層)114導(dǎo)體層116光阻層 118第一閘極122輕摻雜區(qū)域 124共形介電層126間隙壁 128重?fù)诫s區(qū)域130圖案化光阻層132第二閘極134摻雜區(qū)域或第二源極/汲極區(qū)域110第一區(qū)域120第二區(qū)域200驅(qū)動(dòng)區(qū)域300像素區(qū)域400半導(dǎo)體組件 410第一型晶體管412第一源極/汲極區(qū)域 414第一信道區(qū)域420第二型晶體管422第二信道區(qū)域
權(quán)利要求
1.一種形成半導(dǎo)體組件的方法，所述半導(dǎo)體組件包含一第一型薄膜晶體管及一第二型薄膜晶體管，其特征在于，所述方法包括以下步驟提供一半導(dǎo)體底材，是具有一第一區(qū)域及一第二區(qū)域；形成一閘極介電層在所述半導(dǎo)體底材上；形成一導(dǎo)體層在所述閘極介電層上；選擇性地去除一部分的所述導(dǎo)體層，用以形成一第一閘極在所述第一區(qū)域?qū)?yīng)的所述閘極介電層上，且所述導(dǎo)體層剩余的一部分實(shí)質(zhì)上位于所述第二區(qū)域上方；摻雜一第一導(dǎo)電型的一第一摻雜質(zhì)在所述第一區(qū)域內(nèi)；形成一間隙壁在所述第一閘極的一側(cè)壁；摻雜所述第一導(dǎo)電型的一第二摻雜質(zhì)在所述第一區(qū)域內(nèi)，用以形成所述第一型薄膜晶體管；形成一圖案化光阻層在所述半導(dǎo)體底材上方，所述圖案化光阻層定義一第二閘極在所述第二區(qū)域?qū)?yīng)的所述導(dǎo)體層；利用所述圖案化光阻層為罩幕，去除所述第二區(qū)域?qū)?yīng)的所述導(dǎo)體層的一部份，用以形成所述第二閘極在所述第二區(qū)域?qū)?yīng)的閘極介電層上；以及摻雜一第二導(dǎo)電型摻雜質(zhì)在所述第二區(qū)域內(nèi)，用以形成所述第二型薄膜晶體管。
2.如權(quán)利要求1所述的方法，其進(jìn)一步特征在于，選擇性地去除所述部分的所述導(dǎo)體層用以形成所述第一閘極的步驟包含形成一光阻層在所述導(dǎo)體層上；圖案化所述光阻層，使得所述光阻層定義所述第一閘極在所述第一區(qū)域?qū)?yīng)的所述導(dǎo)體層；以及以所述光阻層為罩幕，蝕刻所述導(dǎo)體層用以暴露出所述閘極介電層，使得所述導(dǎo)體層的一第一部份形成所述第一閘極，且所述導(dǎo)體層的一第二部份實(shí)質(zhì)上位于所述第二區(qū)域上方。
3.如權(quán)利要求1所述的方法，其進(jìn)一步特征在于，摻雜所述第一導(dǎo)電型的第一摻雜質(zhì)的步驟包含以所述第一閘極為罩幕，離子植入一第一n型摻雜質(zhì)在所述第一區(qū)域內(nèi)，用以形成至少一輕摻雜區(qū)域。
4.如權(quán)利要求3所述的方法，其進(jìn)一步特征在于，摻雜所述第一導(dǎo)電型的第二摻雜質(zhì)的步驟包含以所述第一閘極及所述間隙壁為罩幕，離子植入一第二n型摻雜質(zhì)在所述第一區(qū)域內(nèi)，用以形成至少一重?fù)诫s區(qū)域，且所述重?fù)诫s區(qū)域與所述輕摻雜區(qū)域一部分重疊。
5.如權(quán)利要求1所述的方法，其進(jìn)一步特征在于，所述第一導(dǎo)電型的第一摻雜質(zhì)及所述第一導(dǎo)電型的第二摻雜質(zhì)為兩種摻雜質(zhì)。
6.如權(quán)利要求1所述的方法，其進(jìn)一步特征在于，所述第一導(dǎo)電型的第一摻雜質(zhì)及所述第一導(dǎo)電型的第二摻雜質(zhì)為同一種摻雜質(zhì)。
7.如權(quán)利要求6所述的方法，其進(jìn)一步特征在于，所述第二導(dǎo)電型摻雜質(zhì)為p型摻雜質(zhì)。
8.如權(quán)利要求6所述的方法，其進(jìn)一步特征在于，摻雜所述第二導(dǎo)電型摻雜質(zhì)的步驟包含以所述第二閘極及所述圖案化光阻層為罩幕，離子植入p型的摻雜質(zhì)在所述第二區(qū)域內(nèi)，用以形成至少一摻雜區(qū)域。
9.如權(quán)利要求1所述的方法，其進(jìn)一步特征在于，形成所述間隙壁的步驟包含形成一共形介電層在所述半導(dǎo)體底材上方；以及非等向性蝕刻所述共形介電層，用以形成所述間隙壁在所述第一閘極的側(cè)壁。
10.如權(quán)利要求1所述的方法，其進(jìn)一步特征在于，所述閘極介電層由一氮化硅層、一氧化硅層及其混合層所選出。
11.一種具輕摻雜汲極的半導(dǎo)體組件，其特征在于，包括一半導(dǎo)體底材，具有一第一區(qū)域及一第二區(qū)域；一第一型晶體管是形成于所述第一區(qū)域；以及一第二型晶體管是形成于所述第二區(qū)域；其中所述第一型晶體管包含第一源極/汲極區(qū)域是形成于所述半導(dǎo)體底材內(nèi)，且所述第一源極/汲極區(qū)域是由一第一信道區(qū)域隔開；一第一閘極介電層，是位于所述半導(dǎo)體底材上且覆蓋所述第一信道區(qū)域；一第一閘極，是對(duì)應(yīng)所述第一信道區(qū)域，位于所述第一閘極介電層上；一間隙壁，是形成于所述第一閘極的一側(cè)壁，且位于所述第一閘極介電層上；以及輕摻雜區(qū)域，是對(duì)應(yīng)所述間隙壁，位于所述第一源極/汲極區(qū)域的一部份；且其中所述第二型晶體管包含第二源極/汲極區(qū)域是形成于所述半導(dǎo)體底材內(nèi)，且所述第二源極/汲極區(qū)域是由一第二信道區(qū)域隔開；一第二閘極介電層，是位于所述半導(dǎo)體底材上且覆蓋所述第二信道區(qū)域；以及一第二閘極，是對(duì)應(yīng)所述第二信道區(qū)域，位于所述第二閘極介電層上。
12.如權(quán)利要求11所述的半導(dǎo)體組件，其進(jìn)一步特征在于，包含一第一基材及一絕緣層是位于所述第一基材上，所述半導(dǎo)體底材是位于所述絕緣層上。
13.如權(quán)利要求12所述的半導(dǎo)體組件，其進(jìn)一步特征在于，所述第一基材是包含一石英基材或一玻璃基材。
14.如權(quán)利要求11所述的半導(dǎo)體組件，其進(jìn)一步特征在于，所述第一型晶體管及所述第二型晶體管分別為n型晶體管及p型晶體管。
15.如權(quán)利要求11所述的半導(dǎo)體組件，其進(jìn)一步特征在于，所述第一閘極介電層及所述第二閘極介電層由一氮化硅層、一氧化硅層及其混合層所選出。
全文摘要
本發(fā)明提供一種具輕摻雜汲極的半導(dǎo)體組件及其形成方法。本發(fā)明方法包含提供一半導(dǎo)體底材，是具有第一區(qū)域及第二區(qū)域。然后，依序形成閘極介電層及導(dǎo)體層在半導(dǎo)體底材上。接著，選擇性地去除一部分的導(dǎo)體層，用以形成第一閘極在第一區(qū)域?qū)?yīng)的閘極介電層上，并且導(dǎo)體層剩余的一部分是實(shí)質(zhì)上位于第二區(qū)域上方。摻雜第一導(dǎo)電型的第一摻雜質(zhì)在第一區(qū)域內(nèi)。之后，形成間隙壁在第一閘極的側(cè)壁。摻雜第一導(dǎo)電型的第二摻雜質(zhì)在第一區(qū)域內(nèi)，用以形成第一型薄膜晶體管。然后，形成圖案化光阻層在半導(dǎo)體底材上方，定義第二閘極在第二區(qū)域?qū)?yīng)的導(dǎo)體層。利用圖案化光阻層為罩幕，去除第二區(qū)域?qū)?yīng)的導(dǎo)體層的一部份，用以形成第二閘極在第二區(qū)域?qū)?yīng)的閘極介電層上。摻雜第二導(dǎo)電型摻雜質(zhì)在第二區(qū)域內(nèi)，用以形成第二型薄膜晶體管。
文檔編號(hào)H01L21/822GK1499610SQ0214995
公開日2004年5月26日 申請(qǐng)日期2002年11月8日 優(yōu)先權(quán)日2002年11月8日
發(fā)明者張世昌, 蔡耀銘 申請(qǐng)人:統(tǒng)寶光電股份有限公司