專利名稱：利用非布植方式形成半導體組件的方法
技術領域：
本發(fā)明涉及一種利用非布植方式形成半導體組件的方法，特別是關于一種利用非離子布植方式形成半導體組件中的離子摻雜區(qū)域的方法。
背景技術：
已知在半導體組件中形成離子摻雜區(qū)域的方法是以離子布植方式所形成，請參閱圖1(a)所示，在一半導體基底10上先形成一具有柵氧化層12與多晶硅層14的柵極堆棧結構16，然后在進行離子摻雜步驟的前，是在半導體基底10上沉積一屏蔽氧化層(screen oxide)18；而后再進行離子摻雜制程，如圖1(b)所示，對半導體基底10進行一濃度較低的第一次離子布植，使其在半導體基底10內摻雜形成淺離子摻雜區(qū)域20，此即作為淺摻雜漏極(lightly-doped drain，LDD)。
形成淺離子摻雜區(qū)域20之后，即可去除該屏蔽氧化層18；而后于柵極堆棧結構16的二側壁旁分別形成柵極間隙壁(spacer)22，如圖1(c)所示，再以此柵極堆棧結構16與柵極間隙壁22為屏蔽，對半導體基底10進行一濃度較高的第二次離子布植，以便在該半導體基底10內摻雜形成如圖1(d)所示的深離子摻雜區(qū)域24，此即作為源極與漏極結構，如此即可完成半導體晶體管的制作。
然而，在上述的晶體管制程中，為避免離子布植的信道效應(channel effect)，通常會在半導體基底上先沉積屏蔽氧化硅層，再繼續(xù)進行離子布植步驟；再者于淺離子與深離子植入之后，都需要進行加熱回火的步驟，以修補離子植入時損壞的晶格，并活化植入的摻雜離子。此種需要二次離子布植與熱活火制成形成晶體管的方式不但制程步驟較多，并因過多制作步驟使得制程難以控制，不僅影響組件的穩(wěn)定性，使得難以制作較小的半導體組件，更降低組件的合格率及電性品質。
因此，本發(fā)明是在針對上述的困擾，提出一種利用非布植方式形成半導體組件的方法，以有效克服已知技術所存在的該等缺失。

發(fā)明內容
本發(fā)明的主要目的是在提供一種利用非布植方式形成半導體組件的方法，其是通過半導體基底上的硅玻璃層，并利用高溫將硅玻璃層的離子驅入基底中，以同時形成LDD結構與源極/漏極結構，故可有效減少制程步驟，使得制程易于控制。
本發(fā)明的另一目的是在提供一種利用非布植方式形成半導體組件的方法，其是可避免因離子布植對半導體基底造成的損壞，并具有一較佳的接面品質(junction quality)，以藉此確保組件特性及電性品質。
本發(fā)明的再一目的是在提供一種利用非布植方式形成半導體組件的方法，其是可形成較淺的接面深度，以達到組件微小化與高積集度的要求。
為達到上述的目的，本發(fā)明是在一半導體基底表面完成柵氧化層與多晶硅層的柵極堆棧結構之后，在該柵極堆棧結構兩側形成有側壁結構，再于半導體基底上沉積一硅玻璃層，利用高溫熱處理制程，將該硅玻璃層中的離子驅入半導體基底中，使其在基底內同時形成淺離子摻雜區(qū)域及深離子摻雜區(qū)域。
以下通過具體實施例配合所附圖詳加說明，當更容易了解本發(fā)明的目的、技術內容、特點及其所達成的功效。


圖1(a)至圖1(d)為已知于制作半導體組件的各步驟構造剖視圖。
圖2(a)至圖2(e)為本發(fā)明利用非布植方式制作半導體組件的各步驟構造剖視圖。
具體實施例方式
本發(fā)明是利用離子高溫驅入(drive in)的非離子布植方式，在半導體基底內形成離子摻雜區(qū)域，以取代已知利用二次離子布植及二次熱回火制程的方法，故可有效解決已知技術所存在的該等缺失，并提供一種步驟少且制程簡單的晶體管制作方法。
圖2(a)至圖2(e)為本發(fā)明的較佳實施例在制作半導體組件的各步驟構造剖視圖，如圖所示，本發(fā)明的制作方法是包括有下列步驟先提供一半導體基底30，請參閱圖2(a)所示，利用化學氣相沉積技術在半導體基底30表面依序形成一氧化層32與一多晶硅層34，然后利用微影蝕刻制程對該氧化層32及多晶硅層34進行蝕刻，以便在半導體基底30上形成一具有柵氧化層32與多晶硅層34的柵極堆棧結構36。
接著請同時參考圖2(a)所示，利用高溫氧化(High Temperature Oxidation，HTO)方式，在半導體基底30與柵極堆棧結構36表面沉積形成一高溫氧化層38，再利用回蝕刻技術，去除部份的高溫氧化層38，僅留下位于該柵極堆棧結構36二側的高溫氧化層38，以便在柵極堆棧結構36二側各形成一如圖2(b)所示的側壁40，其厚度是介于200至600埃()之間。
在形成側壁40結構的制作后，接著如圖2(c)所示，利用化學氣相沉積技術，在半導體基底30與柵極堆棧結構36表面先沉積一摻雜離子的硅玻璃層42；其中，若在該半導體基底30內是形成N型信道(N-channel)，則此硅玻璃層42是使用磷硅玻璃(phososilicate glass，PSG)，以便在半導體基底30內形成N型信道，若為P型信道，則該硅玻璃層42是為硼硅玻璃層(borosilicate glass，BSG)，以便在半導體基底30內形成P型信道。
最后，如圖2(d)所示，進行一高溫熱制程處理，如高溫爐(furnace)或快速熱制程(rapid thermal process，RTP)的方式，以750℃的高溫，將半導體基底30表面的硅玻璃層42中的磷離子或硼離子驅入(drive in)至半導體基底30中，并利用硅玻璃層42中的離子與半導體基底30間的驅入距離遠近，使其在柵極堆棧結構36二側的半導體基底30中較距離較遠的位置形成一淺離子摻雜區(qū)域44，此時在距離較近的半導體基底30中則形成一深離子摻雜區(qū)域46，以藉此同時形成淺離子摻雜區(qū)域44與深離子摻雜區(qū)域46，此即分別作為LDD結構及源極/漏極結構；在完成離子驅入的步驟后，去除該硅玻璃層42，如圖2(e)所示，如此，即可完成一半導體晶體管組件的制作。
因此，本發(fā)明利用高溫熱制程將該硅玻璃層的磷或硼離子驅入半導體基底中，以形成一具有LDD與源極/漏極結構的半導體組件，其是可避免已知離子布植對基底所產(chǎn)生的破壞，使本發(fā)明所形成的接面具有較佳的品質，以確保組件特性及電性品質，并可有效減少形成LDD與源極/漏極結構所需的制作步驟，更因其所形成的接面較淺，故可有效縮小半導體的體積，并達到組件微小化與高積集度的要求。
以上所述的實施例僅是為說明本發(fā)明的技術思想及特點，其目的在使熟習此項技藝的人士能夠了解本發(fā)明的內容并據(jù)以實施，當不能以之限定本發(fā)明的專利范圍，即大凡依本發(fā)明所揭示的精神所作的均等變化或修飾，仍應涵蓋在本發(fā)明的專利范圍內。
權利要求
1.一種利用非布植方式形成半導體組件的方法，其特征是包括下列步驟提供一半導體基底，其上已形成柵極堆棧結構；在該半導體基底表面且位于該柵極堆棧結構二側各形成有一側壁；形成一硅玻璃層于該半導體基底與該柵極堆棧結構表面；及進行一高溫熱制程，將該硅玻璃層中的離子驅入該半導體基底中，使其在該半導體基底內同時形成淺離子摻雜區(qū)域及深離子摻雜區(qū)域。
2.根據(jù)權利要求1所述的利用非布植方式形成半導體組件的方法，其特征是該柵極堆棧結構是由一柵氧化層及一多晶硅層所組成。
3.根據(jù)權利要求1所述的利用非布植方式形成半導體組件的方法，其特征是形成該側壁的步驟更包括在該半導體基底與該柵極堆棧結構表面沉積一氧化層；及對該氧化層進行回蝕刻，以便在該柵極堆棧結構二側形成該側壁。
4.根據(jù)權利要求1所述的利用非布植方式形成半導體組件的方法，其特征是該側壁的厚度是介于200至600埃之間。
5.根據(jù)權利要求1所述的利用非布植方式形成半導體組件的方法，其特征是該側壁是為高溫氧化物(HTO)。
6.根據(jù)權利要求1所述的利用非布植方式形成半導體組件的方法，其特征是該硅玻璃層是可為磷硅玻璃，以便在該半導體基底內形成N型信道。
7.根據(jù)權利要求1所述的利用非布植方式形成半導體組件的方法，其特征是該硅玻璃層是可為硼硅玻璃，以便在該半導體基底內形成P型信道。
8.根據(jù)權利要求1所述的利用非布植方式形成半導體組件的方法，其特征是該高溫熱制程是可使用高溫爐或快速熱制程。
9.根據(jù)權利要求1所述的利用非布植方式形成半導體組件的方法，其特征是該高溫熱制程的溫度約為750℃左右。
10.根據(jù)權利要求1所述的利用非布植方式形成半導體組件的方法，其特征是在形成淺離子摻雜區(qū)域及深離子摻雜區(qū)域的步驟后，更包括一去除該硅玻璃層的步驟。
全文摘要
本發(fā)明公開一種利用非布植方式形成半導體組件的方法，其是在一基底表面形成柵極堆棧結構后，利用沉積與蝕刻技術在柵極堆棧結構兩側形成側壁結構，接著在半導體上沉積一硅玻璃層，再利用高溫熱制程，將硅玻璃層中的離子驅入半導體基底中，以在基底內形成淺、深離子摻雜區(qū)域，此即作為淺摻雜漏極(LDD)與源極/漏極結構。本發(fā)明是可有效減少制作晶體管的步驟，并可提高接面品質；且由于其所形成的接面較淺，故可符合組件微小化與高積集度的要求。
文檔編號H01L21/02GK1501460SQ0214871
公開日2004年6月2日 申請日期2002年11月15日 優(yōu)先權日2002年11月15日
發(fā)明者金平中 申請人:上海宏力半導體制造有限公司