專利名稱：多位存儲單元及其制造方法
技術領域：
本發(fā)明涉及一種存儲單元，特別涉及一種具有多位的存儲單元的制造方法與構造，可有效增加單位面積下的存儲單元密度，達到節(jié)省成本的目的。
背景技術：
近十年來，在非揮發(fā)性內存的領域中，許多技術即在研發(fā)如何利用電子的方式達到重復讀寫及抹除(erase)的功能，而高容量、低耗電量等也都是產業(yè)界所努力研發(fā)的目標。其中，閃存(Flash Memory)中，是以一個單一存儲單元(cell)作為內存的單位位，它不但可以用電子的方式達到讀寫的功能，甚至可以在同一時間內抹除一大片內存的空間(sector or page)，所以閃存不僅具備有讀取速度較快的優(yōu)點，還有低耗電量的絕對優(yōu)勢，因此，閃存是目前半導體產業(yè)中非常重要的組件之一。
對半導體廠及消費使用者來說，降低存儲單元的成本花費都是一項重要的關鍵，而減少存儲單元的位成本的方法，通常是利用降低存儲單元的尺寸以增加單位面積的存儲單元的密度。
請參考圖1a，圖1a為現(xiàn)有的閃存存儲單元的程序化示意圖。
當現(xiàn)有的閃存欲進行程序化動作時，系于控制突狀基底105上施加高電壓，電子即從硅基底101的源極101a穿過突狀基底氧化層102進入浮動突狀基底103。
請參考圖1b，圖1b現(xiàn)有的閃存存儲單元的抹除示意圖。
當現(xiàn)有的閃存欲進行抹除動作時，于控制突狀基底105上施加低電壓或不施電壓，在硅基底101的漏極101b施加高電壓，電子即從浮動突狀基底103穿過突狀基底氧化層102回到的源極101a。
由此可知，現(xiàn)有的閃存一次僅可進行一組數(shù)據(jù)的程序化或抹除；由此可知，整個閃存具有的存儲單元數(shù)量，即為每次最多可同時進行數(shù)據(jù)程序化或抹除的處理數(shù)據(jù)組數(shù)。
在美國專利第6011725號專利中，Eitan等人提出一種二位非揮發(fā)性電子的可抹除式半導體存儲單元(Two bit non-volatile electrically erasableand programmable semiconductor memory cell utilizing asymmetricalcharge trapping)，也就是此種非揮發(fā)性EEPROM可以在二個區(qū)塊中分別儲存數(shù)據(jù)。
一個存儲單元具有二個區(qū)塊分別儲存數(shù)據(jù)，表示一個存儲單元可處理二組數(shù)據(jù)的程序化或抹除，因此，閃存每次最多可同時進行數(shù)據(jù)程序化或抹除的處理數(shù)據(jù)組數(shù)，即為整個閃存具有的存儲單元數(shù)量的兩倍。

發(fā)明內容
本發(fā)明的目的在于提供一種多位存儲單元及其制造方法，增加可處理數(shù)據(jù)的位數(shù)，提高內存的數(shù)據(jù)儲存量。
根據(jù)上述目的，本發(fā)明提供一種多位存儲單元的制造方法，包括下列步驟提供一半導體基底，該半導體基底上形成有一半導體基底及一硬罩幕層；以硬罩幕層為罩幕，對半導體基底進行離子植入以形成一離子植入?yún)^(qū)；于硬罩幕側壁形成一第一間隙壁；以硬罩幕及第一間隙壁為罩幕，非等向性蝕刻半導體基底以露出半導體基底表面；于半導體基底及第一間隙壁的側壁形成一第二間隙壁；以硬罩幕及第二間隙壁為罩幕非等向性蝕刻半導體基底以形成一開口，并去除第二間隙壁；于半導體基底上形成一離子摻入層，非等向性蝕刻摻入離子層以在半導體基底側壁形成一第三間隙壁，且摻入離子層會填滿開口；及去除硬罩幕層及第一間隙壁后，于半導體基底上順應性形成一氧-氮-氧化物層。
根據(jù)上述目的，本發(fā)明再提供一種多位存儲單元的制造方法，包括下列步驟提供一半導體基底，半導體基底上形成有一半導體基底及一硬罩幕層；以硬罩幕層為罩幕，對半導體基底進行離子植入以在半導體基底上形成一離子植入?yún)^(qū)；于半導體基底及硬罩幕層表面上順應性形成一第一絕緣層；非等向性蝕刻第一絕緣層以在硬罩幕層側壁形成一第一間隙壁；以硬罩幕層及第一間隙壁為罩幕，非等向性蝕刻半導體基底至露出半導體基底表面；于形成有硬罩幕、第一間隙壁、半導體基底的半導體基底表面上順應性形成一第二絕緣層；非等向性蝕刻第二絕緣層以在半導體基底及第一間隙壁的側壁形成一第二間隙壁；以硬罩幕層及第二間隙壁為罩幕，非等向性蝕刻半導體基底以在半導體基底上形成一開口，并去除開第二間隙壁；于半導體基底上形成一摻入離子層，非等向性蝕刻摻入離子層以在半導體基底側壁形成一第三間隙壁，且開口填滿有摻入離子層；去除硬罩幕層及該第一間隙壁；及于半導體基底上順應性形成一氧-氮-氧化物層。
根據(jù)上述目的，本發(fā)明另提供一種多位存儲單元，包括一半導體基底；一突狀基底，形成于半導體基底上；一離子植入?yún)^(qū)，位于突狀基底的頂部兩側；一間隙壁，形成于突狀基底的側壁；一摻入離子區(qū)，位于半導體基底，且摻入離子區(qū)露出于半導體基底表面；及一氧-氮-氧化物層，順應性形成于突狀基底、間隙壁、露出表面的摻入離子區(qū)及半導體基底的表面上。
為使本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明如下。


圖1a為現(xiàn)有的閃存存儲單元的程序化示意圖。
圖1b為現(xiàn)有的閃存存儲單元的抹除示意圖。
圖2a-2n為本發(fā)明的多位存儲單元的制造流程示意圖。
圖3本發(fā)明的多位存儲單元的切面示意圖。
標號說明201--半導體基底； 202--突狀基底；203--硬罩幕層；203a--硬罩幕層；204、204a--離子植入?yún)^(qū)；205--第一絕緣層；205a--第一間隙壁； 206--第二絕緣層；206a--第二間隙壁； 207--開口；208--離子摻入層； 208a--第三間隙壁；208b--離子摻入?yún)^(qū)； 209--氧-氮-氧化物層。
具體實施例方式
請參考圖2a-2n，本發(fā)明的多位存儲單元的制造流程示意圖。
請參考圖2a，首先，提供一半導體基底201，并在半導體基底201上形成一硬罩幕層203，且半導體基底201具有源漏極(未顯示)。其中，半導體基底201例如為磊晶硅層或多晶硅層；如果以硼(B)離子對多晶硅層進行植入，則成為P型多晶硅層，也就是P型突狀基底；如果以砷(As)離子或磷(P)離子對多晶硅層進行植入，則成為N型多晶硅層，也就是N型突狀基底。
請參考圖2b，依序對硬罩幕層203進行微影及蝕刻步驟以形成硬罩幕層203a，硬罩幕層203a具有開口以露出半導體基底201的表面；接著，以硬罩幕層203a為罩幕，對半導體基底201進行離子植入步驟。
請參考圖2c，對半導體基底201進行離子植入步驟之后，即在露出表面的半導體基底201上形成一離子植入?yún)^(qū)204。其中，如果半導體基底201為P型多晶硅層的話，則離子植入?yún)^(qū)204為砷離子植入?yún)^(qū)或磷離子植入?yún)^(qū)；如果半導體基底201為N型多晶硅層的話，則離子植入?yún)^(qū)204為硼離子植入?yún)^(qū)。
請參考圖2d，接下來，于露出表面的半導體基底201、離子植入?yún)^(qū)204及硬罩幕層203a上順應性形成一第一絕緣層205。
請參考圖2e，然后，對第一絕緣層205進行非等向性蝕刻，以在硬罩幕層203a的側壁形成第一間隙壁205a。
請參考圖2f，以硬罩幕層203a及第一間隙壁205a為罩幕，非等向性蝕刻半導體基底201一既定深度，以形成突狀基底202，且突狀基底202的頂部表面兩端會形成一離子植入?yún)^(qū)204a。
請參考圖2g，接著，于露出表面的半導體基底201、突狀基底202、硬罩幕203a、離子植入?yún)^(qū)204a及第一間隙壁205a上順應性形成一第二絕緣層206。
請參考圖2h，對第二絕緣層206進行非等向性蝕刻，以在第一間隙壁205a及突狀基底202的側壁形成一第二間隙壁206a。其中，第二間隙壁206a的材質與第一間隙壁205a不同；且第二間隙壁206a的材質的蝕刻速率大于第一間隙壁205a的材質。
請參考圖2i，接下來，以硬罩幕層203a及第二間隙壁206a為罩幕，對半導體基底201進行非等向性蝕刻，以在半導體基底201形成開口207。然后，將第二間隙壁206a去除，如圖2j所示。
請參考圖2k，于形成有突狀基底202、硬罩幕203a、離子植入?yún)^(qū)204a、第一間隙壁205a及具有開口207的半導體基底201上順應性形成一摻入離子層208，摻入離子層208會覆蓋在半導體基底201及其上所形成的組件上，并且會填滿開口207。
請參考圖21，對摻入離子層208進行非等向性蝕刻以露出半導體基底201的表面，并且會在突狀基底202的側壁上形成一第三間隙壁208a；同時，開口207中會被摻入離子層208填滿以形成摻入離子區(qū)208b。其中，如果半導體基底201為P型多晶硅層的話，則摻入離子層208則例如是砷離子植入?yún)^(qū)或磷離子植入?yún)^(qū)；如果半導體基底201為N型多晶硅層的話，摻入離子層208則例如是硼離子植入?yún)^(qū)。
植入離子區(qū)204與摻入離子層208所值入的離子不一定要相同，但是植入離子后的特性相同；換句話說，當半導體基底201為P型多晶硅層的話，植入離子區(qū)204為N型，摻入離子層208亦為N型；當半導體基底201為N型多晶硅層的話，植入離子區(qū)204為P型，摻入離子層208亦為P型。
請參考圖2m，接著，去除硬罩幕層203a及第一間隙壁205a。
請參考圖2n，然后，在半導體基底201、摻入離子區(qū)208b、突狀基底202、植入離子區(qū)204a及第三間隙壁208a露出的表面上順應性形成一氧-氮-氧化物(ONO)層209；如此一來，即形成具有多位存儲單元的存儲單元。
請參考圖3，圖3為本發(fā)明的多位存儲單元的切面示意圖。因為在半導體基底201及突狀基底202上形成數(shù)個與突狀基底202不同特性的植入離子區(qū)204a、第三間隙壁208a及摻入離子區(qū)208b的緣故，同時配合氧-氮-氧化物層209的形成，即可形成多個具有突狀基底結構及源漏極結構的存儲單元B。例如圖3的一實施例所示，共可形成具有10個存儲單元B的存儲單元，提高了儲存數(shù)據(jù)的容量。
由上述內容可知，根據(jù)本發(fā)明所提供的多位存儲單元及制造方法，只要在半導體基底上形成數(shù)個與半導體基底不同特性的離子摻雜區(qū)即可增加存儲單元的數(shù)量，有效增加存儲單元單位面積下的存儲單元的密度，提高單位時間內的數(shù)據(jù)處理量，進而可達到降低制造成本的目的。
雖然本發(fā)明已以較佳實施例公開如上，然其并非用以限定本發(fā)明，任何本領域普通技術人員，在不脫離本發(fā)明的精神和范圍內，當可作等效變化與修改，因此本發(fā)明的保護范圍以權利要求為準。
權利要求
1.一種多位存儲單元的制造方法，其特征在于，包括下列步驟提供一半導體基底，該半導體基底上形成有一半導體基底及一硬罩幕層；以該硬罩幕層為罩幕，對該半導體基底進行離子植入以形成一離子植入?yún)^(qū)；于該硬罩幕側壁形成一第一間隙壁；以該硬罩幕及該第一間隙壁為罩幕，非等向性蝕刻該半導體基底以露出該半導體基底表面；于該半導體基底及該第一間隙壁的側壁形成一第二間隙壁；以該硬罩幕及該第二間隙壁為罩幕非等向性蝕刻該半導體基底以形成一開口，并去除該第二間隙壁；于該半導體基底上形成一離子摻入層，非等向性蝕刻該摻入離子層以在該半導體基底側壁形成一第三間隙壁，且該摻入離子層會填滿該開口；及去除該硬罩幕層及該第一間隙壁后，于該半導體基底上順應性形成一氧-氮-氧化物層。
2.如權利要求1所述的多位存儲單元的制造方法，其特征在于，該半導體基底為多晶硅層或磊晶硅層其中之一。
3.如權利要求2所述的多位存儲單元的制造方法，其特征在于，該多晶硅層為P型多晶硅層或P型磊晶硅層其中之一。
4.如權利要求3所述的多位存儲單元的制造方法，其特征在于，該離子植入?yún)^(qū)為砷離子植入?yún)^(qū)或磷離子植入?yún)^(qū)其中之一。
5.如權利要求3所述的多位存儲單元的制造方法，其特征在于，該摻入離子層為摻入砷離子層或摻入磷離子層其中之一。
6.如權利要求2所述的多位存儲單元的制造方法，其特征在于，多晶硅層為N型多晶硅層或N型磊晶硅層其中之一。
7.如權利要求6所述的多位存儲單元的制造方法，其特征在于，該離子植入?yún)^(qū)為硼離子植入?yún)^(qū)。
8.如權利要求6所述的多位存儲單元的制造方法，其特征在于，該摻入離子層為摻入硼離子層。
9.如權利要求1所述的多位存儲單元的制造方法，其特征在于，該第一間隙壁的材質為氮化硅。
10.如權利要求1所述的多位存儲單元的制造方法，其特征在于，該第二間隙壁的材質與該第一間隙壁不同。
11.一種多位存儲單元的制造方法，其特征在于，包括下列步驟提供一半導體基底，該半導體基底上形成有一半導體基底及一硬罩幕層；以該硬罩幕層為罩幕，對該半導體基底進行離子植入以在該半導體基底上形成一離子植入?yún)^(qū)；于該半導體基底及該硬罩幕層表面上順應性形成一第一絕緣層；非等向性蝕刻該第一絕緣層以在該硬罩幕層側壁形成一第一間隙壁；以該硬罩幕層及該第一間隙壁為罩幕，非等向性蝕刻該半導體基底至露出該半導體基底表面；于形成有該硬罩幕、該第一間隙壁、該半導體基底的該半導體基底表面上順應性形成一第二絕緣層；非等向性蝕刻該第二絕緣層以在該半導體基底及該第一間隙壁的側壁形成一第二間隙壁；以該硬罩幕層及該第二間隙壁為罩幕，非等向性蝕刻該半導體基底以在該半導體基底上形成一開口，并去除開第二間隙壁；于該半導體基底上形成一摻入離子層，非等向性蝕刻該摻入離子層以在該半導體基底側壁形成一第三間隙壁，且該開口填滿有該摻入離子層；去除該硬罩幕層及該第一間隙壁；及于該半導體基底上順應性形成一氧-氮-氧化物層。
12.如權利要求11所述的多位存儲單元的制造方法，其特征在于，該半導體基底為多晶硅層或磊晶硅層其中之一。
13.如權利要求12所述的多位存儲單元的制造方法，其特征在于，該多晶硅層為P型多晶硅層或P型磊晶硅層其中之一。
14.如權利要求13所述的多位存儲單元的制造方法，其特征在于，該離子植入?yún)^(qū)為砷離子植入?yún)^(qū)或磷離子植入?yún)^(qū)其中之一。
15.如權利要求13所述的多位存儲單元的制造方法，其特征在于，該摻入離子層為摻入砷離子層或摻入磷離子層其中之一。
16.如權利要求10所述的多位存儲單元的制造方法，其特征在于，該多晶硅層為N型多晶硅層或N型磊晶硅層其中之一。
17.如權利要求16所述的多位存儲單元的制造方法，其特征在于，該離子植入?yún)^(qū)為硼離子植入?yún)^(qū)。
18.如權利要求16所述的多位存儲單元的制造方法，其特征在于，該摻入離子層為摻入硼離子層。
19.如權利要求11所述的多位存儲單元的制造方法，其特征在于，該第一絕緣層為氮化硅層。
20.如權利要求11所述的多位存儲單元的制造方法，其特征在于，該第二絕緣層的材質與該第一絕緣層不同。
21.如權利要求20所述的多位存儲單元的制造方法，其特征在于，該第二絕緣層的蝕刻速率高于該第一絕緣層。
22.一種多位存儲單元，其特征在于，包括一半導體基底；一突狀基底，形成于該半導體基底上；一離子植入?yún)^(qū)，位于該突狀基底的頂部兩側；一間隙壁，形成于該突狀基底的側壁；一摻入離子區(qū)，位于該突狀基底兩側的該半導體基底；及一氧-氮-氧化物層，順應性形成于該突狀基底、該間隙壁、露出表面的該摻入離子區(qū)及該半導體基底的表面上。
23.如權利要求22所述的多位存儲單元，其特征在于，該突狀基底為多晶硅層或磊晶硅層其中之一。
24.如權利要求22所述的多位存儲單元，其特征在于，該突狀基底為P型多晶硅層或P型磊晶硅層其中之一。
25.如權利要求24所述的多位存儲單元，其特征在于，該離子植入?yún)^(qū)為砷離子植入?yún)^(qū)或磷離子植入?yún)^(qū)其中之一。
26.如權利要求24所述的多位存儲單元，其特征在于，該間隙壁為砷離子摻入層或磷離子摻入層其中之一。
27.如權利要求24所述的多位存儲單元，其特征在于，該摻入離子區(qū)為摻入砷離子區(qū)或摻入磷離子區(qū)其中之一。
28.如權利要求22所述的多位存儲單元，其特征在于，該突狀基底為N型多晶硅層或N型磊晶硅層其中之一。
29.如權利要求28所述的多位存儲單元，其特征在于，該離子植入?yún)^(qū)為硼離子植入?yún)^(qū)。
30.如權利要求28所述的多位存儲單元，其特征在于，該間隙壁為硼離子摻入層。
31.如權利要求25所述的多位存儲單元，其特征在于，該摻入離子區(qū)為摻入硼離子區(qū)。
32.如權利要求22所述的多位存儲單元，其特征在于，該間隙壁與該摻入離子區(qū)的材料相同。
全文摘要
本發(fā)明涉及一種多位存儲單元，包括一半導體基底；一突狀基底，形成于半導體基底上；一離子植入?yún)^(qū)，位于突狀基底的頂部兩側；一間隙壁，形成于突狀基底的側壁；一摻入離子區(qū)，位于半導體基底，且摻入離子區(qū)露出于半導體基底表面；及一氧－氮－氧化物層，順應性形成于突狀基底、間隙壁、露出表面的摻入離子區(qū)及半導體基底的表面上。
文檔編號H01L21/8239GK1466193SQ0214050
公開日2004年1月7日 申請日期2002年7月5日 優(yōu)先權日2002年7月5日
發(fā)明者賴二琨 申請人:旺宏電子股份有限公司