專利名稱：深亞微米底層無機抗反射層SiON的集成方法
技術(shù)領(lǐng)域：
本發(fā)明屬半導(dǎo)體集成電路制造工藝技術(shù)領(lǐng)域，具體涉及一種深亞微米雙氮化硅淺槽隔離技術(shù)中底層無機抗反射層SiON的集成方法。
隨著器件尺寸的不斷縮小，底層無機抗反射層SiON被運用于有源區(qū)圖形的光刻，見附

圖1.其目的是為消除光在光刻膠和襯底之間的反射，提高光刻圖形質(zhì)量。SiON同時還克服了有機抗反射層所引入的圖形間差異，及刻蝕后CD損失過大等問題。這些特點使SiON被光泛地運用于線寬小于0.18μ以下的圖形光刻技術(shù)中。
但當(dāng)這一抗反射層被運用于雙氮化硅淺槽隔離技術(shù)中時，會引入新的問題。這一問題表現(xiàn)在，當(dāng)完成有源區(qū)圖形定義及淺槽刻蝕之后，這一抗反射層仍然留在有源區(qū)氮化硅層的頂部。這使得之后必須通過化學(xué)機械拋光(CMP)的方法來磨削去除這一抗反射層，即，原來化學(xué)機械拋光(CMP)磨削二氧化硅的時間必須提高，以保證在完成二氧化硅磨削之后去除剩留在有源區(qū)頂部的SiON層。這一增加的磨削時間將使較小有源區(qū)周圍的場保護氮化硅圖形受到侵蝕，從而影響這些較小有源區(qū)周圍淺槽隔離氧化層對有源區(qū)側(cè)壁及邊緣覆蓋的形貌，見附圖2.而這一覆蓋形貌對CMOS器件特性將產(chǎn)生直接的影響，如，管子的亞域值駝峰效應(yīng)，源漏結(jié)漏電特性。
本發(fā)明提出的深亞微米雙氮化硅淺槽隔離技術(shù)中底層無機抗反射層SiON的集成方法，是在場保護氮化硅淀積完成之后，再增加淀積一層SiON，SiON薄膜層可采用等離子增強化學(xué)氣象淀積(PECVD)的方法完成；然后對場保護氮化硅區(qū)域進行光刻及刻蝕，這一刻蝕包括對SiON的刻蝕及場保護氮化硅的刻蝕。在場保護氮化硅區(qū)域光刻及刻蝕完成之后，用反應(yīng)離子刻蝕的方法將有源區(qū)圖形之外的SiON薄膜刻除，從而在場保護氮化硅區(qū)域上形成一層SiON薄膜層。這一場保護氮化硅區(qū)域上的SiON薄膜層與有源區(qū)域上的SiON薄膜層將在之后的化學(xué)機械拋光的工藝過程中被去除。
本發(fā)明中，所述增加淀積的SiON層的厚度可為50nm至150nm。
本發(fā)明的原理是，在場保護氮化硅上淀積一層SiON，如附圖3及附圖4，可以使化學(xué)機械拋光(CMP)工藝首先磨削場保護氮化硅上的SiON，使場保護氮化硅本身受到化學(xué)機械拋光(CMP)工藝磨削的程度減緩，從而避免了小有源區(qū)周圍場保護氮化硅圖形被侵蝕。由于完整圖形的場保護氮化硅的保護作用，位于場保護氮化硅與有源區(qū)之間的二氧化硅被化學(xué)機械拋光(CMP)磨削的程度將減弱。繼而保證有源區(qū)邊緣淺槽隔離氧化層能較好覆蓋有源區(qū)側(cè)壁及邊緣，見附圖5.場保護氮化硅上SiON層厚度的選取應(yīng)根據(jù)雙氮化硅淺槽隔離整體結(jié)構(gòu)而定。這一厚度不能太大，以保證化學(xué)機械拋光(CMP)磨削完二氧化硅及有源區(qū)上SiON后，場保護氮化硅上的SiON沒有剩余，因為這一剩余將使得有源區(qū)圖形被侵蝕的可能性增大，或之后去除所有氮化硅的工藝變得復(fù)雜。同時，這一厚度也不能太薄，以保證場保護氮化硅圖形本身不受到化學(xué)機械拋光(CMP)磨削而侵蝕。
本發(fā)明通過在場保護氮化硅上增加淀積一定厚度的無機抗反射層SiON，可以減緩化學(xué)機械拋光(CMP)工藝對小有源區(qū)周圍場保護氮化硅層的磨削，從而保證場隔離二氧化硅對小有源區(qū)側(cè)壁及邊緣的覆蓋，CMOS管器件特性得以提高，如管子的亞域值駝峰特性及結(jié)漏電特性。
圖4是采用本發(fā)明，完成場保護氮化硅及SiON光刻與刻蝕后淺槽隔離區(qū)與有源區(qū)的剖面示意圖。
圖5是采用本發(fā)明，完成化學(xué)機械拋光(CMP)磨削后淺槽隔離區(qū)與有源區(qū)的剖面示意圖。
標(biāo)號說明其中1是有源區(qū)氮化硅、2是場保護氮化硅、3是有源區(qū)SiON、4是二氧化硅對有源區(qū)邊緣的覆蓋、5是氮化硅、6是淺槽隔離區(qū)、7是SiON、8是場保護SiON。
2.用等離子增強化學(xué)氣象淀積(PECVD)的方法淀積80nm厚的SiON薄膜。
3.光刻有源區(qū)，以形成有源區(qū)圖形。
4.用反應(yīng)離子刻蝕的方法刻除有源區(qū)以外區(qū)域上的氮化硅及氧化層，并完成隔離淺槽的刻蝕。
5.用等離子去膠方法(干法)及腐蝕液方法(濕法)去除光刻膠。
6.用2％的氫氟酸腐蝕硅片60秒.
7.用熱氧化的方法生長一20nm薄層氧化層。
8.用高密度等離子化學(xué)氣象淀積(HDP CVD)的方法淀積450nm厚的二氧化硅，以用來填充隔離淺槽，從而形成隔離區(qū)域的氧化層。
9.用低壓化學(xué)氣象淀積(LPCVD)的方法淀積100nm厚的氮化硅薄膜。
10.用等離子增強化學(xué)氣象淀積(PECVD)的方法淀積一厚度為50nm或150nm的SiON薄膜。
11.光刻場保護氮化硅，以形成場保護氮化硅圖形。
12.用反應(yīng)離子刻蝕的方法刻除場保護氮化硅圖形以外區(qū)域的SiON薄膜。
13.用反應(yīng)離子刻蝕的方法刻除場保護氮化硅圖形以外區(qū)域的氮化硅薄膜。
14.用等離子去膠方法(干法)及腐蝕液方法(濕法)去除光刻膠。
15.用化學(xué)機械拋光(CMP)的方法去除有源區(qū)頂部的二氧化硅層，并去除有源區(qū)氮化硅上的SiON薄膜，及去除場保護氮化硅上的SiON薄層。
16.用腐蝕液的方法去除有源區(qū)及場保護氮化硅區(qū)域的氮化硅薄膜。
權(quán)利要求
1.一種深亞微米雙氮化硅淺槽隔離技術(shù)中底層無機抗反射層SiON的工藝集成方法，其特征在于在場保護氮化硅薄膜淀積完后，另外增加淀積一層SiON薄膜，并在場保護氮化硅區(qū)域光刻及刻蝕完成之后，用反應(yīng)離子刻蝕的方法將有源區(qū)圖形之外的SiON薄膜刻除，從而在場保護氮化硅區(qū)域上形成一層SiON薄膜層。
2.根據(jù)權(quán)利要求1所述的工藝集成方法，其特征在于在場保護氮化硅薄膜上淀積的SiON薄膜層是采用等離子增強化學(xué)氣象淀積的方法完成的。
3.根據(jù)權(quán)利要求1或2所述的工藝集成方法，其特征在于淀積的SiON薄膜層的厚度為50nm至150nm。
全文摘要
本發(fā)明涉及一種深亞微米雙氮化硅淺槽隔離技術(shù)中底層無機抗反射層SiON的集成方法。通過在場保護氮化硅上增加淀積一定厚度的無機抗反射層SiON，減緩化學(xué)機械拋光(CMP)工藝對小有源區(qū)周圍場保護氮化硅層的磨削，從而保證場隔離二氧化硅對小有源區(qū)側(cè)壁及邊緣的覆蓋，使CMOS管器件特性得以提高，如管子的亞域值駝峰特性及結(jié)漏電特性。
文檔編號H01L21/70GK1414621SQ0213719
公開日2003年4月30日 申請日期2002年9月27日 優(yōu)先權(quán)日2002年9月27日
發(fā)明者王煒 申請人:上海華虹(集團)有限公司