專利名稱：形成低介電常數材料的方法及產品的制作方法
技術領域：
本發(fā)明涉及一種半導體材料的制造方法，特別涉及一種形成低介電常數材料的方法及利用此方法所制造的低介電常數材料。
為了有效地降低導線間寄生電容(parasitic capacitance)和元件的RC延遲，內連線的制作過程逐漸使用具有低介電常數(例如k＝2.5-3.0)的有機介電材料等，來取代傳統的二氧化硅以及氮化硅等材料(k例如為4以上)，上述有機介電材料例如為，伸芳香基醚類聚合物(poly(arylene ether)polymer)。
傳統的介質材料(氧化硅)的介電常數約4.2，以有機材料或無機材料都可將介電常數降低。有機材質如FLARE(Allied Signal產制)、PAE-2(Schumacher產制)可以旋轉涂怖方式完成。而無機材質大致上以化學氣相沉積(CVD)方式完成，例如氟玻璃(FSG)。近來，利用甲基硅烷(methyl silane)為原料氣體所沉積的低介電常數層(SiOx(CH3)3-x；BD)，介電常數值僅2.0-2.7，為目前發(fā)展低介電常數層的重要材料之一。然而，此種材料的性質并不穩(wěn)定，其介電常數值容易受到水氣與化學攻擊(如蝕刻、去灰)的影響而上升。
Ravi于美國專利5,807,785說明一種用于金屬線間填溝(gap filling)的二氧化硅三明治層。首先，利用利用四乙基硅硅酸鹽(TEOS)及含氟化合物的電漿輔助化學氣相沉積(PECVD)形成阻障層。接著利用TEOS的次常壓化學氣相沉積(subatmospheric CVD，SACVD)以形成一填溝層。調整兩層的厚度以達到整體介電常數近似于3.6-3.7。
另外，近來aerogel、xerogel、nanoglass等含有微細多孔隙(tinyporosity)的玻璃(二氧化硅)材料，例如在二氧化硅的中摻入碳與氫，亦被當作低介電常數材料使用，其能夠降低金屬內連線之間的寄生電容與RC延遲，進而提升元件之間的傳輸效率。
另外，請參考

圖1a-圖1b，圖1a是常見的形成有低介電常數材料的半導體基底的切面圖，圖1b是常見的于低介電常數材料的半導體基底上形成銅內連線的切面圖。
請參考圖1a，首先，將半導體基底101移至電漿加強型化學氣相沉積反應室之中；接著，供給一氧化二氮(N2O)、硅甲烷(SiH4)、三甲基硅烷((CH3)3SiH)于上述化學氣相沉積反應室，并于攝氏17-400度的溫度下提供大約75W、30-60秒的射頻電源于化學氣相沉積反應室。如此一來，即在半導體基底101的表面上形成一摻有碳(C)與氫(H)的多孔質二氧化硅構成的低介電常數材料層102。其中，半導體基底101上已形成有若干半導體元件(未顯示)與若干層的銅金屬內連線(未顯示)。
請參考圖1b，利用傳統微影制作過程與蝕刻步驟以選擇性蝕穿低介電常數材料層102以形成鑲嵌溝槽103，然后利用電化學沉積形成銅金屬，最后以化學機械研磨法進行銅金屬的平坦化以形成銅內連線104。
由于多重內連線的制作過程是由鑲嵌銅導線的多層介電材料構成，此多層堆疊的結果容易導致多孔隙低介電常數材料的龜裂ck，而且容易產生電荷效應(charglng effect)而導致漏電流，此現象由C-V分析儀測出的平帶電壓(flat band voltage)偏高(例如-76V)得到證實。此是由于提供連續(xù)性射頻電源，使得低介電常數材料的微細孔洞大都為連續(xù)性。
因此，為了使此種材料的應用更臻于完善，實有必要針對上述問題謀求改善之道。

發(fā)明內容
本發(fā)明的目的在于提供一種低介電常數的材料及其制造方法，使能夠降低金屬內連線的寄生電容及改善RC延遲現象，有效提升元件的傳輸速率，并降低應力(stress)與耐沖擊特性，進而防止多層介電材料堆疊產生的龜裂。
根據上述目的，本發(fā)明提供一種形成低介電常數材料的方法，包括下列步驟提供一半導體基底，半導體基底形成有若干半導體元件；將半導基底置于一反應室；提供一硅氧氣體、碳氫氣體及含氧氣體的混合氣體于反應重以形成一低介電常數材料層；及對低介電常數材料層進行電漿硬化處理。
根據上述目的，本發(fā)明再提供一種形成低介電常數材料的方法，包括下列步驟提供一半導體基底，半導體基底形成有若干半導體元件；將半導基底置于一電漿加強型化學氣相沉積反應室；提供一八甲基四硅氧烷、乙烯及氧氣的混合氣體于電漿加強型化學氣相沉積反應室以形成一低介電常數材料層，其中電漿加強型化學氣相沉積反應室的溫度為攝氏0-500度；及以氫氣電漿對低介電常數材料層進行硬化處理。
根據上述目的，本發(fā)明更提供一種低介電常數材料，是由下列步驟所形成提供一半導體基底，半導體基底形成有若干半導體元件；將半導基底置于一反應室；提供一硅氧氣體、碳氫氣體及含氧氣體的混合氣體于反應室以形成一低介電常數材料層；及對低介電常數材料層進行電漿硬化處理。
根據上述目的，本發(fā)明另提供一種低介電常數材料，是由下列步驟所形成提供一半導體基底，半導體基底形成有若干半導體元件；將半導基底置于一電漿加強型化學氣相沉積反應室；提供一八甲基四硅氧烷、乙烯及氧氣的混合氣體于電漿加強型化學氣相沉積反應室以形成一低介電常數材料層，其中電漿加強型化學氣相沉積反應室的溫度為攝氏0-500度；及以氬氣電漿對低介電常數材料層進行硬化處理。
為使本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明如下。
圖2a-圖2b是本發(fā)明的形成低介電常數材料的方法的流程示意圖；圖2c是利用本發(fā)明所制成的低介電常數材料形成的銅內連線的切面圖。
請參考圖2a，首先，提供一半導體基底201，將半導體基底201移至電漿加強型化學氣相沉積(plasma enhanced chemical vapor deposition；PECVD)反應室(chamber)中。其中，半導體基底201上可形成有任何所需的半導體元件(未顯示)與銅金屬內連線(未顯示)，例如MOS或邏輯電路等；半導體基底201例如是硅基底。
接著，提供一混合氣體，混合氣體由硅氧氣體、碳氫氣體及含氧氣體所組成。將混合氣體供給于此電漿加強型化學氣相沉積反應室中，并將電漿加強型化學氣相沉積反應室的溫度設定在攝氏0-450度之間。
混合氣體于電漿加強型化學氣相沉積反應室內與半導體基底201反應后，即在半導體基底201的表面上形成一層摻有碳(C)與氫(H)的多孔性二氧化硅構成的低介電常數材料層202；且低介電常數材料層202的介電常數約為2.4--2.6。其中，硅氧氣體例如是八甲基四硅氧烷(OMCTsoctamethylcyclotetrakissiloxane，)、四甲基四硅氧烷(TMCTstetramethylcyclotetrakissiloxane，)、三甲基硅烷氣體或四甲基硅烷氣體等；碳氫氣體例如是乙烯(C2H4)、乙炔(C2H2)、乙烷(C2H6)或甲烷(CH4)等；含氧氣體例如是氧氣(O2)、臭氧(O3)、一氧化碳(CO)、二氧化碳(CO2)及水氣(H2O)等；載體氣體例如是氖氣(Ne)或氬氣(Ar)。
此種于電漿加強型化學氣相沉積反應室中對半導體基底201進行反應的混合氣體，其中以八甲基四硅氧烷、乙烯及氧氣所組成的混合氣體為最佳。
請參考圖2b，電漿加強型化學氣相沉積反應室的溫度同樣維持在攝氏0-450度之間，然后，以氫氣電漿對低介電常數材料層202進行硬化處理。此一以氫氣電漿對低介電常數材料層202進行硬化處理的步驟，將會使低介電常數材料層202的結構更加穩(wěn)定且具有強化的作用。
請參考圖2c，圖2c是利用本發(fā)明所制成的低介電常數材料形成的銅內連線的切面圖。
利用傳統微影制作過程與蝕刻步驟以選擇性蝕穿低介電常數材料層202以形成鑲嵌溝槽203，然后利用電化學沉積形成銅金屬，最后以化學機械研磨法進行銅金屬的平坦化以形成銅內連線204。
多重內連線是由鑲嵌銅導線的多層介電材料構成，在進行多重疊層的多重內連線的制作過程時，由本發(fā)明所制成的低介電常數材料202不會使多層介電材料堆疊的結果導致多孔性低介電常數材料的龜裂，所以不易因產生電荷效應(charging effect)而導致漏電流。
根據本發(fā)明所提供的形成低介電常數材料的方法，所制造的低介電常數材料的介電常數可達到2.4-2.6，與常見的低介電常數材料的介電常數3.6-3.7相較之下實降低許多，可有效降低金屬內連線之間的寄生電容與RC延遲，進而提升元件之間的傳輸效率。本發(fā)明所制造的低介電常數材料具有良好的機械特性，因此在0.13μm以下的制作過程可有很好的應用。
雖然本發(fā)明已以較佳實施例公開如上，然其并非用以限定本發(fā)明，任何本領域普通技術人員，在不脫離本發(fā)明的精神和范圍內，當可作等效變化，均應屬于本發(fā)明的保護范圍。
權利要求
1.一種形成低介電常數材料的方法，其特征在于，它包括下列步驟提供一半導體基底，并將該半導基底置于一反應室；提供一硅氧氣體、碳氫氣體及含氧氣體的混合氣體于該反應室以形成一低介電常數層；及對該低介電常數層進行電漿硬化處理。
2.如權利要求1所述的形成低介電常數材料的方法，其特征在于所述的反應室為電漿加強型化學氣相沉積反應室。
3.如權利要求1所述的形成低介電常數材料的方法，其特征在于所述的硅氧氣體為八甲基四硅氧烷或四甲基四硅氧烷等其中之一。
4.如權利要求1所述的形成低介電常數材料的方法，其特征在于所述的碳氬氣體為乙烯、乙炔、乙烷、甲烷或其混合物。
5.如權利要求1所述的形成低介電常數材料的方法，其特征在于所述的含氧氣體為氧氣、臭氧、一氧化碳、二氧化碳、水氣或其混合物。
6.如權利要求1所述的形成低介電常數材料的方法，其特征在于所述的反應室的溫度為攝氏0-450度。
7.如權利要求1所述的形成低介電常數材料的方法，其特征在于所述的電漿為氳氣電漿。
8.一種形成低介電常數材料的方法，其特征在于，它包括下列步驟提供一半導體基底，該半導體基底形成有若干半導體元件；將該半導基底置于一電漿加強型化學氣相沉積反應室；提供一八甲基四硅氧烷、乙烯及氧氣的混合氣體于該電漿加強型化學氣相沉積反應室以形成一低介電常數層，其中該電漿加強型化學氣相沉積反應室的溫度為攝氏0-450度；及以氫氣電漿對該低介電常數層進行硬化處理。
9.一種低介電常數材料，其特征在于，該材料由下列步驟所形成提供一半導體基底，半導體基底形成有若干半導體元件；將半導基底置于一反應室；提供一硅氧氣體、碳氫氣體及含氧氣體的混合氣體于反應室以形成一低介電常數材料層；及對低介電常數材料層進行電漿硬化處理。
10.一種低介電常數材料，其特征在于，該材料由下列步驟所形成提供一半導體基底，半導體基底形成有若干半導體元件；將半導基底置于一電漿加強型化學氣相沉積反應室；提供一八甲基四硅氧烷、乙烯及氧氣的混合氣體于電漿加強型化學氣相沉積反應室以形成一低介電常數材料層，其中電漿加強型化學氣相沉積反應室的溫度為攝氏0-500度；及以氬氣電漿對低介電常數材料層進行硬化處理。
全文摘要
本發(fā)明涉及一種形成低介電常數材料的方法，首先，提供一半導體基底，半導體基底形成有若干半導體元件，并將半導基底置于一反應室；接著，提供一硅氧氣體、碳氫氣體及含氧氣體的混合氣體于反應室中以形成一低介電常數材料層，然后，對低介電常數材料層進行電漿硬化處理。本發(fā)明能夠降低金屬內連線的寄生電容及改善RC延遲現象，有效提升元件的傳輸速率，并降低應力(stress)與耐沖擊特性，進而防止多層介電材料堆疊產生的龜裂。
文檔編號H01L21/31GK1464536SQ0212434
公開日2003年12月31日 申請日期2002年6月19日 優(yōu)先權日2002年6月19日
發(fā)明者包天一, 柯忠祁, 黎麗萍, 章勛明 申請人:臺灣積體電路制造股份有限公司