專利名稱：降低高功率晶體管導(dǎo)通電阻的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種降低高功率晶體管導(dǎo)通電阻的方法，特別涉及在高功率晶體管晶圓制程中生長壘晶層時，再生長一層壘晶層，適當(dāng)控制其濃度及厚度，即可大大降低整體導(dǎo)通電阻，增加組件導(dǎo)電性，提高組件操作速度，同時提高產(chǎn)品合格率，降低成本。
背景技術(shù)：
由半導(dǎo)體制成的雙載子晶體管或金屬氧化物半導(dǎo)體晶體管(Metal oxide-semiconductor transistor，以下簡稱MOS)，為提高其速度降低熱電子效應(yīng)，提高生產(chǎn)能力，目前都在朝降低整體結(jié)構(gòu)中的電阻值的方向努力。一般高功率晶體管在制程中因半導(dǎo)體組件的積集度愈來愈高，因此消耗大量電力所產(chǎn)生的熱相對增加，使組件的穩(wěn)定性與可靠性降低，且對于彼此間摻雜不同材質(zhì)結(jié)合而構(gòu)成的結(jié)構(gòu)，其間的電阻率非?？捎^，因此有必要降低上述電阻以提高產(chǎn)品質(zhì)量。
如圖1所示，用晶圓制造一般功率晶體管時，其電阻抗大致來自(1)襯底電阻Rsub、(2)壘晶層電阻Repi、(3)接面電阻Rj、(4)信道電阻Rch、及(5)導(dǎo)線間的阻抗Rm。在生產(chǎn)制造時降低任何一種阻抗均可降低電阻率，例如襯底電阻Rsub，可將襯底(例如硅)經(jīng)高濃度的摻雜即可降低其電阻率。阻抗Rm，因單元晶胞的積集度到一定程度時，金屬線寬無法按MOS比例加以縮減(將使導(dǎo)線阻抗上升)，因此用兩層、三層金屬層設(shè)計(jì)來降低導(dǎo)線間電阻率。信道電阻Rch，半導(dǎo)體組件積集度越高，組件越小，相對信道長度越短，半導(dǎo)體響應(yīng)速度越快，但信道不能無限制縮短，這將造生漏電流及擊穿電壓的損失，解決的辦法大都采用輕微摻雜技術(shù)。接面電阻Rj，為半導(dǎo)體阱區(qū)與壘晶層接面附近的電阻，當(dāng)單元晶胞積集度提高，或阱區(qū)深度太深時，會造成在阱區(qū)接面附近的壘晶層范圍縮小，從而使接面電阻Rj急劇上升。壘晶層電阻Repi，一般而言，對于高擊穿電壓的功率組件，其導(dǎo)通電阻約有百分之七十五的比例為壘晶層電阻，因此降低壘晶層的電阻率可大大改進(jìn)整體總阻抗，同時降低熱流效應(yīng)、提高組件操作速度。過去的作法大都使用高濃度的壘晶硅襯底作為接地的板面，上面經(jīng)熱生長一低濃度摻雜的壘晶層以達(dá)到組件所需要的耐擊穿電壓，但這種作法使高擊穿電壓的功率組件有相當(dāng)大的導(dǎo)通阻抗，在這種情況下，只能放大組件面積尺寸，以降低導(dǎo)通阻抗，這種改善方式又會增加成本。
為降低導(dǎo)通阻抗的缺陷，本發(fā)明方法是在生產(chǎn)過程中，改進(jìn)電阻率相當(dāng)高的壘晶層電阻的缺陷，同時考慮擊穿電壓及組件尺寸以提高產(chǎn)品合格率，進(jìn)一步降低生產(chǎn)成本。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種利用壘晶設(shè)計(jì)降低高功率晶體管導(dǎo)通電阻的方法。
本發(fā)明的另一目的是提供一種在壘晶層上方再生長一再生壘晶層以降低電阻率的、利用壘晶設(shè)計(jì)降低高功率晶體管導(dǎo)通電阻的方法。
本發(fā)明的再一目的是提供一種采用平面式制程以降低總電阻率的、利用壘晶層設(shè)計(jì)降低高功率晶體管導(dǎo)通電阻的方法。
為實(shí)現(xiàn)上述目的，本發(fā)明提供一種降低高功率晶體管導(dǎo)通電阻的方法，包括如下步驟a.在晶圓上的具有一高濃度摻雜的襯底上生長一壘晶層，在襯底及壘晶層間再生長一層再生壘晶層，該再生壘晶層具適當(dāng)?shù)臐舛燃皳诫s度；b.在壘晶層上方沉積氧化層及阻絕層，確保隔離；c.以離子植入形成P-半導(dǎo)體區(qū)及N+半導(dǎo)體區(qū)；d.以光罩、微影去除光阻制成閘級氧化層及復(fù)晶硅層，再于其上沉積硼磷玻璃；e.刻蝕接觸窗口以便金屬化制程；f.進(jìn)行金屬化及電路與組件間的保護(hù)層制程。
在上述襯底和壘晶層之間的再生壘晶層可降低壘晶層電阻率，其可以是單層或多層。
在本發(fā)明的晶圓制程中，在晶圓上生長一層壘晶層時，再生長一層再生壘晶層，該再生壘晶層的厚度約為5μm～10μm，而其濃度約為其上壘晶層的1.5倍～3倍，由于壘晶層經(jīng)重?fù)诫s使得期間的壘晶層電阻率大幅度降低，相對整體晶圓的總導(dǎo)通電阻顯著降低，可提高導(dǎo)電性，同時串聯(lián)電阻降低，可提高組件操作速度、降低電力損耗。本發(fā)明采用平面式制程，可改進(jìn)溝渠式制程易發(fā)生短路或漏電流的缺點(diǎn)，減少功率消耗及增加產(chǎn)品合格率，可大大地提高裝置的品質(zhì)和可靠性。


圖1是現(xiàn)有技術(shù)中具有電阻率的晶圓的示意圖；圖2是本發(fā)明單一晶圓制作示意圖；圖3是本發(fā)明與現(xiàn)有技術(shù)的電流電壓特性曲線的測量數(shù)據(jù)比較圖。
具體實(shí)施例方式
如圖2所示，在本發(fā)明中，單一晶圓1具有一高濃度摻雜的襯底硅11，其上生長一層低濃度摻雜的壘晶層12，在襯底11與壘晶層12之間生長一層再生壘晶層13，其摻雜濃度約為壘晶層12的1.5倍至3倍，而其厚度約在5μm～10μm之間。在壘晶層12上方再形成氧化層及信道阻絕層(圖中未示)，以確保隔離效果。在壘晶層內(nèi)以離子植入法趨入形成P-的半導(dǎo)體區(qū)域(P阱)14，再去除光罩，以熱擴(kuò)散法摻雜即形成P+接點(diǎn)。在P阱內(nèi)以離子植入法植入形成N+半導(dǎo)體區(qū)域15；去除光罩，生長門極氧化層16，以隔絕組件信道與門極；門極氧化層16上方沉積一復(fù)晶硅層17，并對其摻雜改變復(fù)晶硅的電阻率；接著在復(fù)晶硅門極上沉積一層硼磷硅玻璃(BPSG)作為介電層；并進(jìn)行各接觸窗口的微影制程，將接觸窗口的圖案轉(zhuǎn)移到光阻上，接著利用這層光阻以刻蝕方式將未受光阻保護(hù)遮掩的部分徹底清除，并去除光阻。接著，進(jìn)入鋁合金18的金屬化及保護(hù)電路與組件間的保護(hù)層19制程。
如前所述，本發(fā)明是在單一晶圓的制程中，在硅晶圓上生長一層單晶硅壘晶層時，再生長一層再生壘晶層，其濃度約為其上壘晶層的1.5倍～3倍，而其厚度約在5μm～10μm之間，由于其摻雜濃度比襯底小，而比一般壘晶層高，因此可大大降低壘晶層電阻率。圖3所示是本發(fā)明與現(xiàn)有技術(shù)電流電壓特性曲線的測量數(shù)據(jù)比較圖，其中，下方斜線為一般未加再生壘晶層，其電壓-電流斜率為7.62610-6，上方斜線為本發(fā)明增加一層再生壘晶層，其電壓-電流斜率為9.9441×10-6。圖3所示數(shù)據(jù)可知，本發(fā)明的確可以大大降低電阻率約30％，對于整體總電阻率更可發(fā)揮最大的減低功效，同時提高傳導(dǎo)速度，提高產(chǎn)品合格率。本發(fā)明采用的平面式制程還可降低溝渠式制程所形成的阻抗，應(yīng)注意的是，本發(fā)明的再生壘晶層的濃度及厚度必須適當(dāng)?shù)目刂?，以避免過薄或太厚所帶來的問題，同時該壘晶層不限制單層，也可分為兩層、三層，其濃度及厚度也需要適當(dāng)控制。
綜上所述，本發(fā)明利用壘晶設(shè)計(jì)降低高功率晶體管導(dǎo)通電阻的方法，利用制程中再生長一再生壘晶層，的確可大大降低壘晶層電阻率，同時具有產(chǎn)業(yè)上利用價值。凡按本發(fā)明的內(nèi)容所做的簡易設(shè)計(jì)或變更，均包含在本發(fā)明范圍內(nèi)。
權(quán)利要求
1.一種降低高功率晶體管導(dǎo)通電阻的方法，包括如下步驟a.在晶圓上的具有一高濃度摻雜的襯底上生長一壘晶層，在襯底及壘晶層間再生長一層再生壘晶層，該再生壘晶層具適當(dāng)?shù)臐舛燃皳诫s度；b.在壘晶層上方沉積氧化層及阻絕層，確保隔離；c.以離子植入形成P-半導(dǎo)體區(qū)及N+半導(dǎo)體區(qū)；d.以光罩、微影去除光阻制成閘級氧化層及復(fù)晶硅層，再于其上沉積硼磷玻璃；e.刻蝕接觸窗口以便金屬化制程；f.進(jìn)行金屬化及電路與組件間的保護(hù)層制程。
2.如權(quán)利要求1所述的方法，其中在襯底和壘晶層之間的再生壘晶層可降低壘晶層電阻率，其可以是單層或多層。
全文摘要
本發(fā)明提供一種降低高功率晶體管導(dǎo)通電阻的方法，特別指一種在晶圓制程中，在晶圓上生長一層壘晶層時，再生長一層再生壘晶層，該再生壘晶層的厚度約為5μm～10μm，而其濃度約為其上壘晶層的1.5倍～3倍，由于壘晶層經(jīng)重?fù)诫s使得期間的壘晶層電阻率大幅度降低，相對整體晶圓的總導(dǎo)通電阻顯著降低，可提高導(dǎo)電性，同時串聯(lián)電阻降低，可提高組件操作速度、降低電力損耗。本發(fā)明采用平面式制程，可改進(jìn)溝渠式制程易發(fā)生短路或漏電流的缺點(diǎn)，減少功率消耗及增加產(chǎn)品合格率，可大大地提高裝置的品質(zhì)和可靠性。
文檔編號H01L21/02GK1464539SQ02122490
公開日2003年12月31日 申請日期2002年6月5日 優(yōu)先權(quán)日2002年6月5日
發(fā)明者簡鳳佐, 涂高維, 蘇世宗, 董正暉, 李銘欽, 簡鐸欽 申請人:華瑞股份有限公司