專利名稱：電熔絲、電阻與晶體管的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電熔絲、電阻與晶體管的制造方法。
背景技術(shù)：
一般來說隨著半導(dǎo)體工藝的微小化以及復(fù)雜度的提高，半導(dǎo)體元件也變得更容易 受各式缺陷或雜質(zhì)所影響，因此在制作金屬連線、二極管或晶體管元件之外，還會額外在集 成電路中形成一些可熔斷的連接線(fusible links)，也就是電熔絲(efuse)，以確保集成 電路的可利用性。電熔絲包含陽極、陰極、及電熔絲本體。通常在陽極和陰極上，各電連接 有多個金屬插塞，而電熔絲本體是由多晶硅層和金屬硅化物層所形成。而為了提升晶體管的操作效率，在半導(dǎo)體產(chǎn)業(yè)中，目前是利用金屬做為晶體管柵 極，金屬柵極具有低的電阻與無空乏效應(yīng)等優(yōu)點(diǎn)，可以改善傳統(tǒng)柵極使用高電阻的多晶硅 材料所造成的操作效能不佳，其通常是使用后柵極(gate-last)工藝制造。另外，在集成電路中，常需要加入電阻等其它電路元件的設(shè)置，來做穩(wěn)壓或濾雜訊 等功能。而電阻其主體一般來說亦是利用多晶硅、摻雜區(qū)或金屬氧化物來制作。綜上論述，由于集成電路工藝的高復(fù)雜度以及各式元件產(chǎn)品的高精密性，因此在 追求良率的不斷提升時，除了嘗試改良工藝技術(shù)之外，對工藝整合的需求亦是相當(dāng)重要的 一環(huán)，以減少工藝步驟并同時提升生產(chǎn)效率。因此，發(fā)展一種制作金屬柵極、電阻以及電熔 絲的整合工藝，是現(xiàn)今十分重要的課題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種電熔絲、電阻與晶體管的制造方法。首先提供基底，然 后形成晶體管柵極、電阻和電熔絲于基底上，且晶體管柵極、電阻、電熔絲均具有第一介電 層、多晶硅層、硬掩模，之后形成源極/漏極摻雜區(qū)于晶體管柵極旁的基底中，接著去除電 阻以及電熔絲中的硬掩模，然后進(jìn)行金屬硅化工藝，形成金屬硅化層于源極/漏極摻雜區(qū)、 電阻上以及電熔絲上，再形成平坦化的第二介電層覆蓋基底，并曝露出晶體管柵極的多晶 硅層、電阻和電熔絲，之后移除晶體管柵極中的多晶硅層，以形成凹槽，最后形成金屬層填 滿凹槽。根據(jù)本發(fā)明的另一優(yōu)選實施例，本發(fā)明提供一種電熔絲、電阻與晶體管的制造方 式，首先提供基底，接著形成晶體管柵極、電阻和電熔絲于基底上，且晶體管柵極、電阻、電 熔絲均具有第一介電層、多晶硅層、硬掩模，然后形成源極/漏極摻雜區(qū)于晶體管柵極旁的 基底中，再形成第一金屬硅化層于源極/漏極摻雜區(qū)，之后形成第二介電層覆蓋基底、晶體 管柵極、電阻、電熔絲和源極/漏極摻雜區(qū)，接著平坦化第二介電層，并曝露出晶體管柵極 的多晶硅層、電阻的多晶硅層和電熔絲的多晶硅層，之后移除晶體管柵極中曝露的多晶硅 層，以形成凹槽，然后形成金屬層填滿凹槽，最后形成金屬層之后，形成第二金屬硅化層于 電阻以及電熔絲上。為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉本發(fā)明的優(yōu)選實施例，并配合附圖，作詳細(xì)說明如下。


圖1至圖6繪示的是根據(jù)本發(fā)明的第一優(yōu)選實施例的電熔絲、電阻與晶體管的制 造方式的示意圖。圖7至圖11繪示的是根據(jù)本發(fā)明的第二優(yōu)選實施例的電熔絲、電阻與晶體管的制 造方式的示意圖。附圖標(biāo)記說明10:基底14:介電層18 蓋層22:多晶硅層型多晶硅柵極30:電阻34:間隙壁40、50:圖案化掩模44、441 金屬硅化物層48:層間介電層56 柵極金屬層301:電阻結(jié)構(gòu)
12 淺溝槽隔離 16 高介電材料層 20,54 功函數(shù)層 24 硬掩模 28 :P型多晶硅柵極 32 電熔絲
36、38 源極漏極摻雜區(qū) 42 金屬硅化物阻擋層 46 蝕刻停止層 52 凹槽
261,281 金屬柵極晶體管 321 電熔絲結(jié)構(gòu)
具體實施例方式圖1至圖6繪示的是根據(jù)本發(fā)明的第一優(yōu)選實施例的電熔絲、電阻與晶體管的制 造方式的示意圖。首先，如圖1所示，提供基底10，具有N型晶體管區(qū)N、P型晶體管區(qū)P、電 阻區(qū)R以及電熔絲區(qū)F，而在N型晶體管區(qū)N、P型晶體管區(qū)P、電阻區(qū)R以及電熔絲區(qū)F中 則分別設(shè)有淺溝槽隔離12。接著在N型晶體管區(qū)N、P型晶體管區(qū)P、電阻區(qū)R以及電熔絲區(qū)F上依序形成介 電層14和高介電材料層16，之后形成蓋層18于N型晶體管區(qū)N、電阻區(qū)R以及電熔絲區(qū)F 上。然后，全面形成功函數(shù)層20，例如，氮化鈦，在N型晶體管區(qū)N、電阻區(qū)R以及電熔絲區(qū)F 的蓋層18上以及P型晶體管區(qū)P的高介電材料層16上，之后，利用圖案化掩模(未示出) 將位于電阻區(qū)R以及電熔絲區(qū)F上的功函數(shù)層20移除。然后，全面形成多晶硅層22以及 硬掩模M層依序覆蓋N型晶體管區(qū)N和P型晶體管區(qū)P的功函數(shù)層20、電阻區(qū)R以及電熔 絲區(qū)F的蓋層18。如圖2所示，接著圖案化硬掩模層24、多晶硅層22、功函數(shù)層20、蓋層18、高介電 材料層16以及介電層14，以于N型晶體管區(qū)N形成N型多晶硅柵極沈，在P型晶體管區(qū)P 形成P型多晶硅柵極觀，在電阻區(qū)R形成電阻30，在電熔絲區(qū)F形成電熔絲32。然后，在N 型多晶硅柵極26、P型多晶硅柵極28、電阻30及電熔絲32的側(cè)壁分別形成間隙壁34。間 隙壁34可以為單層或是多層間隙壁，在本發(fā)明中以多層間隙壁為例。之后，在N型多晶硅 柵極沈和P型多晶硅柵極28旁的基底10中，各形成源極漏極摻雜區(qū)36、38。此外，本實施例又可結(jié)合應(yīng)變硅技術(shù)，而于N型晶體管或P型晶體管的源極漏極摻雜區(qū)36、38中分別設(shè) 置用來提供伸張或壓縮應(yīng)力的外延層，例如在P型多晶硅柵極觀旁的源極漏極摻雜區(qū)38 中，可以選擇性地形成硅化鍺外延層。然后，形成圖案化掩模40，例如光致抗蝕劑，在N型晶體管區(qū)N、P型晶體管區(qū)P、電 阻區(qū)R以及電熔絲區(qū)F，并且曝露出電阻30和電熔絲32，接著去除電阻30和電熔絲32上 的硬掩模層24，以曝露出電阻30的多晶硅層22和電熔絲32的多晶硅層22。如圖3所示，在去除圖案化掩模40之后，再形成圖案化的金屬硅化物阻擋層42覆 蓋電阻區(qū)R以及電熔絲區(qū)F，并且曝露出電阻30的多晶硅層22的兩端以及電熔絲32的多 晶硅層22的上表面。然后進(jìn)行金屬硅化工藝，以分別形成金屬硅化物層44于源極/漏極 摻雜區(qū)36、38、電阻30的多晶硅層22的兩端以及電熔絲34的多晶硅層22的上表面。如圖4所示然后全面地形成蝕刻停止層46，例如氮化硅層，順應(yīng)地覆蓋基底10、金 屬硅化物阻擋層42、N型多晶硅柵極^KP型多晶硅柵極28、電阻30及電熔絲32。然后，再 形成層間介電層48覆蓋蝕刻停止層46，之后再平坦化層間介電層48至曝露出N型多晶硅 柵極26的多晶硅層22、P型多晶硅柵極28的多晶硅層22、電阻30的多晶硅層22和金屬 硅化物層44以及電熔絲32上的金屬硅化物層44。其中，平坦化層間介電層48的方式可利 用化學(xué)機(jī)械拋光，并且本實施例在平坦化層間介電層48的同時，會分別把N型多晶硅柵極 26和P型多晶硅柵極觀中的硬掩模層M —起去除。如圖5所示，在層間介電層48上，形成圖案化掩模50覆蓋電阻區(qū)R以及電熔絲區(qū) F，曝露出N型多晶硅柵極沈和P型多晶硅柵極觀，接著去除N型多晶硅柵極沈的多晶硅 層22和P型多晶硅柵極觀中的多晶硅層22，以分別在N型晶體管區(qū)N和P型晶體管區(qū)P 各形成凹槽52。如圖6所示，去除圖案化掩模50，再全面形成功函數(shù)層M順應(yīng)地覆蓋層間介電層 48、間隙壁34、電阻30、電熔絲32以及凹槽52的側(cè)壁和底部。然后形成柵極金屬層56，覆 蓋功函數(shù)層M并且填滿凹槽52。最后，再平坦化柵極金屬層56和功函數(shù)層M，直至柵極 金屬層56和功函數(shù)層M的表面與層間介電層48的表面切齊，此時，電阻30和電熔絲32 上的功函數(shù)層M和柵極金屬層56皆被移除，曝露出多晶硅層22和金屬硅化物層44。至 此，本發(fā)明的電熔絲結(jié)構(gòu)321、電阻結(jié)構(gòu)301與金屬柵極晶體管沈1、觀1的第一優(yōu)選實施例 就已完成。此外，請參考圖1、7至圖11，圖1、7至圖11繪示的是根據(jù)本發(fā)明的第二優(yōu)選實施 例的電熔絲、電阻與晶體管的制造方式的示意圖，其中具有相同功能的元件，將以相同的標(biāo) 號表示。和第一優(yōu)選實施例主要的不同之處在于第二優(yōu)選實施例中的柵極金屬層較電阻 和電熔絲上的金屬硅化物層早形成。另外，在第二優(yōu)選實施例中源極/漏極摻雜區(qū)上的金 屬硅化物層和電阻與電熔絲上的金屬硅化物層并非在同一步驟形成。再者，第一優(yōu)選實施 例中，完成的電阻和電熔絲上覆有金屬硅化物阻擋層。如圖1所示，和第一優(yōu)選實施例相同，首先，提供基底10，具有N型晶體管區(qū)N、P型 晶體管區(qū)P、電阻區(qū)R以及電熔絲區(qū)F，在N型晶體管區(qū)N、P型晶體管區(qū)P、電阻區(qū)R以及電 熔絲區(qū)F上依序覆有介電層14和高介電材料層16，在N型晶體管區(qū)N、電阻區(qū)R以及電熔 絲區(qū)F的高介電材料層16上有蓋層18，而在P型晶體管區(qū)P的高介電材料層16上和N型 晶體管區(qū)N的蓋層18上有功函數(shù)層20，多晶硅層22以及硬掩模M層依序覆蓋N型晶體管區(qū)N和P型晶體管區(qū)P的功函數(shù)層20、電阻區(qū)R以及電熔絲區(qū)F的蓋層18。如圖7所示，分別于N型晶體管區(qū)N形成N型多晶硅柵極沈，在P型晶體管區(qū)P形 成P型多晶硅柵極觀，在電阻區(qū)R形成電阻30，在電熔絲區(qū)F形成電熔絲32，然后于N型多 晶硅柵極26、P型多晶硅柵極28、電阻30及電熔絲32的側(cè)壁形成間隙壁34，間隙壁34可 以為單層或是多層間隙壁。之后，在N型多晶硅柵極沈和P型多晶硅柵極觀旁的基底10 中，各形成源極/漏極摻雜區(qū)36、38。同樣地，本實施例又可結(jié)合各式應(yīng)變硅技術(shù)，例如P型 多晶硅柵極觀旁的源極/漏極摻雜區(qū)38可以選擇性地形成硅化鍺外延層。然后進(jìn)行金屬 硅化工藝，分別形成金屬硅化層44于源極/漏極摻雜區(qū)36、38，其中，由于多晶硅柵極26、 28、電阻30和電熔絲32上仍設(shè)置有硬掩模層24，因此不會反應(yīng)。如圖8所示，全面地形成蝕刻停止層46，例如氮化硅層，順應(yīng)地覆蓋基底10、間隙 壁34、N型多晶硅柵極^KP型多晶硅柵極28、電阻30及電熔絲32。然后，再形成層間介電 層48覆蓋蝕刻停止層46，之后再平坦化層間介電層48至曝露出N型多晶硅柵極沈的多晶 硅層22、P型多晶硅柵極28的多晶硅層22、電阻30上的多晶硅層22以及電熔絲32上的 多晶硅層22。在平坦化層間介電層48的同時，會把分別位于N型多晶硅柵極^KP型多晶 硅柵極28、電阻30和電熔絲32中的硬掩模層M —起去除。如圖9所示，形成圖案化掩模50，例如光致抗蝕劑，覆蓋電阻區(qū)R和電熔絲區(qū)F并 且曝露出N型晶體管區(qū)N和P型晶體管區(qū)P，因此N型晶體管區(qū)N中的N型多晶硅柵極沈 的多晶硅層22和P型晶體管區(qū)P中的P型多晶硅柵極觀的多晶硅層22亦曝露出來。接 著，移除N型多晶硅柵極沈和P型多晶硅柵極觀中的多晶硅層22，以在N型晶體管區(qū)N和 P型晶體管區(qū)P分別形成凹槽52。如圖10所示，去除圖案化掩模50之后，全面形成功函數(shù)層M順應(yīng)地覆蓋層間介 電層48、間隙壁34、電阻30、電熔絲32以及凹槽52的側(cè)壁和底部。然后，形成柵極金屬層 56，覆蓋功函數(shù)層M并且填滿凹槽52。最后，再平坦化柵極金屬層56和功函數(shù)層M，直至 柵極金屬層56和功函數(shù)層M的表面與層間介電層48的表面切齊，并且曝露出電阻30的 多晶硅層22以及電熔絲32的多晶硅層22。如圖11所示，形成圖案化的金屬硅化物阻擋層(未示出)覆蓋電阻區(qū)R以及電熔 絲區(qū)F，并且曝露出電阻30的多晶硅層22的兩端以及電熔絲32的多晶硅層22的上表面。 然后進(jìn)行金屬硅化工藝，形成金屬硅化物層441于電阻30的多晶硅層22的兩端以及電熔 絲32的多晶硅層22的上表面。最后，移除圖案化的金屬硅化物阻擋層，根據(jù)本發(fā)明的另一 優(yōu)選實施例，圖案化的金屬硅化物阻擋層亦可以選擇不移除，可保留下來作為后續(xù)工藝的 另一層間介電層。至此，本發(fā)明的電熔絲321、電阻301與金屬柵極晶體管沈1、觀1的第二 優(yōu)選實施例就已完成。在第一優(yōu)選實施例和第二優(yōu)選實施例中的電熔絲、電阻與晶體管完成之后，便可 以進(jìn)行金屬內(nèi)連線工藝，舉例而言，可以在N型晶體管區(qū)、P型晶體管區(qū)、電阻區(qū)以及電熔絲 區(qū)全面形成另一層間介電層，接著在前述的層間介電層形成多個接觸插塞，分別電連接金 屬柵極、晶體管的源極/漏極摻雜區(qū)、電阻兩端的金屬硅化物層以及電容絲的金屬硅化物 層，然后，依據(jù)不同的電路設(shè)計，在接觸插塞形成之后可另形成金屬導(dǎo)線，并且接觸插塞、金 屬導(dǎo)線和層間介電層的形成步驟可重復(fù)多次，直至金屬內(nèi)連線完成。以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的等同變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種電熔絲、電阻與晶體管的制造方法，包含 提供基底；形成晶體管柵極、電阻和電熔絲于該基底上，且該晶體管柵極、該電阻、該電熔絲均具 有第一介電層、多晶硅層、硬掩模；形成源極/漏極摻雜區(qū)于該晶體管柵極旁的基底中； 去除該電阻以及該電熔絲中的該硬掩模；進(jìn)行金屬硅化工藝，分別形成金屬硅化層于該源極/漏極摻雜區(qū)、該電阻上以及該電 熔絲上；形成平坦化的第二介電層覆蓋該基底，并曝露出該晶體管柵極的該多晶硅層、該電阻 和該電熔絲；移除該晶體管柵極中的該多晶硅層，以形成凹槽；以及 形成金屬層填滿該凹槽。
2.如權(quán)利要求1所述的電熔絲、電阻與晶體管的制造方法，另包含在形成該源極/漏極摻雜區(qū)之前，分別于該晶體管柵極、該電阻和該電熔絲上形成間隙壁。
3.如權(quán)利要求1所述的電熔絲、電阻與晶體管的制造方法，另包含在進(jìn)行該金屬硅化工藝之前，形成金屬硅化物阻擋層覆蓋該基底、該電阻的該多晶硅 層的中間。
4.如權(quán)利要求3所述的電熔絲、電阻與晶體管的制造方法，其中該金屬硅化層位于該 電阻中的該多晶硅層的兩端，該電熔絲的該多晶硅層的上表面。
5.如權(quán)利要求1所述的電熔絲、電阻與晶體管的制造方法，另包含形成該第二介電層之前，形成蝕刻停止層順應(yīng)地覆蓋該晶體管柵極、該電阻、該電熔絲 和該基底。
6.如權(quán)利要求1所述的電熔絲、電阻與晶體管的制造方法，其中該第一介電層包含高 介電材料。
7.如權(quán)利要求1所述的電熔絲、電阻與晶體管的制造方法，其中該金屬層包含功函數(shù) 金屬層和柵極金屬層。
8.如權(quán)利要求7所述的電熔絲、電阻與晶體管的制造方法，其中該金屬層的形成方式 包含形成該功函數(shù)金屬層順應(yīng)地覆蓋該第二介電層和該凹槽；以及 形成該柵極金屬層覆蓋該功函數(shù)金屬層并且填滿該凹槽。
9.一種電熔絲、電阻與晶體管的制造方法，包含 提供基底；形成晶體管柵極、電阻和電熔絲于該基底上，且該晶體管柵極、該電阻、該電熔絲均具 有第一介電層、多晶硅層、硬掩模；形成源極/漏極摻雜區(qū)于該晶體管柵極旁的基底中； 形成第一金屬硅化層于該源極/漏極摻雜區(qū)；形成第二介電層覆蓋該基底、該晶體管柵極、該電阻、該電熔絲和該源極/漏極摻雜區(qū)；平坦化該第二介電層，并曝露出該晶體管柵極的該多晶硅層、該電阻的該多晶硅層和 該電熔絲的該多晶硅層；移除該晶體管柵極中曝露的該多晶硅層，以形成凹槽； 形成金屬層填滿該凹槽；以及形成該金屬層之后，分別形成第二金屬硅化層于該電阻以及該電熔絲上。
10.如權(quán)利要求9所述的電熔絲、電阻與晶體管的制造方法，另包含在形成該源極/漏極摻雜區(qū)之前，分別于該晶體管柵極、該電阻和該電熔絲上形成間隙壁。
11.如權(quán)利要求9所述的電熔絲、電阻與晶體管的制造方法，另包含移除該晶體管柵極中的該多晶硅層之前，形成圖案化掩模覆蓋該電阻和該電熔絲。
12.如權(quán)利要求11所述的電熔絲、電阻與晶體管的制造方法，另包含在移除該晶體管 柵極中的該多晶硅層之后，移除該圖案化掩模。
13.如權(quán)利要求9所述的電熔絲、電阻與晶體管的制造方法，另包含形成該第二金屬硅化層之前，形成金屬硅化物阻擋層覆蓋該基底以及該電阻的該多晶 硅層的中間。
14.如權(quán)利要求13所述的電熔絲、電阻與晶體管的制造方法，另包含 形成該第二金屬硅化層之后，移除該金屬硅化物阻擋層。
15.如權(quán)利要求9所述的電熔絲、電阻與晶體管的制造方法，其中該第二金屬硅化層位 于該電阻中的該多晶硅層的兩端，該電熔絲中的該多晶硅層的上表面。
16.如權(quán)利要求9所述的電熔絲、電阻與晶體管的制造方法，其中該金屬層包含功函數(shù) 金屬層和柵極金屬層。
17.如權(quán)利要求16所述的電熔絲、電阻與晶體管的制造方法，其中該金屬層的形成方 式包含形成該功函數(shù)金屬層順應(yīng)地覆蓋該第二介電層、該凹槽；以及 形成該柵極金屬層覆蓋該第二功函數(shù)金屬層并且填滿該凹槽。
全文摘要
一種電熔絲、電阻與晶體管的制造方法，首先，提供基底，然后，形成晶體管柵極、電阻和電熔絲于該基底上，且晶體管柵極、電阻、電熔絲均具有第一介電層、多晶硅層、硬掩模，之后，形成源極/漏極摻雜區(qū)于晶體管柵極旁的基底中，接著，去除電阻以及電熔絲中的硬掩模，然后，進(jìn)行金屬硅化工藝，形成金屬硅化層于源極/漏極摻雜區(qū)、電阻上以及電熔絲上，再形成平坦化的第二介電層覆蓋基底，并曝露出晶體管柵極的多晶硅層、電阻和電熔絲，之后，移除晶體管柵極中的多晶硅層，以形成凹槽，最后形成金屬層填滿凹槽。
文檔編號H01L21/336GK102082122SQ20091022587
公開日2011年6月1日 申請日期2009年11月30日 優(yōu)先權(quán)日2009年11月30日
發(fā)明者吳貴盛, 曾靖翔, 林永昌, 翁彰鍵 申請人:聯(lián)華電子股份有限公司