專利名稱：具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制作技術(shù)，特別是一種具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)及其形成方法，用以當(dāng)作非揮發(fā)性存儲(chǔ)器的柵極間介電層的高介電常數(shù)的復(fù)晶硅柵間介電層(Inter-poly dielectric layer，IPD)的結(jié)構(gòu)及其形成方法。
以習(xí)知的電子可擦除可程序只讀存儲(chǔ)器而言，為了降低其程序化所需的電壓(programming voltage)大小以及縮短其程序化所需的時(shí)間(programming time)，通常利用降低電子可擦除可程序只讀存儲(chǔ)器中的柵極介電層的有效介電厚度來達(dá)成增加?xùn)艠O介電層耦合電容的目的。
其中上述電子可擦除可程序只讀存儲(chǔ)器的浮置柵與控制板的材質(zhì)若為復(fù)晶硅，則柵極介電層即為介于浮置柵與控制柵間的復(fù)晶硅柵間介電層(Inter-poly dielectric layer)，而此電子可擦除可程序只讀存儲(chǔ)器的復(fù)晶硅柵間介電層通常為氧化物/氮化物/氧化物的復(fù)合層(O/N/O)。今以一傳統(tǒng)實(shí)施例，說明復(fù)晶硅間介電層為氧化物/氮化物/氧化物的復(fù)合層(O/N/O)的傳統(tǒng)可擦除可程序只讀存儲(chǔ)器結(jié)構(gòu)如下(如

圖1所示)請(qǐng)參閱圖1，傳統(tǒng)可擦除可程序只讀存儲(chǔ)器結(jié)構(gòu)包含位于半導(dǎo)體基底100中的源極114與漏極116、位于半導(dǎo)體基底100上的柵極氧化層102、位于柵極氧化層102上的柵極結(jié)構(gòu)。其中柵極結(jié)構(gòu)包含材質(zhì)為復(fù)晶硅的浮置柵104、材質(zhì)為復(fù)晶硅的控制柵112、以及位于浮置柵104與控制柵112之間的復(fù)晶硅柵間介電層(用以當(dāng)作柵極介電層)。而柵極介電層的結(jié)構(gòu)為第一氧化層106、氮化物層108、第二氧化層110所組成的氧化物/氮化物/氧化物的復(fù)合層(O/N/O)。
在上述由氧化物/氮化物/氧化物的復(fù)合層(O/N/O)所構(gòu)成的柵極介電層中，雖然降低氧化物/氮化物/氧化物的復(fù)合層的有效介電厚度，可達(dá)成增加?xùn)艠O介電層耦合電容的目的，但也將明顯地使得漏電流因而增加，而此漏電流的增加將導(dǎo)致可擦除可程序只讀存儲(chǔ)器的資料保持能力變差。
此外，若使用較高介電常數(shù)(例如Ta2O5或Al2O3等等)的材質(zhì)來當(dāng)作柵極介電層，雖然亦可達(dá)成增加?xùn)艠O介電層耦合電容及增進(jìn)程序化性能的目的，然而通常柵極介電層的介電常數(shù)越高，阻障越低，故漏電流亦會(huì)增加。即使以所有高介電材質(zhì)中具有最高阻障高度的Al2O3來當(dāng)柵極介電層，雖然解決了漏電流的問題，然而Al2O3的介電常數(shù)僅有9，故其增進(jìn)程序化性能的效益亦受到限制。
從過去到現(xiàn)在，一些研究者紛紛提出利用高介電材質(zhì)來當(dāng)作介電層，可達(dá)成良好功效的研究報(bào)告，例如(1)W.H.Lee，et al，“A Novel High K Inter-Poly Dielectric(IPD)，Al2O3 for Low VOLTAGE/High Speed Flash MemoriesErasing inmescs at 3.3 V.”VLSI，1997，PP.117-118。其敘述出利用介電常數(shù)約等于9的Al2O3來當(dāng)作快閃存儲(chǔ)器的復(fù)晶硅柵間介電層，會(huì)比傳統(tǒng)氧化物/氮化物/氧化物的復(fù)晶硅柵間介電層結(jié)構(gòu)，具有較低的擦除時(shí)間、電壓以及漏電流。
(2)Ma，Yanjun et al，所提出的美國第6,060,755號(hào)專利“Aluminum-dopzed zirconium dielectric film transistor structure anddeposition me thod for same.”。其敘述出利用濺鍍法及化學(xué)汽相沉積法(CVD)所形成的摻雜Al的ZrO2，來當(dāng)作柵極介電層，可以比材質(zhì)為ZrO2的柵極介電層，具有較佳的熱穩(wěn)定性，且其厚度于7.5nm時(shí)，介電常數(shù)值較大，約大于18。
(3)R.I.Cava，et al，“Improvement of the Dielectric Propertiesof Ta2O5 through Substitution with Al2O3”Appl.Phys.Letter 70(1)，Mar.17，1997，pp.1396-1398”。
(4)I.Manefmada，“Gate Quality Doped High K Film for CMOSbeyond 100nm3-20nm Al2O3with Low Leakage and Low Interface State.”IEDM，1998，pp.605-608。
(5)Gregor et al，所提出的美國第6,060,755號(hào)專利。
(6)H.Pijjetal，“Effective of Additive Elements on ElectricalPropertiesof Tantanium Oxide Films.”J.APPl.Phys，75(5)，Mar.1，1994，PP.2538-2544。
因此，如何改善復(fù)晶硅柵間介電層(Inter-poly dielectric layer，IPD)的結(jié)構(gòu)，以應(yīng)用于非揮發(fā)性存儲(chǔ)器(例如電子可擦除可程序只讀存儲(chǔ)器)中，達(dá)成非揮發(fā)性存儲(chǔ)器中程序化所需的電壓(programming voltage)大小、程序化所需的時(shí)間(Programming time)、及漏電流三者同時(shí)降低，并提高熱穩(wěn)定性的目的，便成為一大課題。
本發(fā)明的另一目的在提供一種具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)及其形成方法，以應(yīng)用于非揮發(fā)性存儲(chǔ)器(例如電子可擦除可程序只讀存儲(chǔ)器)中，來改善非揮發(fā)性存儲(chǔ)器的熱穩(wěn)定性。
本發(fā)明提供了一種具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)，其中此復(fù)晶硅柵間介電層位于二個(gè)復(fù)晶硅層之間，而復(fù)晶硅柵間介電層結(jié)構(gòu)至少包括(1)至少一第一金屬氧化層，其中第一金屬氧化層為氧與三價(jià)金屬所組成的氧化物。(2)至少一第二金屬氧化層，其中第二金屬氧化層為氧與三價(jià)金屬所組成的氧化物。(3)至少一第三金屬氧化層，其中第三金屬氧化層位于第一金屬氧化層與第二金屬氧化層之間，而第三金屬氧化層中所含的金屬包含Zr、Hf、Ti或Ta。
其中上述的三價(jià)金屬包含Al、La、Er、Y(Yttrium)或Sc。而上述復(fù)晶硅柵間介電層的厚度約為60?！?00埃、有效介電常數(shù)約為9～25。又，上述第三金屬氧化層、第二金屬氧化層與第一金屬氧化層的材質(zhì)若分別為ZrO2或HfO2、Al2O3，則第三金屬氧化層、第二金屬氧化層與第一金屬氧化層的厚度比約為8∶1∶1。至于上述第一金屬氧化層、第二金屬氧化層與第三金屬氧化層的形成方法包含濺鍍法、MOCVD或ALCVD(atomic layer CVD)。
本發(fā)明提供了一種具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)，其中此復(fù)晶硅柵間介電層的材質(zhì)為金屬氧化物，其位于二個(gè)復(fù)晶硅層之間，而復(fù)晶硅柵間介電層結(jié)構(gòu)至少包括(1)一第一金屬，其中第一金屬包含三價(jià)金屬。(2)一第二金屬，其中第二金屬包含Zr、Hf、Ti或Ta。(3)氧。
其中上述的三價(jià)金屬包含Al、La、Er，Y或Sc。而上述復(fù)晶硅柵間介電層的厚度約為20?！?00埃、介電常數(shù)約為10～25。又，上述第一金屬、第二金屬的材質(zhì)若分別為Al、Zr，則此復(fù)晶硅柵間介電層的厚度約為140?！?60埃、介電常數(shù)約為14～16。至于上述復(fù)晶硅柵間介電層的形成方法的形成方法包含濺鍍法、MOCVD或ALCVD(atomic layer CVD)。又，其中上述復(fù)晶硅柵間介電層中的第一金屬摻雜百分比約為25％～50％。
本發(fā)明提供了一種具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)，其中此復(fù)晶硅柵間介電層位于二個(gè)復(fù)晶硅層之間，而復(fù)晶硅柵間介電層結(jié)構(gòu)至少包括(1)至少一第一金屬原子層，其中第一金屬原子層包含三價(jià)金屬原子層。(2)至少一第二金屬原子層，其中第二金屬原子層包含Zr、Hf、Ti或Ta的原子層。(3)至少一氧原子層，其中氧原子層位于第一金屬原子層與第二金屬原子層之間。
其中上述的三價(jià)金屬包含Al、La、Er、Y或Sc。而上述復(fù)晶硅柵間介電層的厚度約為20?！?00埃、介電常數(shù)約為10～25。又，上述第一金屬原子層、第二金屬原子層若分別為Al原子層、Zr原子層，則此復(fù)晶硅柵間介電層的厚度約為140?！?60埃、介電常數(shù)約為14～16。至于上述復(fù)晶硅柵間介電層的形成方法的形成方法包含ALCVD(atomic layer CVD)。
本發(fā)明提供了一種具有高介電常數(shù)的復(fù)晶硅柵間介電層的形成方法，其至少包括下列步驟(1)形成一第一三價(jià)金屬氧化層于一復(fù)晶硅層上，其中第一三價(jià)金屬氧化層為氧與三價(jià)金屬所組成的氧化物，而復(fù)晶硅層位于一半導(dǎo)體基底上。(2)形成一金屬氧化層于第一三價(jià)金屬氧化層上，其中金屬氧化層中所含的金屬包含Zr、Hf、Ti或Ta。(3)形成一第二三價(jià)金屬氧化層于金屬氧化層上，其中第二三價(jià)金屬氧化層為氧與三價(jià)金屬所組成的氧化物。
其中上述的三價(jià)金屬包含AL、La、Er、Y或Sc。而上述復(fù)晶硅柵間介電層的厚度約為60?！?00埃、有效介電常數(shù)約為9～25。又，上述金屬氧化層、第二三價(jià)金屬氧化層與第一三價(jià)金屬氧化層的材質(zhì)若分別為ZrO2或HfO2、Al2O3，則金屬氧化層、第二三價(jià)金屬氧化層與第一三價(jià)金屬氧化層的厚度比約為8∶1∶1。至于上述第一三價(jià)金屬氧化層、第二三價(jià)金屬氧化層與金屬氧化層的形成方法包含濺鍍法、MOCVD或ALCVD(atomic layer CVD)。
本發(fā)明還公開了一種非揮發(fā)性存儲(chǔ)器的柵極結(jié)構(gòu)，其至少包括一材質(zhì)為復(fù)晶硅的控制柵；一材質(zhì)為復(fù)晶硅的浮置柵，位于一半導(dǎo)體基底上；一復(fù)晶硅柵間介電層，位于該控制柵與該浮置柵之間，而該復(fù)晶硅柵間介電層的介電常數(shù)值較氧化硅為高，用以當(dāng)作柵極介電層，其中該復(fù)晶硅柵間介電層至少包含至少一第一金屬氧化層，其中該第一金屬氧化層為氧與三價(jià)金屬所組成的氧化物；至少一第二金屬氧化層，其中該第二金屬氧化層為氧與三價(jià)金屬所組成的氧化物；及至少一第三金屬氧化層，其中該第三金屬氧化層位于該第一金屬氧化層與該第二金屬氧化層之間，而該第三金屬氧化層中所含的金屬包含Zr、Hf、Ti或Ta。
其中上述的三價(jià)金屬包含Al、La、Er、Y或Sc，而該第一金屬氧化層、該第二金屬氧化層與該第三金屬氧化層的形成方法包含濺鍍法、MOCVD或ALCVD(atomic layer CVD)。
具體實(shí)施例方式
本發(fā)明的目的在提供一種具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)及其形成方法，以應(yīng)用于非揮發(fā)性存儲(chǔ)器(例如電子可擦除可程序只讀存儲(chǔ)器(EEPROM))中，達(dá)成非揮發(fā)性存儲(chǔ)器中程序化所需的電壓(programmingvoltage)大小、程序化所需的時(shí)間(programming time)、以及漏電流三者同時(shí)降低的目的。
本發(fā)明的另一目的在提供一種具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)及其形成方法，以應(yīng)用于非揮發(fā)性存儲(chǔ)器(例如電子可擦除可程序只讀存儲(chǔ)器)中，來改善非揮發(fā)性存儲(chǔ)器的熱穩(wěn)定性。
本發(fā)明利用高介電常數(shù)的材質(zhì)來當(dāng)IPD，特別是利用摻雜有Al的高介電材質(zhì)(例如Ta2O5、ZrO2等)來當(dāng)IPD(因?yàn)槠浔任磽诫s有Al的高介電材質(zhì)具有較佳的熱穩(wěn)定性)。
由于ZrO2與HfO2比Ta2O5與TiO2具有較高的介電常數(shù)以及較佳的熱穩(wěn)定性，因此將成為下一世代柵極介電層的標(biāo)準(zhǔn)。因?yàn)閆rO2與HfO2可以取代二氧化硅而成為柵極介電層，故其將變成半導(dǎo)體制造領(lǐng)域中使用相當(dāng)普遍的材料。本發(fā)明將ZrO2與HfO2的應(yīng)用延伸到非揮發(fā)性存儲(chǔ)器的復(fù)晶硅柵間介電層中，通過縮短有效介電厚度以增加非揮發(fā)性存儲(chǔ)器的耦合率(couplingratio)，因而達(dá)成非揮發(fā)性存儲(chǔ)器中程序化所需的電壓(programmingvoltage)大小以及程序化所需的時(shí)間(programming time)同時(shí)降低的目的，此外，由于此處的實(shí)體介電厚度很厚，故可維持較低的非揮發(fā)性存儲(chǔ)器的漏電流，以達(dá)成較佳的非揮發(fā)性存儲(chǔ)器的資料保持能力。
又，雖然Al2O3因?yàn)榻殡姵?shù)太低(約等于9)，以致于無法進(jìn)一步降低有效介電厚度，然而其具有較高的阻障高度可以降低漏電流，且對(duì)硅而言具有較佳的介面品質(zhì)。是以，本發(fā)明于高介電材質(zhì)與硅間沉積Al2O3，以降低高介電材質(zhì)與硅間發(fā)生交互作用。亦即，本發(fā)明提供一種Al2O3-ZrO2(HfO2)-Al2O3結(jié)構(gòu)，以縮短有效介電厚度、降低漏電流、維持較佳的熱穩(wěn)定性及介面品質(zhì)。此外，上述功效亦可利用諸如MOCVD或ALCVD所形成的摻雜有鋁的ZrO2(或HfO2)來當(dāng)作復(fù)晶硅柵間介電層而達(dá)成。
依據(jù)本發(fā)明的一實(shí)施例，所提出的一種具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)，而此復(fù)晶硅柵間介電層位于二個(gè)復(fù)晶硅層之間，其可應(yīng)用于非揮發(fā)性存儲(chǔ)器(例如可擦除可程序只讀存儲(chǔ)器(EEPROM))中，今以可擦除可程序只讀存儲(chǔ)器為例，敘述此復(fù)晶硅柵間介電層結(jié)構(gòu)如下(請(qǐng)參閱圖2)如圖2所示，可擦除可程序只讀存儲(chǔ)器結(jié)構(gòu)包含位于半導(dǎo)體基底200中的源極214與漏極216、位于半導(dǎo)體基底200上的柵極氧化層202、位于柵極氧化層202上的柵極結(jié)構(gòu)。其中柵極結(jié)構(gòu)包含材質(zhì)為復(fù)晶硅的浮置柵204、材質(zhì)為復(fù)晶硅的控制柵212、以及位于浮置柵204與控制間212之間的復(fù)晶硅柵間介電層(用以當(dāng)作柵極介電層)。而柵極介電層的結(jié)構(gòu)由至少一組復(fù)合層所組成，其中每組復(fù)合層由第一金屬氧化層(或稱之為第一三價(jià)金屬氧化層)206、第二金屬氧化層210(或稱之為第二三價(jià)金屬氧化層)以及位于第一金屬氧化層206與第二金屬氧化層210之間的第三金屬氧化層208所組成。
其中半導(dǎo)體基底200可為一<100>或<111>晶向的單晶硅或其它種類的半導(dǎo)體材料，如砷化鎵(GaAs)、鍺(Ge)或是位于絕緣層上的硅基底(siliconon insulator，SOI)等。而第一金屬氧化層206為氧與三價(jià)金屬所組成的氧化物、第二金屬氧化層210為氧與三價(jià)金屬所組成的氧化物、第三金屬氧化層208中所含的金屬包含Zr、Hf、Ti或Ta。
其中上述的三價(jià)金屬包含Al、La、Er、Y或Sc。而上述復(fù)晶硅柵間介電層的厚度約為60?！?00埃、有效介電常數(shù)約為9～25。又，上述第三金屬氧化層208、第二金屬氧化層210與第一金屬氧化層206的材質(zhì)若分別為ZrO2或HfO2、Al2O3，則第三金屬氧化層208、第二金屬氧化層210與第一金屬氧化層206的厚度比約為8∶1∶1(較佳厚度分別約為240埃、30埃、30埃)。至于上述第一金屬氧化層206、第二金屬氧化層210與第三金屬氧化層208的形成方法包含濺鍍法、MOCVD或ALCVD(atomic layer CVD)。
依據(jù)本發(fā)明的另一實(shí)施例，所提出的一種介電常數(shù)值較二氧化硅為高的復(fù)晶硅柵間介電層結(jié)構(gòu)，而此復(fù)晶硅柵間介電層的材質(zhì)為金屬氧化物，其位于二個(gè)復(fù)晶硅層之間，其可應(yīng)用于非揮發(fā)性存儲(chǔ)器(例如可擦除可程序只讀存儲(chǔ)器(EEPROM))中，今以可擦除可程序只讀存儲(chǔ)器為例，敘述此復(fù)晶硅柵間介電層結(jié)構(gòu)如下(請(qǐng)參閱圖3)如圖3所示，可擦除可程序只讀存儲(chǔ)器結(jié)構(gòu)包含位于半導(dǎo)體基底300中的源極314與漏極316、位于半導(dǎo)體基底300上的柵極氧化層302、位于柵極氧化層302上的柵極結(jié)構(gòu)。其中柵極結(jié)構(gòu)包含材質(zhì)為復(fù)晶硅的浮置柵304、材質(zhì)為復(fù)晶硅的控制柵308、以及位于浮置柵304與控制柵308之間的復(fù)晶硅柵間介電層306(用以當(dāng)作柵極介電層)。而此復(fù)晶硅柵間介電層306為金屬氧化物，其組成至少包含一第一金屬、一第二金屬以及氧。
其中半導(dǎo)體基底300可為一<100>或<111>晶向的單晶硅或其它種類的半導(dǎo)體材料，如砷化鎵(GaAs)、鍺(Ge)或是位于絕緣層上的硅基底(siliconon insulator，SOI)等。而第一金屬氧化層包含三價(jià)金屬、第二金屬層包含Zr、Hf、Ti或Ta。
其中上述的三價(jià)金屬包含Al、La、Er，Y或Sc。而上述復(fù)晶硅柵間介電層的厚度約為20?！?00埃、介電常數(shù)約為10～25。又，上述第一金屬、第二金屬的材質(zhì)若分別為Al、Zr，則此復(fù)晶硅柵間介電層306的厚度約為140?！?60埃、介電常數(shù)約為14～16。至于上述復(fù)晶硅柵間介電層306的形成方法的形成方法包含濺鍍法、MOCVD或ALCVD(atomic layer CVD)。又，其中上述復(fù)晶硅柵間介電層306中的第一金屬摻雜百分比約為25％～50％。
依據(jù)本發(fā)明的又一實(shí)施例，所提出的一種介電常數(shù)值較二氧化硅為高的復(fù)晶硅柵間介電層結(jié)構(gòu)，其中此復(fù)晶硅柵間介電層位于二個(gè)復(fù)晶硅層之間，其可應(yīng)用于非揮發(fā)性存儲(chǔ)器(例如可擦除可程序只讀存儲(chǔ)器(EEPROM))中，今以可擦除可程序只讀存儲(chǔ)器為例，敘述此復(fù)晶硅柵間介電層結(jié)構(gòu)如下(請(qǐng)參閱圖4)如圖4所示，可擦除可程序只讀存儲(chǔ)器結(jié)構(gòu)包含位于半導(dǎo)體基底400中的源極414與漏極416、位于半導(dǎo)體基底400上的柵極氧化層402、位于柵極氧化層402上的柵極結(jié)構(gòu)。其中柵極結(jié)構(gòu)包含材質(zhì)為復(fù)晶硅的浮置柵404、材質(zhì)為復(fù)晶硅的控制柵412、以及位于浮置柵404與控制柵412之間的復(fù)晶硅柵間介電層(用以當(dāng)作柵極介電層)。而柵極介電層的結(jié)構(gòu)由至少一組復(fù)合層所組成，其中每組復(fù)合層由第一金屬原子層406、第二金屬原子層410以及位于第一金屬原子層406與第二金屬原子層410之間的一氧原子層408所組成。
其中半導(dǎo)體基底400可為一<100>或<111>晶向的單晶硅或其它種類的半導(dǎo)體材料，如砷化鎵(GaAs)、鍺(Ge)或是位于絕緣層上的硅基底(siliconon insulator，SOI)等。而第一金屬氧化層406包含三價(jià)金屬原子層、第二金屬原子層410包含Zr、Hf、Ti或Ta的原子層。
其中上述的三價(jià)金屬包含Al、La、Er，Y或Sc。而上述復(fù)晶硅柵間介電層的厚度約為20?！?00埃、介電常數(shù)約為10～25。又，上述第一金屬原子層406、第二原子層410若分別為Al原子層、Zr原子層，則此復(fù)晶硅柵間介電層的厚度約為140?！?60埃、介電常數(shù)約為14～16。至于上述復(fù)晶硅柵間介電層的形成方法的包含ALCVD(atomic layer CVD)。
以上所述實(shí)施例僅為說明本發(fā)明的技術(shù)思想及特點(diǎn)，其目的在使熟習(xí)此項(xiàng)技藝的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，當(dāng)不能以其限定本發(fā)明的專利范圍，即大凡依本發(fā)明所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍內(nèi)。
權(quán)利要求
1.一種具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)，其特征是該復(fù)晶硅柵間介電層位于二個(gè)復(fù)晶硅層之間，該復(fù)晶硅柵間介電層結(jié)構(gòu)至少包括至少一第一金屬氧化層，其中該第一金屬氧化層為氧與三價(jià)金屬所組成的氧化物；至少一第二金屬氧化層，其中該第二金屬氧化層為氧與三價(jià)金屬所組成的氧化物；及至少一第三金屬氧化層，其中該第三金屬氧化層位于該第一金屬氧化層與該第二金屬氧化層之間，而該第三金屬氧化層中所含的金屬包含Zr、Hf、Ti或Ta。
2.如權(quán)利要求1所述的具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)，其特征是上述的三價(jià)金屬包含Al、La、Er、Y或Sc，而該第一金屬氧化層、該第二金屬氧化層與該第三金屬氧化層的形成方法包含濺鍍法、MOCVD或ALCVD(atomic layer CVD)。
3.一種具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)，其特征是該復(fù)晶硅柵間介電層的材質(zhì)為金屬氧化物，其位于二個(gè)復(fù)晶硅層之間，該復(fù)晶硅柵間介電層至少包括一第一金屬，其中該第一金屬包含三價(jià)金屬；一第二金屬，其中該第二金屬包含Zr、Hf、Ti或Ta；及氧。
4.一種具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)，其特征是該復(fù)晶硅柵間介電層位于二個(gè)復(fù)晶硅層之間，該復(fù)晶硅柵間介電層結(jié)構(gòu)至少包括至少一第一金屬原子層，其中該第一金屬原子層包含三價(jià)金屬原子層；至少一第二金屬原子層，其中該第二金屬原子層包含Zr、Hf、Ti或Ta的原子層；及至少一氧原子層，其中該氧原子層位于該第一金屬原子層與該第二金屬原子層之間。
5.如權(quán)利要求4所述的具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)，其特征是上述的三價(jià)金屬包含Al、La、Er、Y或Sc，而該復(fù)晶硅柵間介電層的形成方法包含ALCVD(atomic layer CVD)。
6.一種非揮發(fā)性存儲(chǔ)器的柵極結(jié)構(gòu)，其特征是該柵極結(jié)構(gòu)至少包括一材質(zhì)為復(fù)晶硅的控制柵；一材質(zhì)為復(fù)晶硅的浮置柵，位于一半導(dǎo)體基底上；一復(fù)晶硅柵間介電層，位于該控制柵與該浮置柵之間，而該復(fù)晶硅柵間介電層的介電常數(shù)值較氧化硅為高，當(dāng)作柵極介電層，其中該復(fù)晶硅柵間介電層至少包含至少一第一金屬氧化層，其中該第一金屬氧化層為氧與三價(jià)金屬所組成的氧化物；至少一第二金屬氧化層，其中該第二金屬氧化層為氧與三價(jià)金屬所組成的氧化物；及至少一第三金屬氧化層，其中該第三金屬氧化層位于該第一金屬氧化層與該第二金屬氧化層之間，而該第三金屬氧化層中所含的金屬包含Zr、Hf、Ti或Ta。
7.如權(quán)利要求6所述的非揮發(fā)性存儲(chǔ)器的柵極結(jié)構(gòu)，其特征是上述的三價(jià)金屬包含Al、La、Er、Y或Sc，而該第一金屬氧化層、該第二金屬氧化層與該第三金屬氧化層的形成方法包含濺鍍法、MOCVD或ALCVD(atomiclayer CVD)。
8.一種具有高介電常數(shù)的復(fù)晶硅柵間介電層的形成方法，其特征是該方法至少包括下列步驟形成一第一三價(jià)金屬氧化層于一復(fù)晶硅層上，其中該第一三價(jià)金屬氧化層為氧與三價(jià)金屬所組成的氧化物，而該復(fù)晶硅層位于一半導(dǎo)體基底上；形成一金屬氧化層于該第一三價(jià)金屬氧化層上，其中該金屬氧化層中所含的金屬包含Zr、Hf、Ti或Ta；及形成一第二三價(jià)金屬氧化層于該金屬氧化層上，其中該第二三價(jià)金屬氧化層為氧與三價(jià)金屬所組成的氧化物。
9.如權(quán)利要求8所述的具有高介電常數(shù)的復(fù)晶硅柵間介電層的形成方法，其特征是上述的三價(jià)金屬包含Al、La、Er、Y或Sc。
10.如權(quán)利要求8所述的具有高介電常數(shù)的復(fù)晶硅柵間介電層的形成方法，其特征是上述第一三價(jià)金屬氧化層、該第二三價(jià)金屬氧化層與該金屬氧化層的形成方法包含濺鍍法、MOCVD或ALCVD(atomic layer CVD)。
全文摘要
一種具有高介電常數(shù)的復(fù)晶硅柵間介電層的結(jié)構(gòu)及其形成方法，該復(fù)晶硅柵間介電層結(jié)構(gòu)至少包括至少一第一金屬氧化層，其中該第一金屬氧化層為氧與三價(jià)金屬所組成的氧化物；至少一第二金屬氧化層，其中該第二金屬氧化層為氧與三價(jià)金屬所組成的氧化物；及至少一第三金屬氧化層，其中該第三金屬氧化層位于該第一金屬氧化層與該第二金屬氧化層之間，而該第三金屬氧化層中所含的金屬包含Zr、Hf、Ti或Ta；而該復(fù)晶硅柵間介電層的結(jié)構(gòu)的形成方法至少包括下列步驟形成一第一三價(jià)金屬氧化層于一復(fù)晶硅層上；形成一金屬氧化層于該第一三價(jià)金屬氧化層上；及形成一第二三價(jià)金屬氧化層于該金屬氧化層上。
文檔編號(hào)H01L21/283GK1450654SQ0210607
公開日2003年10月22日 申請(qǐng)日期2002年4月10日 優(yōu)先權(quán)日2002年4月10日
發(fā)明者林友民, 侯拓宏 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司