專利名稱：存儲矩陣和存儲設備的字線的電子驅動電路的制作方法
技術領域：
本發(fā)明涉及存儲矩陣以及存儲設備、特別是一個MRAM存儲設備的字線的驅動電路。
背景技術：
半導體存儲器通常包括一個帶有列線和行線、字線和位線的矩陣的單元區(qū)域，各自存儲單元處在這些線的交叉點上。為此在存儲部件中，在讀和寫的過程中字線用于尋址。位線用于存儲單元的讀或者寫。
磁性隧道元件(TMR元件；TMR隧道磁阻)典型地用作MRAM存儲單元中的存儲元件。一個如此的TMR元件原則上包括二個磁層、一個吸附磁層和一個軟磁層。這二層通過幾個原子層厚的絕緣中間層彼此分離。不僅可以相同地調整而且也可以相互調整在這二個層中的磁化。在磁層之間的絕緣屏障是如此薄，以至在施加電壓之后少量電子可以穿過；所謂的隧道電流流過。隧道電流的強度對此依賴于彼此磁化方向的取向。
描述一個如此的存儲器，通過在字線和位線上施加電流確定所謂的“軟”磁層的磁化方向。通過電流方向確定存儲元件的內容。特別是在寫的時候所需電流是相對高的(大約2.5mA)，因為通過疊加在字線和位線中的電流的磁場引起磁化。
在讀的過程中，在所選擇的存儲單元的字線上施加一個定義的電壓，該電壓應當不同于所選擇的位線的電壓。在垂直于字線分布的位線上，-按在位線上獲得的測定電路-當然可以測定讀電流或讀電壓，按尋址的存儲單元的內容該讀電流/讀電壓是不同的。
這些控制條件要求，在一個MRAM部件中必需由部分功率非常大的晶體管驅動存儲矩陣的每個字線，其在集成電路中占據(jù)較大的面積。這些晶體管應當處于這種情況，接通高的寫電流，并且為未激活和已激活的字線預先規(guī)定不同的電壓電位。對于MRAM單元區(qū)域的彼此極度緊密處在一起的字線來說，因此需要一個特殊的方案，以便把字線驅動電路的面積費用和布線費用降低到最小程度。

發(fā)明內容
因此本發(fā)明的任務是，為存儲矩陣的字線提供驅動電路，因此可以降低驅動電路的布線費用和面積。
通過按照權利要求1的電子電路解決這個任務，該電路具有按照權利要求16的存儲設備。
根據(jù)本發(fā)明預先規(guī)定，存儲矩陣的字線的一個如此的驅動電路具有一個驅動源，主要是一個電流/電壓源，其具有多個輸出端和多個字線開關。這些字線開關可開關地把驅動源的輸出端與字線連接。驅動源的輸出端具有多個編碼的輸出端，其經(jīng)過字線開關與字線連接，其中通過一個或多個控制信號選擇字線開關。這些編碼的輸出端提供存儲單元讀和寫的要求的信號給字線。
根據(jù)本發(fā)明的方案在于，首先選擇字線的數(shù)目并且在其上面施加驅動源的編碼的輸出端。驅動源的編碼的輸出端為此通過相應的字線開關與未選擇的字線分離。通過這個驅動電路可以避免，為字線中的每一個預先規(guī)定一個特有的線路驅動器或一個復雜的字線開關，其按照多工器的方式分別把提供使用的信號接通到字線上。通過這種方式可以建立具有較低電路費用和布線費用的字線開關。
在一個優(yōu)選的實例中預先規(guī)定，驅動源的每個編碼的輸出端可以采用不同的輸出值，其分別與字線的一個確定的運行模式一致。這些輸出端是如此編碼的，其按各自字線的所希望的運行模式提供使用不同的輸出值。根據(jù)各自字線的預先規(guī)定的尋址和在那里預先規(guī)定的運行模式實現(xiàn)各自輸出端的編碼，這些輸出端分別僅僅接通在字線中一個上。由此，已經(jīng)在驅動源中進行字線信號的編碼，可以顯著降低字線開關的電路費用。
此外有利地預先規(guī)定，驅動源的輸出端至少包含一個另外的輸出端，其連接在所有未通過控制信號選擇的字線上。由此實現(xiàn)，未激活的字線處在一個固定的電位上并且不由于浮動采用一個不希望的電壓。
此外根據(jù)一個優(yōu)選的實施形式預先規(guī)定，該電路接收多個控制信號，其中每個控制信號控制一定數(shù)目的多個字線開關，并且最多控制信號中的一個使驅動源的編碼輸出端經(jīng)過字線開關連接在各自字線上。通過這種方式分別僅僅編碼輸出端中的一個處于字線中的一個上。由此可以有益地減少驅動源的提供使用的輸出端的數(shù)目。因此字線劃分成多個組，其中每一個這樣的組具有一定數(shù)目的字線，該數(shù)目與驅動源的編碼輸出端的數(shù)目一致。對此這是適當?shù)?，相互權衡了通過實現(xiàn)一個具有一定數(shù)目的輸出端的驅動源產(chǎn)生的各自電路與布線費用和在字線開關的情況下電路和布線費用的節(jié)省。
字線開關有利地作為晶體管形成。這有這樣的優(yōu)點，這些晶體管在集成電路中可以簡單地實現(xiàn)。在集成電路中此外由于工藝的原因這是適當?shù)?，即預先規(guī)定MOS晶體管作為開關元件。此外這些MOS晶體管是損耗很小的，也就是說控制輸入端幾乎是無電流的，因此在控制多個如此的控制輸入端的情況下，例如通過控制信號，需要少量的驅動功率。
首先驅動源的編碼輸出端借助于第一晶體管和/或驅動源的至少一個另外的輸出端經(jīng)過第二晶體管與字線可開關地連接。對此主要如此選出第一晶體管，在通過控制信號選擇的情況下接通這個第一晶體管，并且如此選擇第二晶體管，在相同控制信號的情況下截止第二晶體管。然后由于通過控制信號的選擇編碼的輸出端連接在字線上。另外的輸出端因此經(jīng)過在字線上的第二晶體管加在沒有通過控制信號選擇的字線上。因此有益地實現(xiàn)，按選擇或者編碼輸出端或者另外的輸出端連接在字線上，由此定義字線的各自運行模式。
首先可以預先規(guī)定，第一晶體管是N-MOS晶體管，并且第二晶體管是P-MOS晶體管，并其與各一個字線連接，其中由控制信號控制第一和第二晶體管。這是有益的，因為N-MOS晶體管和P-MOS晶體管可以互補運行，因此以僅僅一個控制信號可以觸發(fā)這二個晶體管。根據(jù)一個優(yōu)選的實施形式此外預先規(guī)定，第一和第二晶體管是N-MOS晶體管，通過二個控制信號如此控制這些晶體管，分別僅僅第一或僅僅第二晶體管連接在每一個字線上，并且截止另外的晶體管。這是有益的，因為N-MOS晶體管在相同功率的情況下具有比P-MOS晶體管低的面積并且電平可以連接在另外的范圍。
首先在編碼輸出端中的至少一個上存在第一電壓電位，并且在驅動源的另外輸入端上存在第二電壓電位，其中第一和第二電壓電位也許是相同的。當在寫和讀過程之間變換時，所有未選擇的和所有未激活的字線，也就是說不處在讀或寫模式中的字線的電壓電位應當保持不便，因為在此應當盡可能避免電流流過未尋址的存儲元件。
在一個優(yōu)選的實施形式中預先規(guī)定四個字線，通過控制信號激活這些字線，因為由此可以使字線的電路費用的面積最小化?？墒且话憧梢匀我獠捎猛ㄟ^控制信號選出的字線的數(shù)目。
首先經(jīng)過相應字線開關與激活字線連接的、驅動源的輸出端為了寫入存儲矩陣中輸出電流。以在字線上的一個如此的寫電流例如可以說明在MRAMs中的TMR存儲元件。
在一個優(yōu)選的實施形式中經(jīng)過相應字線開關與激活的字線連接的、驅動源的輸出端為了從存儲矩陣中讀出輸出一個讀電壓。這個讀電壓與在未選擇的字線上的電壓相比應當是不同的。這是必需的，以便保證，電流僅僅經(jīng)過激活的字線流過TMR存儲單元。在相同電壓的情況下這甚至導致電流流過多個TMR元件，由此不再可能確定，電流流過那一個存儲單元，并且因此不再可能讀出各個存儲單元的內容。
此外首先預先規(guī)定一個具有根據(jù)本發(fā)明的驅動電路的存儲設備。在該電路中能夠顯著降低字線驅動器的電路費用，由此可以減少字線間隔。
對此在存儲設備中此外預先規(guī)定，字線的二端可以分別配備根據(jù)本發(fā)明的驅動電路，由此能夠減少寄生電流流過。可是對此注意，當在各自激活的字線上饋入電流時，編碼的驅動源的輸出端電流在二端上具有相同的值，但不同的符號。


下面根據(jù)圖和接下的說明詳細闡述本發(fā)明，圖示圖1具有NMOS和PMOS晶體管的預譯碼的字線開關；和圖2具有NMOS晶體管的預譯碼的字線開關。
具體實施例方式
在圖1中指出了一個電路方案，在這個方案中通過行譯碼器1的各一個控制信號SLNP控制各四個字線WLi-2-WLi+1；WLi+2-WLi+5的組。這個電路方案基于NMOS和PMOS晶體管N1-N8；P1-P8的應用。NMOS晶體管N1至N4或者N5至N8是如此連接的，在其控制輸入端(柵級)上分別存在一個來自行譯碼器1的控制信號SLNPk或者SLNPk+1，由此電流/電壓源2的四個輸出端IV0-IV3連接在四個選擇的字線WL上。按輸出端IV0-IV3的編碼，也就是說根據(jù)情況，在IV0至IV3上是否存在電流或電壓值，電流流過字線WL或存在電壓。PMOS晶體管P1至P8是如此連接的，在存在的、來自行譯碼器1的未選擇的控制信號SLNPk+1的情況下其使來自電流/電壓源2的一個另外輸出端V0的電壓V0連接在字線WL上。輸出端IV0-IV3的數(shù)目不局限于數(shù)目4，而是按應用情況由專業(yè)人員選擇。
為了描述這個電路方案首先考慮在MRAM存儲矩陣3的字線WLi上的寫過程。對此經(jīng)過輸出端IV2和導通的晶體管N3在字線WLi中饋入寫電流，而在所有其余的字線WLi-2、WLi-1和WLi+1上主要存在來自電流/電壓源的輸出端IV0、IV1、IV3的相應電壓并且在字線WLi+2至WLi+5上主要存在電壓V0。這些電壓主要有相同的電位，如此選擇該電位，避免電流流過連接的存儲單元。行譯碼器1輸出控制信號SLNPk、控制信號SLNPk+1和甚至于另外的控制信號SLNPk+n。通過選擇的控制信號SLNPk四個NMOS晶體管N1至N4接通，四個NMOS晶體管N5至N8借助于控制信號線SLNPk+1(和借助于所有另外的SLNPk+n)斷開。就分別連接在二個控制信號線上的四個PMOS晶體管P1至P4和P5至P8而言剛好相反。借助于控制線SLNPk截止PMOS晶體管P1至P4，并且通過信號SLNPk+1接通晶體管P5至P8。通過控制信號SLNPk接通的NMOS晶體管N1至N4讓電流電壓源IV0至IV3的電流和主要是電壓通過。
在描述的實例中從電流/電壓源2的輸出端IV2經(jīng)過允許通過的NMOS晶體管N3寫電流饋入到字線WLi中。通過電流/電壓源2的輸出端IV0、IV1、IV3，各自的、主要相同的電壓經(jīng)過NMOS晶體管N1、N2和N4施加在未選擇的字線WLi-2、WLi-1和WLi+1上。在通過行譯碼器1的控制信號SLNPk+1未選擇的字線組WLi+2-WLi+5中，接通PMOS晶體管P5至P8。在字線WLi+2至WLi+5上當然也許存在電壓V0。主要如此對這個電壓選擇參數(shù)，即該電壓等于電壓IV0、IV1和IV3。
類似地實現(xiàn)從存儲器中的讀出。如果要讀出在字線的地址上存儲的數(shù)據(jù)字，則經(jīng)過IV2不施加電流，而是施加電壓，該電壓不同于其余的電壓，由此選擇字線WLi。經(jīng)過IV0、IV1、IV3和V0同樣存儲矩陣3的所有未尋址的字線WLi-2、WLi-1、WLi+1-WLi+5處在一個固定電壓上。對此主要涉及當在位尋址的字線WL上寫的時候施加的相同電壓。
具有編碼輸出端IV0至IV3的電流/電壓源因此同時承擔驅動線的提供和部分尋址，由此在從行譯碼器1到開關晶體管N1-N8；P1-P8的控制線SLNP上的費用僅僅為存儲矩陣3的字線WL的四分之一。
如此連接該電流/電壓源2，不僅對于讀過程而且對于寫過程通過輸出端信號IV0至IV3控制四線組的字線WL。與在各自輸出端上基本一致電壓IV0-IV3處在未尋址的字線WLi-2、WLi-1、WLi+1上(減去經(jīng)過各自開關晶體管的電壓降)。電壓V0處在未通過控制信號SLNPk選擇的四線組的所有字線WLi+2-WLi+5上。
在MRAM存儲單元的寫過程中通過在電流/電壓源2的確定輸出端IV0-IV3上的相應電流尋址確定的字線WL。該電流按必需寫入的存儲內容可以具有正的或負的流通方向。在讀一個MRAM存儲單元時尋址的輸出端信號是一個電壓，其與未選擇的字線WL的電壓相比是不同的。這導致在與存儲單元連接的位線上電流流過存儲單元，其中電流強度體現(xiàn)存儲單元的內容。
在應用PMOS晶體管的情況下根據(jù)按照圖1的實施例限制從可能的電壓中的選擇。特別是0V的電壓電位在集成電路的標準運行條件(例如VDD＝5V，3.3V或者1.8V或者VGND＝OV)下不與P-MOS晶體管一起接在字線WL上。因此在一個另外的根據(jù)圖2的實施形式中NMOS晶體管代替PMOS晶體管使用，因為這更好地適合于接近于0伏電位的電壓的連接。功能類似于圖1中的電路?？墒怯肗MOS晶體管N9至N12和N13至N16替換連接輸出端V0的PMOS開關晶體管?？墒歉鶕?jù)所要求的門電壓這些晶體管可以不再經(jīng)過線路與附屬的NMOS晶體管N1至N4和N5至N8連接在一起。對于每個四線組因此需要分開的控制線SLN1k和SLN2k，由此控制線SLNP的布線費用僅僅可以降低到存儲矩陣3的字線WL的數(shù)目的一半?？墒堑窒诉@個缺點，由于在相同的驅動線的情況下集成的NMOS晶體管比PMOS晶體管需要較小的面積。
SLN1k和SLN2k的邏輯電平基本上反向的。只不過與圖1的實施例相比如此對SLN2k的電平選擇參數(shù)，即其借助于NMOS晶體管N9至N12或者N13至N16使電壓V0連接在字線WL上。
為了能夠把電流饋入所選擇的字線WL中，這是適當?shù)模谧志€WL的二端上使用根據(jù)本發(fā)明的線路布置，可是對此電流/電壓源2提供具有相同數(shù)值但不同符號的電流。如此對極方向的電流源顯著減少了寄生電流流過。以類似的方式通過在字線WL的二面施加電壓降低了由于寄生電流而產(chǎn)生的電壓降的影響。
在前面的描述、權利要求和附圖中公開的本發(fā)明的特征不僅可以單獨地而且可以用任意的組合對于以其不同的實施形式實現(xiàn)本發(fā)明是重要的。
參考符號表1 行譯碼器2 電流/電壓源3 存儲矩陣N1-N16 字線開關；N-MOS晶體管P1-P8 字線開關；P-MOS晶體管SLNPk、SLN1k、SLN2k控制信號線WLi字線IV0-IV3 電流/電壓源的輸出端V0 電流/電壓源的另外輸出端
權利要求
1.存儲矩陣的字線的電子驅動電路，其中該驅動電路具有一個帶有多個輸出端(IV0-IV3、V0)的驅動源(2)，其中預先規(guī)定多個字線開關(N1-N16，P1-P8)，通過控制信號(SLNP；SLN1；SLN2)可以控制這些字線開關，并且這些字線開關經(jīng)過驅動源(2)的輸出端(IV0-IV3、V0)與字線(WL)可以開關地連接，其特征在于，驅動源的多個輸出端包含編碼的輸出端(IV0-IV3)。
2.按照權利要求1的驅動電路，其特征在于，驅動源(2)的每個編碼的輸出端(IV0-IV3)可以采用不同的輸出值，這些輸出值分別與字線(WL)的一個確定運行模式一致，并且輸出端是如此編碼的，即其按各自字線(WL)的所希望的運行模式提供不同的輸出值使用。
3.按照權利要求1或2的驅動電路，其特征在于，驅動源(2)的輸出端(IV0-IV3、V0)至少包含一個另外的輸出端(V0)，其經(jīng)過多個字線開關(WL)連接在所有未通過控制信號(SLNP；SLN1；SLN2)選擇的字線(WL)上。
4.按照權利要求1至3之一的驅動電路，其特征在于，輸出值是電流和/或電壓值。
5.按照上述權利要求之一的驅動電路，其特征在于，該驅動電路接收多個控制信號(SLNP；SLN1；SLN2)，其中每一個控制信號控制多個字線開關(WL)的一定數(shù)目，并且最多控制信號(SLNP；SLN1；SLN2)中的一個使驅動源(2)的編碼輸出端(IV0-IV3)經(jīng)過字線開關(N1-N16，P1-P8)連接在各自字線(WL)上，因此分別僅僅一個編碼的輸出端(IV0-IV3)存在于各一個字線(WL)上。
6.按照上述權利要求之一的驅動電路，其特征在于，字線開關(WL)具有第一晶體管(N1-N8)和第二晶體管(N9-N16；P1-P8)。
7.按照權利要求6的驅動電路，其特征在于，驅動源(2)的編碼輸出端(IV0-IV3)經(jīng)過第一晶體管(N1-N8)與字線(WL)連接。
8.按照權利要求6或7之一的驅動電路，其特征在于，驅動源(2)的至少一個另外的輸出端(V0)經(jīng)過第二晶體管(N9-N16；P1-P8)與字線(WL)連接。
9.按照權利要求1至8之一的驅動電路，其特征在于，第一晶體管(N1-N8)是N-MOS晶體管，第二晶體管(P1-P8)是P-MOS晶體管，并且與各一個字線(WL)連接，其中由控制信號(SLNP)控制第一晶體管(N1-N8)和第二晶體管(P1-P8)。
10.按照權利要求1至8之一的驅動電路，其特征在于，第一晶體管(N1-N8)和第二晶體管(N9-N16)是N-MOS晶體管，通過二個控制信號(SLN2k；SLN2k+1)進行如此控制，分別僅僅第一晶體管(N1-N8)或僅僅第二晶體管(N9-N16)連接在每個字線(WL)上，并且分別截止另外的晶體管。
11.按照權利要求1至10之一的驅動電路，其特征在于，驅動源(2)是一個電流/電壓源。
12.按照權利要求1至11之一的驅動電路，其特征在于，在至少一個編碼的輸出端(IV0-IV3)上存在一個第一電壓電位并且在驅動源的另外的輸出端上存在一個第二電壓電位，其中第一和第二電壓電位大約是相同的。
13.按照權利要求1至12之一的驅動電路，其特征在于，通過各一個控制信號(SLNP；SLN1；SLN2)激活的字線(WL)的數(shù)目總計為4。
14.按照權利要求1至13之一的驅動電路，其特征在于，經(jīng)過相應字線開關(N1-N8)與一個激活的字線(WL)連接的、驅動源(2)的輸出端(IV0-IV3)為了在存儲矩陣(3)中寫入而輸出電流。
15.按照權利要求1至14之一的驅動電路，其特征在于，經(jīng)過相應字線開關(N1-N8)與一個激活的字線(WL)連接的、驅動源(2)的輸出端(IV0-IV3)為了從存儲矩陣(3)中讀出而輸出讀電壓。
16.存儲設備，其特征在于，其具有一個按照上述權利要求之一的電子驅動電路。
17.按照權利要求16的存儲設備，其特征在于，字線(WL)的二端分別配備一個電子驅動電路，其主要按照權利要求1至15之一形成。
18.按照權利要求17的存儲設備，其特征在于，驅動源(2)在字線(WL)的二端上具有電流源，其中驅動源(2)是如此連接的，饋入各自的激活的字線(WL)中的電流具有相同的值，可是具有不同的符號。
19.非易失的磁性半導體存儲器，其特征在于，其具有按照權利要求16至18之一的存儲設備。
全文摘要
一個存儲矩陣(3)的字線(WL)的電子驅動電路,其中驅動源(2),特別是一個電流/電壓源的編碼的輸出端(IV0－IV3)連接在選擇的字線(WL
文檔編號H01L43/08GK1340823SQ0112550
公開日2002年3月20日 申請日期2001年8月9日 優(yōu)先權日2000年8月9日
發(fā)明者T·貝姆, T·雷爾, D·戈格爾 申請人:因芬尼昂技術股份公司