專利名稱：具有超淺結(jié)延伸區(qū)的mos裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種具有超淺結(jié)(ultra-shallow junction，USJ)延伸區(qū)的MOS裝置的制造方法。
2.背景技術(shù)在超大規(guī)模集成電路(very large scale integration，VLSI)的工藝中，為了有效且精確地控制摻雜在半導(dǎo)體晶片里的含量及分布，并降低熱移動(dòng)(thermal budge)，目前幾乎都是以離子注入法(ion implantation)來進(jìn)行摻雜工藝。而隨著電子元件的設(shè)計(jì)尺寸不斷縮小，離子注入技術(shù)的未來發(fā)展方向主要是集中在如何形成淺連接的工藝技術(shù)上，如何以毫微米的工藝技術(shù)來制造金屬氧化物半導(dǎo)體(metal-oxide semiconductor，MOS)晶體管的元件延伸(source extension)與漏極延伸(drain extension)。
參考圖1至圖5，圖1至圖5是現(xiàn)有的制造一具有淺連接延伸區(qū)的MOS裝置的方法的示意圖。如圖1所示，現(xiàn)有方法首先提供一半導(dǎo)體基板10，且半導(dǎo)體基板10的表面覆蓋有一介電層12，例如二氧化硅層，以用來作為柵極氧化層。接著，再在半導(dǎo)體基板10表面沉積一多晶硅層(未示出)，并且利用黃光刻蝕等方法去除部分多晶硅層，以形成一柵極14。隨后進(jìn)行一化學(xué)氣相沉積工藝，以在半導(dǎo)體基板10的表面覆蓋一厚度約為500～2000、由氮硅化合物所構(gòu)成的介電層16。
如圖2所示，接下來在介電層16表面形成一光致抗蝕劑層18，并利用一平坦化工藝，回刻蝕掉部分光致抗蝕劑層18直到覆蓋在柵極14表面的介電層16表面，并使殘留在柵極14兩側(cè)的光致抗蝕劑層18的表面大致與柵極14頂部平齊。之后，如圖3所示，利用光致抗蝕劑層18作為掩模層，進(jìn)行一干法刻蝕工藝而除去環(huán)繞在柵極14周圍的介電層16，以使柵極14的頂部以及柵極14的兩側(cè)的部分介電層12的表面顯露出來。隨后，進(jìn)行一第一離子注入工藝，利用N型雜質(zhì)例如砷離子作為雜質(zhì)，注入能量約為70KeV，注入劑量約為1×1013/cm2，以同時(shí)對(duì)未被光致抗蝕劑層18覆蓋的柵極14以及半導(dǎo)體基板10進(jìn)行摻雜，進(jìn)而在柵極14兩側(cè)的半導(dǎo)體基板10中形成一袋狀摻雜區(qū)(pocket implant region)。
如圖4所示，除去光致抗蝕劑層18以及介電層16后，接著再進(jìn)行一第二離子注入工藝，利用P型雜質(zhì)如硼離子作為雜質(zhì)，注入能量約為2-3KeV，注入劑量約為1×1015/cm2，以在柵極14兩側(cè)的半導(dǎo)體基底10中各形成一源極/漏極延伸摻雜區(qū)(source/drain extension doping region)22。隨后進(jìn)行一第一快速熱退火(rapid thermal annealing，RTA)工藝，以活化袋狀摻雜區(qū)20以及源極/漏極延伸摻雜區(qū)22。
如圖5所示，在半導(dǎo)體基板10以及柵極14表面均勻沉積一介電層(未示出)，例如氧化層或氮化硅層，之后進(jìn)行一各向異性回刻蝕工藝，除去該介電層并使殘留在柵極14兩側(cè)的該介電層形成一隔離壁24。然后進(jìn)行一第三離子注入工藝，仍利用P型雜質(zhì)例如硼離子作為雜質(zhì)，注入能量約為5KeV，注入劑量約為1×1015/cm2，用以在兩隔離壁24外側(cè)的半導(dǎo)體基板10中各形成一源極/漏極摻雜區(qū)(source/drain doping region)26。最后再進(jìn)行一第二快速熱退火工藝，活化先前注入源極/漏極摻雜區(qū)26內(nèi)的雜質(zhì)，即完成現(xiàn)有的具有淺連接延伸區(qū)的MOS裝置的制造。
由于為了達(dá)到美國半導(dǎo)體工業(yè)協(xié)會(huì)發(fā)展方向(SIA-roadmap)對(duì)結(jié)深度的規(guī)定(0.1μm工藝的結(jié)深度應(yīng)在200～400)，目前在進(jìn)行離子注入工藝時(shí)，必須降低離子束的注入能量以符合淺連接的深度要求，并避免隨著裝置的集成度增加而導(dǎo)致短通道效應(yīng)(short channel effects，SCE)。然而，降低離子束能量必須減小其束流(beam current)，而束流減小將使其注入速度變慢，進(jìn)而導(dǎo)致生產(chǎn)時(shí)間延長以及生產(chǎn)成本的增加。另一方面，由于注入袋狀摻雜區(qū)內(nèi)的高能離子會(huì)在后續(xù)第一退火工藝中產(chǎn)生瞬態(tài)增強(qiáng)擴(kuò)散(transientenhanced diffusion，TED)效應(yīng)，再加上注入的離子在退火工藝中產(chǎn)生所預(yù)期的熱擴(kuò)散效應(yīng)，將使得結(jié)深度無法有效降低。
3.發(fā)明內(nèi)容本發(fā)明的目的是提供一種具有超淺結(jié)延伸區(qū)的MOS裝置的制造方法。
本發(fā)明的另一個(gè)目的是提供一種具有超淺結(jié)延伸區(qū)的MOS裝置的制造方法，以降低瞬態(tài)增強(qiáng)擴(kuò)散效應(yīng)。
在本發(fā)明的優(yōu)選實(shí)施例中，首先先在一半導(dǎo)體基板上形成至少一柵極。然后進(jìn)行一第一離子注入工藝，以在柵極下方的半導(dǎo)體基板中形成一袋狀摻雜區(qū)。接著在第一離子注入工藝之后，進(jìn)行一第一快速熱退火工藝，以抑制由于第一離子注入工藝所導(dǎo)致的瞬態(tài)增強(qiáng)擴(kuò)散效應(yīng)。隨后再進(jìn)行一第二離子注入工藝，以在柵極兩側(cè)的半導(dǎo)體基板中各形成一源極延伸摻雜區(qū)以及一漏極延伸摻雜區(qū)。接著，在柵極兩側(cè)壁上各形成一隔離壁，并進(jìn)行一第三離子注入工藝，以在隔離壁外側(cè)的半導(dǎo)體基板中各形成一源極摻雜區(qū)以及一漏極摻雜區(qū)。最后進(jìn)行一第二快速熱退火工藝，以用來同時(shí)活化源極延伸摻雜區(qū)、漏極延伸摻雜區(qū)、源極摻雜區(qū)以及漏極摻雜區(qū)。
由于第一離子注入工藝的注入能量大于第二離子注入工藝的注入能量，因此本發(fā)明在第一離子注入工藝之后，先進(jìn)行第一快速熱退火工藝來活化半導(dǎo)體基板內(nèi)的離子并愈合該注入工藝所造成的晶格結(jié)構(gòu)的損害。因此袋狀摻雜區(qū)的高能離子便不會(huì)再在后續(xù)的其它熱工藝中產(chǎn)生瞬態(tài)增強(qiáng)擴(kuò)散以及熱擴(kuò)散，而影響源極與漏極延伸的結(jié)深度。
4.


圖1至圖5為現(xiàn)有的制造一具有淺連接延伸區(qū)MOS裝置的方法的示意圖；圖6至圖9為本發(fā)明制造一具有超淺結(jié)延伸區(qū)的MOS裝置的方法的示意圖；圖10為本發(fā)明工藝與現(xiàn)有工藝的比較圖；以及圖11為應(yīng)用本發(fā)明工藝與現(xiàn)有工藝所制造的結(jié)深度比較圖。
圖示符號(hào)說明10半導(dǎo)體基板12、16介電層14柵極 18光致抗蝕劑層20袋狀摻雜區(qū)22源極/漏極延伸摻雜區(qū)24隔離壁26源極/漏極摻雜區(qū)30半導(dǎo)體基板32介電層34柵極 40袋狀摻雜區(qū)42源極/漏極延伸摻雜區(qū)44隔離壁46源極/漏極摻雜區(qū)
5.具體實(shí)施方式
參照?qǐng)D6至圖9，圖6至圖9為本發(fā)明制作一具有超淺結(jié)延伸區(qū)PMOS裝置的方法的示意圖。如圖6所示，本發(fā)明首先提供一半導(dǎo)體基板30，且半導(dǎo)體基板30的表面覆蓋有一介電層32，例如二氧化硅層，以用來作為柵極氧化層。接著，再在半導(dǎo)體基板30表面沉積一多晶硅層(未示出)，并且利用黃光與刻蝕等方法去除部分多晶硅層，以形成一柵極34。
如圖7所示，接下來進(jìn)行一第一離子注入工藝，利用N型雜質(zhì)例如砷離子作為雜質(zhì)，注入能量約為60～80KeV，優(yōu)選為70KeV，注入劑量約為1×1013/cm2，以對(duì)未被柵極34覆蓋的半導(dǎo)體基板30進(jìn)行摻雜，在柵極34兩側(cè)的半導(dǎo)體基板30中形成一袋狀摻雜區(qū)40。
如圖8所示，接著即進(jìn)行一第一快速熱退火工藝，以活化注入袋狀摻雜區(qū)40的雜質(zhì)，并抑制瞬態(tài)增強(qiáng)擴(kuò)散效應(yīng)。隨后再進(jìn)行一第二離子注入工藝，利用P型雜質(zhì)如硼或氟化硼離子(例如BF2+)作為雜質(zhì)，注入能量約為2-3KeV，注入劑量約為1×1015/cm2至1×1016/cm2，以在柵極34兩側(cè)的半導(dǎo)體基底30中各形成一源極延伸摻雜區(qū)以及一漏極延伸摻雜區(qū)42。
如圖9所示，接著在在半導(dǎo)體基板30以及柵極34表面均勻沉積一介電層(未示出)，例如氧化層，之后進(jìn)行一各向異性回刻蝕工藝除去介電層，并使殘留在柵極34兩側(cè)的介電層形成一隔離壁44。在本發(fā)明的其它實(shí)施例中，隔離壁44也可由氧化層，例如四乙氧基硅烷(TEOS)層所構(gòu)成，且TEOS隔離壁44必須先經(jīng)由一道熱處理，控制溫度約680℃并加熱約30分鐘，以使隔離壁44致密化(densify)。
之后仍然如圖9所示，進(jìn)行一第三離子注入工藝，利用P型雜質(zhì)例如硼離子作為雜質(zhì)，注入能量約為5KeV，注入劑量約為1×1015/cm2，用以在兩隔離壁44外側(cè)的半導(dǎo)體基板30中各形成一源極摻雜區(qū)以及一漏極摻雜區(qū)46。最后再進(jìn)行一第二快速熱退火工藝，同時(shí)活化源極/漏極延伸摻雜區(qū)42以及源極/漏極摻雜區(qū)46，即完成本發(fā)明的具有超淺結(jié)延伸區(qū)的PMOS裝置的制造。
如圖10所示，本發(fā)明工藝與現(xiàn)有工藝的最大不同在于本發(fā)明在進(jìn)行第一離子注入工藝形成袋狀摻雜區(qū)40后，便隨即進(jìn)行第一快速熱退火工藝，利用分段方式，包括以25℃/sec、50℃/sec以及75℃/sec的加熱速率來逐漸升溫，之后再維持一小于10秒鐘的1000℃的快速退火，以活化袋狀摻雜區(qū)40，同時(shí)并愈合這些注入袋狀摻雜區(qū)40的高能離子所造成的晶格結(jié)構(gòu)損害，因此可以抑制瞬態(tài)增強(qiáng)擴(kuò)散效應(yīng)，避免影響后續(xù)制造源極/漏極延伸摻雜區(qū)42的結(jié)深度。
而根據(jù)圖10所示的本發(fā)明工藝與現(xiàn)有工藝來制造MOS裝置時(shí)，控制相同的工藝參數(shù)，包括所有雜質(zhì)注入工藝的注入能量與注入劑量以及快速熱退火工藝的加熱溫度與時(shí)間，可以獲得一結(jié)深度比較圖，如圖11所示。圖11中的縱坐標(biāo)表示形成源極/漏極延伸區(qū)的第二離子注入工藝所使用的注入劑量，而橫坐標(biāo)則是表示源極/漏極延伸區(qū)的結(jié)深度。以注入劑量為1×1018atoms/cc為例，利用本發(fā)明工藝可獲得一約為350的源極/漏極延伸區(qū)的超淺結(jié)深度，而利用現(xiàn)有工藝則僅可達(dá)到一約為450的源極/漏極延伸區(qū)的結(jié)深度。此外，本發(fā)明也可應(yīng)用于NMOS裝置的超淺結(jié)區(qū)的制造，以獲得一小于300的超淺結(jié)深度。
與現(xiàn)有的MOS源極與漏極延伸區(qū)的淺連接制造相比，本發(fā)明方法在高能袋狀注入工藝之后，隨即進(jìn)行一快速熱退火工藝來活化半導(dǎo)體基板內(nèi)的離子并愈合該注入工藝所造成的晶格結(jié)構(gòu)的損害，因此袋狀摻雜區(qū)的高能離子不會(huì)再在后續(xù)的其它熱工藝中產(chǎn)生瞬態(tài)增強(qiáng)擴(kuò)散，而影響源極與漏極延伸區(qū)的結(jié)深度。另一發(fā)面，由于本發(fā)明不需降低離子注入能量，就可以有效降低延伸區(qū)域的結(jié)深度，因此可以完全避免現(xiàn)有因?yàn)榻档妥⑷肽芰克鶎?dǎo)致的生產(chǎn)時(shí)間延長以及生產(chǎn)成本增加等問題。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡根據(jù)本發(fā)明權(quán)利要求所做的等效變化和修飾，均應(yīng)屬于本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種制作一具有超淺結(jié)源極延伸區(qū)或漏極延伸區(qū)的MOS晶體管裝置的方法，該方法包括下列步驟提供一半導(dǎo)體基板，其上設(shè)有至少一柵極；進(jìn)行一第一離子注入工藝，以在該柵極下方的該半導(dǎo)體基板中形成一袋狀摻雜區(qū)；在該第一離子注入工藝之后，進(jìn)行一第一快速熱退火工藝，以抑制由于該第一離子注入工藝所導(dǎo)致的瞬態(tài)增強(qiáng)擴(kuò)散效應(yīng)；以及進(jìn)行一第二離子注入工藝，以在該柵極兩側(cè)的該半導(dǎo)體基板中各形成一源極延伸摻雜區(qū)以及一漏極延伸摻雜區(qū)；其中該第一離子注入工藝的注入能量大于該第二離子注入工藝的注入能量。
2.根據(jù)權(quán)利要求1的方法，其中，該MOS晶體管裝置是一PMOS晶體管裝置，且該超淺結(jié)源極延伸或漏極延伸的結(jié)深度小于400。
3.根據(jù)權(quán)利要求1的方法，其中，該MOS晶體管裝置是一NMOS晶體管裝置，且該超淺結(jié)源極延伸或漏極延伸的結(jié)深度小于300。
4.根據(jù)權(quán)利要求1的方法，其中，該第一擴(kuò)散熱退火工藝包含一時(shí)間小于10秒，溫度約為1000℃的快速熱退火工藝。
5.根據(jù)權(quán)利要求1的方法，其中，在進(jìn)行該第二離子注入工藝之后，該方法還包括下列步驟在該柵極兩側(cè)壁上形成一隔離壁；進(jìn)行一第三離子注入工藝，以在該柵極兩側(cè)的該半導(dǎo)體基板中各形成一源極摻雜區(qū)以及一漏極摻雜區(qū)；以及進(jìn)行一第二快速熱退火工藝，以用來活化該源極延伸摻雜區(qū)域、該漏極延伸摻雜區(qū)域、該源極摻雜區(qū)域以及該漏極摻雜區(qū)域。
6.根據(jù)權(quán)利要求1的方法，其中，該MOS晶體管裝置是一PMOS晶體管裝置，且該第一離子注入工藝?yán)靡蛔⑷肽芰拷橛?0至80KeV的砷離子進(jìn)行摻雜。
7.根據(jù)權(quán)利要求1的方法，其中，該MOS晶體管裝置是一PMOS晶體管裝置，且該第二離子注入工藝?yán)米⑷肽芰拷橛?至3KeV的氟化硼離子進(jìn)行摻雜。
8.根據(jù)權(quán)利要求5的方法，其中，該MOS晶體管裝置是一PMOS晶體管裝置，且該第三離子注入工藝?yán)靡蛔⑷肽芰繛?KeV的硼離子進(jìn)行摻雜。
全文摘要
本發(fā)明提供一種具有超淺結(jié)延伸區(qū)的MOS裝置的制造方法。本方法首先先在一半導(dǎo)體基板上形成至少一柵極。然后進(jìn)行一第一離子注入工藝，用以在柵極下方的半導(dǎo)體基底中形成一袋狀(pocket)摻雜區(qū)。接著在第一離子注入工藝之后，進(jìn)行一第一快速熱退火工藝(RTA)，以抑制由于第一離子注入工藝所導(dǎo)致的瞬態(tài)增強(qiáng)擴(kuò)散效應(yīng)。隨后再進(jìn)行一第二離子注入工藝，用以在柵極兩側(cè)的半導(dǎo)體基底中各形成一源極延伸摻雜區(qū)以及一漏極延伸摻雜區(qū)。接著再于柵極兩側(cè)的半導(dǎo)體基板中各形成一源極摻雜區(qū)以及一漏極摻雜區(qū)，然后進(jìn)行一第二RTA工藝，以用來同時(shí)活化源極延伸摻雜區(qū)、漏極延伸摻雜區(qū)、源極摻雜區(qū)以及漏極摻雜區(qū)。
文檔編號(hào)H01L21/324GK1397987SQ0112321
公開日2003年2月19日 申請(qǐng)日期2001年7月17日 優(yōu)先權(quán)日2001年7月17日
發(fā)明者賴漢昭, 盧道政, 林宏穗 申請(qǐng)人:旺宏電子股份有限公司